JPS63202951A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS63202951A
JPS63202951A JP3449487A JP3449487A JPS63202951A JP S63202951 A JPS63202951 A JP S63202951A JP 3449487 A JP3449487 A JP 3449487A JP 3449487 A JP3449487 A JP 3449487A JP S63202951 A JPS63202951 A JP S63202951A
Authority
JP
Japan
Prior art keywords
compound semiconductor
nitride
semiconductor device
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3449487A
Other languages
English (en)
Other versions
JP2601814B2 (ja
Inventor
Kazuya Nishibori
一弥 西堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62034494A priority Critical patent/JP2601814B2/ja
Publication of JPS63202951A publication Critical patent/JPS63202951A/ja
Application granted granted Critical
Publication of JP2601814B2 publication Critical patent/JP2601814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、化合物半導体装置に係わり、特に受動素子を
高融点金属の窒化物で形成する装置に関する。
(従来の技術)。
近年、化合物半導体、特に電子移動度がシリコン(Sl
)に比べ数倍高速のGaAsを母材として高速動作を図
った装置が考えられている。この様な装置の能動素子と
してはショットキゲート電界効果トランジスタ(MES
FET)が用いられ、そのドレイン電極(AuGe/N
i)上にTa金属層を介してタンタル酸化膜を抵抗とし
て設け、更にチタン、白金、金等のしかしながら、タン
タル酸化膜は、酸素雰囲気中でタンタルをスパッタして
得られるが、抵抗体として作用する範囲において酸素分
圧に対する抵抗値の変化が極めて大きい。
従って、この様な抵抗体は、インバータの負荷素子とし
て用いた場合、その抵抗値が一定に得難い事がらパ1”
、110”の出力のマージンが変化し易いという問題が
あった。
(発明が解決しようとする問題点) 即ち、タンタル酸化膜を抵抗に用いた従来のインバータ
回路は、出力マージンがばらつき易いという問題がある
本発明は上記事情に鑑みて為されたものでありインバー
タの出力特性にばらつきが生じ難い化合物半導体装置を
得る事を目的とする。
〔発明の構成〕
(問題点を解決するための手段) 上記目的を達成するために本発明は、半絶縁性の化合物
半導体基板上に設けるインバータの抵抗薄膜を高融点金
属の窒化物で構成したことを特徴とする化合物半導体装
置を提供する。
率を示したものである。成膜後800℃15分の熱外こ
とか出来、マージンの変動を押えることができる。
(実 施 例) 以下本発明の詳細を図示の実施例を用いて説明する。
第1図(a)〜(f)は、第1の実施例として、化合物
半導体のうちGaAsを母材とし、Nチャネルのショッ
トキゲート電界効果トランジスタ(MESFET)の成
したインバータ回路の工程断面図を示す。
第1図(a)に示す如く、半絶縁性のGaAs基板11
にSiイオンを加速電圧50KeV、ドーズ量2X10
”■−2程度イオン注入し、850℃の温度で15分間
熱により、CF4 をエツチングガスとして反応性イオ
ンエツチング(RIE)を行い、第1図(b)に示す如
く、MESFETのゲート電極13aと、薄膜抵抗1.
3bを形成する。しかる後、第1図(c)に示す如くレ
ジスト14を設け、このレジスト14と、ゲート電極1
3aをマスクとして基板11全面に、Siイオンを加速
電圧180KeV、ドーズft s x to13C!
I+−2程度イオン注入を行い、ゲート電極13aにセ
ルファラインされた高濃度イオン注入層を形成し、基板
】1の両面に例えばCVD法を用いてPSG膜1膜製5
第1図(d)に示す如く形成して、800℃で30分間
の熱処理を行い、ソース領域16、ドレイン領域17を
形成する。その後このPSG膜をエツチング除去した後
、全面にAuGe合金膜を真空蒸着で形成しパターニン
グしてソース、ドレイン領域上にオーミック電極18.
19を形成し、第1図(e)に示す如く全面を例えばS
iO□膜20で覆う。しかる後、反応性イオンエツチン
グでスルーホールを開口する。さらに第1図(f)に示
す如く、Ti / Pt / Auよりなる配線金属2
1を形成する。
第2図は第1図の等価回路を示す。MESFETのドレ
イン17に抵抗薄膜13bを接続し電源電圧22をかけ
動作させる。入力端子はゲート電極13a、 出力端子
はドレイン電極17に接続する。ソース電極16は接地
させる。
電源電圧0.7V、ドライバーFETの飽和電流が0.
5mA程度流れることを考え負荷抵抗の値は1400Ω
とした。
第4図はスパッタリング法を用いてGaAs基板上に窒
化タングステン薄膜を形成する装置を示し、タングステ
ンのターゲット41とカソード42間にDC電圧48を
かけて放電させる。電流値は0.8Aである。
圧力容器47中には全圧が3mTorrとなるようにA
rガス44、窒素ガス(N2)45を流し椀状のウェハ
固定装置46にウェハ43を取り付はスパッタ堆積した
第1図に示した実施例ではN2分圧90%で窒化タング
ステン膜をスパッタ形成した。
この工程でE/Rゲート回路を形成した場合、MESF
ETのグー1〜電極と抵抗薄膜が同一工程で形成される
ため、抵抗体を別に作る場合の一連の工程を省略でき、
装置形成工程の簡略化が図れる。
第5図(a)は形成した窒化タングステン膜、(b)は
これに800℃の熱処理を行なった試料の深さ方向の組
成分布をAES(Auger El、ectron 5
copy)によって測定したものである。熱処理を行な
っても基板との間で相互拡散がなく、従って基板との反
応による抵抗値の変化はない事が判る。
次に第6図を用いて、第2の実施例を示す。
第6図(a)に示す如く、半絶縁性GaAs基板61上
に、例えばSiイオンを加速電圧50KeV、ドーズ量
2X10cyn−”程度イオン注入し、イオン注入J1
62aを形成する。その後スパッタリング法によりN2
ガ成する。こぶな鳩のうち、 図示しないマスクにより
、CF4をエツチングガスとして反応性イオンエツチン
グを行い、第6図(b)に示す如く、MESFETのゲ
ート電極63bを形成する。さらに、この全面を厚さ1
000人のSiO□のマス素置い、その上にレジスト6
5aを形成し基板61まで抵抗形成領域に入庫に第6図
(c)に示す如く形成する。このレジスト膜をリフトオ
フ法で除去し、抵抗薄膜66bが形成される。さらに、
この全面にレジスト65bを設はパターニングし、例え
ばSiイオンを加速電圧180 KeV、ドーズ量3 
X 10” an−”程度イオン注入し、第6図(d)
に示す如く、イオン注入領域67a。
68aを形成する。
次に、基板全面を第6図(e)に示す如く例えばアニー
ルキャップ膜としてPSG膜69で覆い、850℃で1
5分間の熱処理を行い、MESFETのソース領域67
b、 ドレイン領域68b、N型動作層62bを形成す
=7− る。しかる後PSG膜を除去し、5in2マスク64a
のソース、ドレイン領域上を開口して開口部に、AuG
eからなるソース電極70、ドレイン電極71を第6図
(f)に示す如く設ける。さらに全面を5in2の絶縁
層64bで覆い、この上層に設けたレジストをマス゛り
として異方性エツチングを行いスルーホールを設ける。
その後、ドレイン電極71と抵抗薄膜65を接続する例
えばTi/Pt/Auよりなる配線金属72を第6図(
g)に示す如く設ける。
抵抗の他端の引出し配線も先の実施例同様この工程で形
成される。
以上の構成により、第1の実施例と同様の効果をうる。
さらに一般的にはゲートの動作速度は、ゲートに流れる
電流によってゲートの出力容量を充放電する速度で決定
されるが、電極が導体に近いためにゲートに充電される
電圧の過渡特性の時定数は小さく、従って動作速度の速
いE/Rゲート回路を構成できる。
又、以上の実施例ではGaAsを基板として用いたが、
他の化合物半導体を基板として用いてもよい!又、ゲー
ト電極、抵抗薄膜として窒化タングステンに代えて窒化
モリブデン、窒化タンタルを使用してもよい。更に基板
表面に抵抗薄膜を形成するもの以外に、所望によりドレ
イン電極上に上記材料により抵抗薄膜を形成し、更にそ
の上に電極を設けて負荷抵抗とするものにも適用し得る
〔発明の効果〕
本発明の構成により、インバータの出力マージンにばら
つきが少ない化合物半導体装置を提供できる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す図、第2図はその
等価回路図、第3図は窒化タングステンの抵抗率のとる
範囲を示す図、第4図は窒化タングステンの抵抗薄膜を
形成する装置を示す図、第5図は熱処理前後の抵抗体と
基板との境界面を示す図、第6図は第2図の実施例であ
るE/Rゲート回路の形成工程を示す断面図である。 20・・・絶縁層、     21・・・金属配線。 代理人 弁理士 則 近 憲 佑 同    竹 花 喜久男 0  fo  2&  :?ρ QO504θ 7D 
8θ 9ρ fρθPN2/ CPtvzfPm−) 第3図 (a) 又ぺ一ン夕1〕〉ブB弓−r龜1   (min)(b
) 第5図 (a) 11開昭63−202951(6) (b) 652へ 、   双8111、

Claims (1)

  1. 【特許請求の範囲】 (1)半絶縁性の化合物半導体基板と、この化合物半導
    体基板の一主面に形成されたゲート、ソース、ドレイン
    を有する電界効果トランジスタと、前記ドレインに一端
    部が電気的に接続され、前記化合物半導体基板上に形成
    された高融点金属の窒化物からなる抵抗素子とを備え、
    前記ソースと抵抗素子の他端部との間に電位差を与え、
    前記ゲートを入力、前記ドレインと抵抗素子との接続部
    を出力とする事を特徴とする化合物半導体装置。 (2)前記高融点金属の窒化物は、窒化タングステン、
    窒化モリブデン、窒化タンタルから選ばれたものである
    ことを特徴とする特許請求の範囲第1項記載の化合物半
    導体装置。(3)前記化合物半導体はGaAsであるこ
    とを特徴とする特許請求の範囲第1項記載の化合物半導
    体装置。 (4)前記抵抗素子は、化合物半導体基板表面に被着し
    て設けられた高融点金属の窒化物薄膜から成ることを特
    徴とする特許請求の範囲第1項記載の化合物半導体装置
    。 (5)前記抵抗薄膜とゲートは同一元素で構成されるこ
    とを特徴とする特許請求の範囲第1項記載の化合物半導
    体装置。 (6)前記抵抗薄膜の材料の抵抗値がゲート材料の抵抗
    値に比べ高いことを特徴とする特許請求の範囲第5項記
    載の化合物半導体装置。
JP62034494A 1987-02-19 1987-02-19 化合物半導体装置 Expired - Fee Related JP2601814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034494A JP2601814B2 (ja) 1987-02-19 1987-02-19 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034494A JP2601814B2 (ja) 1987-02-19 1987-02-19 化合物半導体装置

Publications (2)

Publication Number Publication Date
JPS63202951A true JPS63202951A (ja) 1988-08-22
JP2601814B2 JP2601814B2 (ja) 1997-04-16

Family

ID=12415799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034494A Expired - Fee Related JP2601814B2 (ja) 1987-02-19 1987-02-19 化合物半導体装置

Country Status (1)

Country Link
JP (1) JP2601814B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JPH098063A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積装置の製造方法
WO2013021822A1 (ja) * 2011-08-05 2013-02-14 シャープ株式会社 GaN系化合物半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155959A1 (ja) * 2013-03-27 2014-10-02 パナソニック株式会社 パワー半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
JPS6233476A (ja) * 1985-08-06 1987-02-13 Nec Corp 電界効果トランジスタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
JPS6233476A (ja) * 1985-08-06 1987-02-13 Nec Corp 電界効果トランジスタおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JPH098063A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積装置の製造方法
WO2013021822A1 (ja) * 2011-08-05 2013-02-14 シャープ株式会社 GaN系化合物半導体装置
JP2013038180A (ja) * 2011-08-05 2013-02-21 Sharp Corp GaN系化合物半導体装置

Also Published As

Publication number Publication date
JP2601814B2 (ja) 1997-04-16

Similar Documents

Publication Publication Date Title
JPS6239835B2 (ja)
JPH0354464B2 (ja)
JPH03774B2 (ja)
JPS63202951A (ja) 化合物半導体装置
US4586063A (en) Schottky barrier gate FET including tungsten-aluminum alloy
JPH0235777A (ja) 半導体装置およびその製造方法
JPS6161544B2 (ja)
JP2731194B2 (ja) 化合物半導体装置の製造方法
JP2777153B2 (ja) 半導体装置およびその製造方法
JPH04282841A (ja) 半導体装置の製造方法
JPS6329420B2 (ja)
JPS6196771A (ja) 半導体装置の製造方法
JPH024137B2 (ja)
JPS6347982A (ja) 半導体装置
JP2889240B2 (ja) 化合物半導体装置及びその製造方法
JPH04359468A (ja) 化合物半導体装置及びその製造方法
JPH063814B2 (ja) 半導体装置の製造方法
JPS63246870A (ja) 化合物半導体装置及び製造方法
JPH0472385B2 (ja)
JPH0352238A (ja) 化合物半導体装置の製造方法
JPH0260215B2 (ja)
JPH0354851B2 (ja)
JPS6190470A (ja) 化合物半導体装置の製造方法
JPS6298780A (ja) 自己整列したGaAsデジタル集積回路の製造方法
JPS60234373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees