JPS63136568A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63136568A
JPS63136568A JP28077386A JP28077386A JPS63136568A JP S63136568 A JPS63136568 A JP S63136568A JP 28077386 A JP28077386 A JP 28077386A JP 28077386 A JP28077386 A JP 28077386A JP S63136568 A JPS63136568 A JP S63136568A
Authority
JP
Japan
Prior art keywords
film
contact
sic
silicon
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28077386A
Other languages
English (en)
Inventor
Yasuhisa Sato
泰久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28077386A priority Critical patent/JPS63136568A/ja
Publication of JPS63136568A publication Critical patent/JPS63136568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置のコンタクト部のみにドープした炭化珪素(
SiC)を残して拡散バリアとし、このドープしたSi
C上に配線を形成する。
〔産業上の利用分野〕
本発明は半導体装置に関し、例えばMOS l−ランジ
スタまたはバイポーラトランジスタにおいて、半導体基
板とコンタクトをとる配線のための拡散バリアとしてド
ープしたSiC膜を用いてなる半導体装置に関する。
〔従来の技術〕
従来、半導体基板例えばシリコン基板に形成された不純
物拡散領域(ソース・ドレイン領域)とアルミニウム(
i)配線とのコンタクトをとる場合の構造は第2図に示
される如きもので、図中、1はシリコン基板、5はソー
ス・ドレイン領域、6は例えば燐珪酸ガラス(PSG)
の絶jHl’A、8はAl配線であり、かかる構造は一
般に知られたものである。
〔発明が解決しようとする問題点〕
従来、^l配線8のシリコン基板1とのコンタクト部で
は、A7!配線8が純アルミニウムの場合、第2図に示
すようにデバイス!中の熱処理で・シリコン基板1中に
Al<さび31がくさび状に入り込んでソース・ドレイ
ン領域5のジャンクションを破壊する。このような現象
は、前記した熱処理によってシリコン基板1のシリコン
がAIに吸い上げられ、その後に八!が入り込むという
Siとlの相互拡散によるものである。
このようなジャンクション破壊を防止するためAl中に
1%程度のSiを含ませる技術が用いられるが、 Qe
−Si1%配線32の場合、ジャンクションを破壊する
ことはないが、第3図に示すように同じくデバイス製造
中に熱処理で高温では固溶していた配線中のシリコンが
冷却時にコンタクト窓の部分に再析出して固相エビクキ
シャル成長して再析出シリコン33が作られる。コンタ
クト窓が大であれば再析出シリコン33は部分的にしか
形成されないが、コンタクト窓が小であると、図示の如
く再析出シリコン33がコンタクト窓を完全に埋めるよ
うになる。この再析出シリコン33はアルミニウムとア
クセプタとして含むためにP型であるので、特に下地の
シリコンがN型の部分で、オーミックコンタクトが(与
られないので、コンタクト不良を起し、場合によっては
PNジャンクションが形成されダイオード特性を示すこ
とがある。
以上の現象はアルミニウムとシリコンが相互に拡散する
ために生ずるのであるから、アルミニウムとシリコンの
間に拡散バリアを挾むことによって第2図、第3図に示
すような不良を防ぐ技術が開発された。従来、拡散バリ
アとしてはスパッタで成膜した窒化チタン(TiN )
が用いられている。
この場合、第4図に示す如(、良好なオーミックコンタ
クトを得るためのチタン膜34と拡散バリアI−の窒化
チタン膜35を純アルミニウム膜8を堆積する前に形成
して、アルミニウム8と拡散層5の間に挾む。窒化チタ
ン35を挾むことで、アルミニウムとシリコンの相互拡
散は格段に抑えられるようになったが、本発明者の実験
によると450℃〜480℃の熱処理を繰り返した場合
、第2図のアルミニウムくさび31が見られることがあ
り、窒化チタンの拡散バリア性が完全でないことが認め
られた。
本発明はこのような点に鑑みて創作されたもので、シリ
コン基板とコンタクトをとるアルミニウム配線をシリコ
ン基板のコンタクト部に形成する場合に、シリコンとア
ルミニウムの相互拡散を完全に防止する拡散バリアをも
った半導体装置を提供することを目的とする。
〔問題点を解決するための手段〕
第1図(a)と(b)は、それぞれ本発明にががるMO
Sトランジスタとバイポーラトランジスタの断面図で、
図中、1はシリコン基板、2はフィールド酸化膜、3は
ゲート酸化膜、4は多結晶シリコンのゲート電極、5は
ソース・ドレイン領域、6は115G膜、7は炭化珪素
膜(SiC膜)、7aはドープした5iCIJQ、8は
A1配線、9はコンタクト窓である。
本発明においては、コンタクト部にコンタクト窓9の開
いたPSG膜6上に全面にSiC膜7を設け、5iCI
Qのコンタクト窓の部分のみ下地と同導電型にドープさ
れてドープしたSiCIQ 7 aが形成され、ドープ
したSiCIQ 7 a上にi配線8が形成された半導
体装置(MOSトランジスタまたはバイポーラトランジ
スタ)が提供される。
〔作用〕
SiCは拡散バリア性がきわめて大きく、本発明者の実
験によると(100)シリコン上に化学気相成長法(C
VD法)テStCを1000人形成し、更にW(タング
ステン)1000人をスパッタで堆積した構造では、8
00℃30分の熱処理でもWとSiの相互拡散はみられ
ない。また同じ< SiCの上がAgの場合でも500
℃30分の熱処理でも AlとSiの相互拡散はみられ
ない。
SiCはこのように拡散バリア性が大きいにもかかわら
ず、ドライエツチングにおけるエツチングレートが遅い
ために、デバイスへの適用が困難であった。
本発明は、SiCがノンドープでは半絶縁性であること
、ドープするとN型またはP型の半導体となり導電性を
有することを利用し、エツチングをしないでSiCをデ
バイスに適用する。
また、ドープしたSiCはアルミニウムおよびシリコン
に対レオ−ミックな電気的接触をするため、LSIのコ
ンタクト部を含む絶縁膜上に全面にSiCを形成し、コ
ンタクト部のみ所望の導電型にドープすることにより、
熱的安定性に優れたアルミニウム電極配線を作成する。
配線材料はアルミニウムに限らず、すべての導電性物質
に適用することが可能である。
〔実方缶仔1)〕 以下、図面養参照して本発明の実施例を詳細に説明する
第1図fa)は本発明にがかるMOS )ランジスタ素
子の断面図を、同図(b)は同じくバイポーラトランジ
スタ素子の断面図を示している。
第1図(alでは通常のNチャネルMO5)ランジスタ
の製造方法に従って、パッシベーション用PSG膜5に
リアクティブ・イオン・エツチングで基板拡散層5およ
びゲート電極4上にコンタクト窓を開けた後に、高周波
スパック法で炭化珪素膜7を堆積し、コンタクト領域の
みイオンインプランテーションによって燐をドープした
領域7aを形成する。活性化した後電極用のアルミニウ
ムの配線8を形成する。第1図(alでは以後の工程は
省略した。
次に工程に従って説明する。P型IoQcm (100
)シリコン基板I上の厚さ6000人のフィールド酸化
膜2に囲まれた領域の厚さ300人のゲート酸化膜3の
上に、厚さ4000人の多結晶シリコン膜からなるゲー
ト電極4を形成する。イオンインプランテーションによ
りソース・ドレイン領域5およびゲート領域に砒素を4
 X 1015/ cm2,70 KeV テドーブし
た後、厚さ8000人の4%の燐を含んだPSG膜6を
CVDで堆積し、次にCF4とCHF 3がそれぞれ5
0%の混合ガスを用いてコンタクト部分のPsGをリア
クティブ・イオン・エツチングにより除去しコンタクト
窓9を形成する。ターゲットに炭化珪素を用いたArO
高周波スパックで厚さ500人の炭化珪素膜7を堆積す
る。図示しないレジストをパターニングしてコンタクト
部分のみ開け、イオンインプランテーションで燐をI 
XIO16/cm2゜50KeVの条件で打ち込んだ後
レジストを除去して、コンタクト部分7aのみドープす
る。1000℃、10分窒素中で熱処理を行い、ドープ
領域の活性化を行う。直流スパッタ法により1.0μm
の純アルミニウムを堆積し、cci!、を用いたりアク
ティブ・イオン・エツチングによりアルミニウムの配線
8を形成する。図示しない保護用PSGをCvDで形成
し、リード線取出し用の窓をCF4とCHF3がそれぞ
れ50%の混合ガスを用いて開き、MOS l−ランジ
スタを作成する。
次に第1図(blのバイポーラトランジスタへの通用例
について説明する。P型10Ωcm (100)シリコ
ン基板Iにアンチモンを拡散して埋込み層14を形成し
た後、 SiHすと )12 、 r’H3を用いて1
000℃で1.5μmのエピタキシャル層16を形成す
る。
Bα3を用いたりアクティブ・イオン・エツチングでア
イソレーション用のU溝を基板に達するまで開ける。3
000人膜厚の酸化膜(SiO2膜)12の上に多結晶
シリコン13を1.5μm堆積した後、エッチバックで
平面上の多結晶シリコンをエツチングし、U?aの中に
のみ多結晶シリコンを残す。以下通常のバイポーラトラ
ンジスタの形成法に従ってコレクタコンタクト部15を
情拡散でN+に、ベース17をポロン・イオンインプラ
ンテーション(B”ll)でP4にした後、厚さ400
0人の酸化膜5iOz膜)19と厚さ500人(7) 
Si) Na !IQ 20ニコL/クタ、ベース、エ
ミッタのそれぞれのコンタクト窓15a 、 17a 
、 18aを開ける。再びSi3N、4500人を堆積
した後、CF、、IO) RrE T: Si3 N、
4(D全面x7チングを行い、サイドウオールに5t3
Nu 20’を残す。
このようにして作成したコンタクト窓の底のコンタクト
部以外は5i)Nu 7:aわれた構造の上にCVD法
で炭化珪素膜(SiC) 21を500人堆杷する。
5j3Nu 膜20+ 20aの存在理由は5i02肱
上には炭化珪素膜37の分解成長が起り難いためである
炭化珪素膜21はCVD法によって、基板温度を100
0℃に昇温し、トリクロルシラン(SiHα3)とプロ
パン(CJllt )を水素(+12 )中で分解させ
て成長する。コレクタコンタクト領域15とエミッタ領
域18のコンタクト窓15aと18aには砒素(As)
を、ベース領域17には硼素(B)を図示しないレジス
トをマスクにしてそれぞれイオンインプランテーション
によってドーピングし、N型の炭化珪素膜21aおよび
P型の炭化珪素膜21bを形成し、コンタクト部を導電
性にする。エミッタコンタクトの窓18aを通して打ち
込まれた砒素は一部シリコン基板まで達し、P型ベース
領域をN型に反転してシリコン中にエミッタ領域18を
形成する。
また炭化珪素膜21のうち、不純物が導入されていない
部分は真性半導体で抵抗が非常に高いため、実用上は絶
縁物とみなして差し支えない。不純物の活性化とエミッ
タ深さのコントロールのために1100℃、 30秒の
ランプアニールを窒素中で行った後、電極材料のアルミ
ニウムをスパッタで1.0μm堆積し、BCe3のリア
クティブ・イオン・エツチングを行ってアルミニウム配
線層22を形成する。以後図示されていないが、保護用
のPSG膜を1.0μm堆積し、リード線取出し用の窓
を開けることによりバイポーラトランジスタが作成され
る。
上記した構造において、ドープしたSiC膜7a。
21a 、 21bはいずれも導電性をもっているので
それぞれシリコン基板1とi配線8,22との間のコン
タクトをとることができると同時に、SiCはそれ自体
前述したバリア性をもっているので、図示の装置におい
ては以後の熱工程においてシリコンとアルミニウムとの
相互拡散が防止されるのである。
〔発明の効果〕
以上述べてきたように本発明によれば、半導体装置のコ
ンタクト部において基板と配線材料との間の相互拡散が
防止され、半導体装置の信頼性向上に有効である。
【図面の簡単な説明】
第1図(alと(b)は本発明の第1と第2実施例の断
面図、 第2図は配線が純アルミニウムのときの従来のトランジ
スタのコンタクト部の断面図で従来例の問題点を示す図
、 第3図は配線が1−Si1%合金のときの従来のトラン
ジスタのコンタクト部の断面図で従来例の問題点を示す
図、 第4図は従来例断面図、すなわち拡散バリアにTiNを
用いたときの従来のトランジスタのコンタクト部の断面
図である。 第1図において、 1はシリコン基板、 2はフィールド酸化膜、 3はゲート酸化膜、 4はゲート電極、 5はソース・ドレイン領域、 6はPSG膜、 7はSiC膜、 7aは燐ドープしたSiC膜、 8はII配線、 9はコンタクト窓、 12は SiO2用東、 13は多結晶シリコン、 14は埋没拡散層、 15はコレクタコンタクト領域、 15aはコンタクト窓、 16はエビクキシャル層、 17はベース領域、 17aはコンタクト窓、 18はエミッタ領域、 18aはコンタクト窓、 19は SiO2膜、 20、20aはSi3N4膜、 21はSiC膜、 21a 、 21bはドープしたSiC膜、22はA1
配線である。 代理人  弁理士  久木元   彰 復代理人 弁理士  大 菅 義 之 fA7°′18 fttLHりの藺朶点を示り町l閃 第2図 、<A4−5i 1°/、au*32 伐粂例/1簡lu零1耕l圀 Ql t 9リ #r&:J 戸] 第4図

Claims (1)

  1. 【特許請求の範囲】 半導体基板(1)上のコンタクト窓(9、15a、17
    a、18a)が開けられた絶縁膜(6、20、20a)
    上に全面に炭化珪素膜(7、21)が形成されてなり、 前記炭化珪素膜のコンタクト窓の部分(7a、21a、
    21b)のみが下地と同一導電型にドープされたもので
    あり、 炭化珪素膜(7、21)上に電極配線(8、22)が形
    成されてなることを特徴とする半導体装置。
JP28077386A 1986-11-27 1986-11-27 半導体装置 Pending JPS63136568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28077386A JPS63136568A (ja) 1986-11-27 1986-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28077386A JPS63136568A (ja) 1986-11-27 1986-11-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS63136568A true JPS63136568A (ja) 1988-06-08

Family

ID=17629761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28077386A Pending JPS63136568A (ja) 1986-11-27 1986-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS63136568A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103285A (en) * 1987-12-17 1992-04-07 Fujitsu Limited Silicon carbide barrier between silicon substrate and metal layer
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
WO2009128542A1 (ja) * 2008-04-18 2009-10-22 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2012506629A (ja) * 2008-10-23 2012-03-15 アプライド マテリアルズ インコーポレイテッド 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103285A (en) * 1987-12-17 1992-04-07 Fujitsu Limited Silicon carbide barrier between silicon substrate and metal layer
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5831288A (en) * 1996-06-06 1998-11-03 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
WO2009128542A1 (ja) * 2008-04-18 2009-10-22 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2009278057A (ja) * 2008-04-18 2009-11-26 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8299614B2 (en) 2008-04-18 2012-10-30 Kobe Steel, Ltd. Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8535997B2 (en) 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
JP2012506629A (ja) * 2008-10-23 2012-03-15 アプライド マテリアルズ インコーポレイテッド 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5202273A (en) Method of manufacturing a vertical semiconductor device
JPH058587B2 (ja)
JPS63136568A (ja) 半導体装置
JPH0786296A (ja) 高速バイポーラトランジスタの製造方法
JP2803548B2 (ja) 半導体装置の製造方法
JPH0562456B2 (ja)
JPS63166271A (ja) Mis型半導体装置の製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JPS61296767A (ja) 半導体装置の製造方法
JP3247106B2 (ja) 集積回路の製法と集積回路構造
JPH0527975B2 (ja)
JP2576373B2 (ja) 半導体装置及びその製造方法
JPS6395665A (ja) 半導体装置およびその製造方法
JP2567832B2 (ja) 半導体装置の製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JPS61274323A (ja) 半導体装置の製造方法
KR960006430B1 (ko) 반도체장치의 제조방법
JP2659798B2 (ja) 半導体装置
JPH0831468B2 (ja) 半導体装置の製造方法
JPS63308963A (ja) 半導体装置およびその製造方法
JPS61274324A (ja) 半導体装置の製造方法
JPH0521374A (ja) 半導体装置およびその製造方法
JPS629226B2 (ja)
JPH01196166A (ja) 半導体装置
JPH034539A (ja) 半導体装置及びその製造方法