JPH0212971A - サブストレート上に酸化物層を製作する方法 - Google Patents

サブストレート上に酸化物層を製作する方法

Info

Publication number
JPH0212971A
JPH0212971A JP1101482A JP10148289A JPH0212971A JP H0212971 A JPH0212971 A JP H0212971A JP 1101482 A JP1101482 A JP 1101482A JP 10148289 A JP10148289 A JP 10148289A JP H0212971 A JPH0212971 A JP H0212971A
Authority
JP
Japan
Prior art keywords
substrate
atmosphere containing
oxidizing
oxide layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1101482A
Other languages
English (en)
Other versions
JP2911476B2 (ja
Inventor
Effiong E Ibok
エッフョング・イー・イボク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0212971A publication Critical patent/JPH0212971A/ja
Application granted granted Critical
Publication of JP2911476B2 publication Critical patent/JP2911476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Read Only Memory (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、高品質のトンネル酸化物層の製作に関し、
特にトンネル・キャパシタの製作に関する。
関連技術の説明 従来の酸化物層、特にＥＥＰＲＯＭをトンネル動作する
ためのトンネル酸化物は、酸化物層が形成された後の製
作ステップ中に、１１００℃以上の温度で加熱されると
、耐久性が不十分となる。
特に、ＥＥＦＲＯＭの製作では、トンネル酸化物がサブ
ストレートの上に設けられ、ポリシリコンのフローティ
ング・ゲートがトンネル酸化物に生成されて、さらにド
ープされかつパターン化される。次に、中間ゲート酸化
物が、１１００℃以上の温度で、制御ゲートの露出表面
に熱的に成長させられる。制御ゲートが中間ゲート酸化
物に設けられる。
このようなＥＥＰＲＯＭでは、いくつかの問題がトンネ
ル酸化物について起こるかもしれない。
第１に、もしトンネル酸化物がＨＣＬを含む気体的環境
で成長されるなら、サブストレートの表面はＨＣＬのエ
ツチングによって粗くされる。サブストレートの表面を
粗面にすることが、物理的不連続性を起こして、不連続
性の領域に電荷集中を起こす。電荷集中はある程度大き
ければ、トンネル酸化物の降伏電圧を越えることがある
。
第２に、従来のトンネル酸化物には、物理的欠陥、たと
えば亀裂があって、中間ゲート酸化物を成長させるため
に利用されている高温のサイクル中に、制御ゲートにあ
るドーパント・イオンがトンネル酸化物からサブストレ
ートに移行して、そのために素子を破壊してしまう。
従来のトンネル酸化物層は、ブレークダウン・フィール
ド（厚さに対して正規化された降伏電圧）の減少となり
、フルーエンス（ｆ　１ｕｅｎｃｅ）（キャパシタの面
積に対して正規化された静電容量）の低下となり、そし
て致命的な故障なしで高いブレークダウン・フィールド
が強調されることの不可能な結果となる。これらの問題
はＥＦＲＯＭや他のＭＯ５素子のゲート酸化物層でも起
こる。
発明の概要 したがって、この発明の目的は、半導体素子のための改
良された酸化物層を提供することである。
この発明の他の目的は、酸化物層が形成されるサブスト
レートの表面を粗くすることなく、酸化物層を製作する
方法を提供することである。
この発明のさらに他の目的は、最小限の物理的欠陥を有
する高品質の酸化物層を提供することである。
この発明の他の目的は、１μＡでのブレークダウンφフ
ィールドがゲートの正のバイアスで５０ｍＶ／ａｍ以上
、ゲートの負のバイアスで１５ｍＶ／ｃｍ、およびフル
ーエンスが３０Ｃ／Ｃｍ２以上である８０Ａのトンネル
酸化物層を製作する方法を提供することである。
この発明の他の目的は、１１００℃以上の温度に露出さ
れた後でも高い信頼性を有するトンネル酸化物を製作す
る方法を提供することである。
この発明に従ったサブストレート上でのトンネル酸化物
層の製作は、窒素を含む雰囲気の中でサブストレートを
９５０℃から１０００℃の間の温度で加熱するステップ
と、約２０％の酸素を含む雰囲気の中で、９５０℃から
１０００℃の間の温度で、サブストレートの第１の酸化
を行なうステップと、アルゴンを含む雰囲気の中でサブ
ストレートを１０００℃以上の温度で加熱するステップ
と、約３％のＨＣＬを含む雰囲気の中でサブストレート
の第２の酸化を行なうステップとを含む。
第１の酸化は、酸化物の粘性流があって物理的欠陥を防
ぐ温度で行なわれ、第２の酸化のステップは酸化物層の
移動イオンを不活性化する。
好ましい実施例の説明 この発明に従った高品質の酸化物層の製作方法が、第１
図に示されているＥＥＦＲＯＭに関して説明される。す
べての温度、時間、ガス組成百分率は近似値であり、こ
の発明のステップの目的を達成する温度、時間、組成百
分率の例示であると意図されている。さらに、この発明
の方法に従って製作された改良された酸化物は、０ＭＯ
３やＥＰＲＯＭ素子を含むがそれに限られない、ＥＥＦ
ＲＯＭ以外のＭＯ８素子、および半導体キャパシタのゲ
ート酸化物層として有用である。
第１図で示されているＥＥＦＲＯＭは、次のとおり、サ
ブストレート６の上に製作される。フィールド酸化物領
域８はサブストレートの上に成長させられて、ＥＥＰＲ
ＯＭを設けるべき動態領域を規定する。Ｎ＋領域１０が
サブストレートに注入される。ソース１０とドレイン１
１は１６０ｋｅＶで行なわれる比較的深い注入を用いて
形成されて、５Ｘ１０”／ｃｍ２のドーパント濃度をも
たらす。サブストレート６の表面は次に酸化されてトン
ネル酸化物１４を形成する。この発明の方法に従って製
作されたトンネル酸化物１４は、信頼性が向上し、ブレ
ークダウン・フィールドが増加し、フルーエンスが高ま
った、たとえば８０Ａの酸化物層となり得る。この発明
に従ったトンネル酸化物１４の製作は２ステツプの酸化
処理を含む。排気され、窒素を充填された炉にサブスト
レート６が入れられて、９５０℃から１０００℃の間の
温度で加熱される。次に酸素が室に導入され、第１の酸
化ステップ、サブストレートの表面の酸化が行なわれる
。第１の酸化ステップ中、室の雰囲気は約２０％の酸素
を含むが、ＨＣＬは含まない。温度は９５０℃から１０
００℃の範囲であるが、好ましい温度は約９５０℃であ
る。９５０℃が選ばれているのは、酸化物が粘性流を示
す温度の範囲内すなわち９５０℃から９７５℃にあるか
らであり、ゆえに酸化物層の欠陥密度を最小限にする。
９５０℃より低い温度で成長された酸化物は応力変形や
不連続を起こしやすい。
この発明の好ましい、実施例では、第１の酸化ステップ
は約１０分行なわれて、厚さ約５０Ａの酸化物を成長さ
せる。酸化物は約５Ａ／分というほとんど線形の速度で
成長する。したがって、第１の酸化ステップ中に成長さ
せる酸化物の厚さは、適切な酸化時間を選ぶことによっ
て変えることができる。
次に、炉は排気され、次にアルゴンが炉に導入されて、
炉の中の温度は１０００℃以上に上げられ、その後は（
酸素をベースとして）ＨＣＬが加えられて、第２の酸化
ステップが行なわれれる。
第２の酸化ステップ中の炉の雰囲気は約３％のＨＣＬを
含み、好ましい温度は約１０５０℃である。
この第２の酸化ステップは、酸化物にまたは酸化物／シ
リコンの境界面に存在するすべての移動イオンを不活性
化（またはゲッター）するために行なう。１０５０℃の
温度が選ばれているのは、不活性化に必要な最低温度だ
からである。より高い温度では最小の改良が見られる。
この発明の好ましい実施例では、第２の酸化ステップは
約３分行なって、ＨＣＬによる酸化物とサブストレート
のエツチングが最小限になるようにし、厚さ約８０人の
トンネル酸化物を設ける。第２の酸化ステップ中の酸化
物成長速度は、酸化温度の上昇のため増加される。
次に、炉を再度排気して、アルゴンを充填し、サブスト
レートとトンネル酸化物層１４を約１５分間焼鈍してか
ら炉の温度を徐々に下げる。
トンネル酸化物１４の形成に続いて、たとえばドープさ
れたポリシリコンで形成されたフローティング・ゲート
２０が、トンネル酸化物１４に設けられる。中間ゲート
酸化物層２２がフローティング・ゲート２０の表面に設
けられる。フローティング・ゲート２０がドープされた
ポリシリコンで形成されているなら、中間ゲート酸化物
層２２はフローティング・ゲート２０の一部を酸化させ
ることによって形成させることができる。１１００℃以
上の温度で行なわれるこの酸化処理こそが、従来のトン
ネル酸化物層を通って、フローティングφゲート２０の
ドーパント・イオンを拡散させる。制御ゲート２４が次
に中間ゲート酸化物層２２に設けられる。
ＥＥＰＲＯＭ素子は、ソース１６とドレイン１８のため
のコンタクト（図示されていない）、相互接続（図示さ
れていない）、および不活性化層（図示されていない）
を設けるために、従来の半導体素子製作技術を使って完
成させることができる。
この発明に従って形成された８０人のトンネル酸化物層
は、１μＡでは、ゲートに正のバイアスで５ＱｍＶ／ｃ
ｍより高いブレークダウン・フィールド、かつ４０Ｃ／
ｃｍ２までのフルーエンスを有することを示している。
さらに、これらの酸化物層は７回の反復に関して致命的
故障なしで７５　Ｍ　Ｖ　／　ｃ　ｍまでの応力に耐え
ることを示している。
この発明に従った不活性化トンネル酸化物を製作する方
法の多くの特徴や利点は、当該技術で通常の技能を有す
る者にとって明白である。したがって前述の特許請求の
範囲は発明の範囲に入るすべての修正および均等物を網
羅することが意図されている。
【図面の簡単な説明】
第１図は、この発明の方法に従って形成されたトンネル
酸化物層を持つＥＥＦＲＯＭを図示する。 図において、６はサブストレート、８はフィールド酸化
物領域、１０はソース、１４はトンネル酸化物、２０は
フローティング・ゲート、２２は中間ゲート酸化物層、
２４は制御ゲートである。

Claims (17)

    【特許請求の範囲】
  1. （１）サブストレート上に高品質の酸化物層を製作する
    方法であって、 （ａ）１０００℃より低いまたは１０００ ℃に等しい温度で、酸素および窒素を含む雰囲気でサブ
    ストレートを酸化させるステップと、（ｂ）１０００℃
    より高い温度で、ＨＣＬ およびアルゴン（Ａｒ）を含む雰囲気でサブストレート
    を酸化させるステップとを含む、方法。
  2. （２）前記ステップ（ａ）が、約２０％の乾燥酸素およ
    び窒素を含む雰囲気でサブストレートを酸化させるステ
    ップを含む、請求項１に記載の方法。
  3. （３）前記ステップ（ａ）が、約９５０℃でサブストレ
    ートを酸化させるステップを含む、請求項２に記載の方
    法。
  4. （４）前記ステップ（ｂ）が、約３％のＨＣｌとアルゴ
    ンを含む雰囲気でサブストレートを酸化させるステップ
    を含む、請求項１に記載の方法。
  5. （５）前記ステップ（ｂ）が、約１０５０℃でサブスト
    レートを酸化させるステップを含む、請求項４に記載の
    方法。
  6. （６）サブストレート上に高品質の酸化物層を製作する
    方法であって、 （ａ）１０００℃より低いまたは１０００ ℃に等しい温度で、酸素と窒素を含む雰囲気でサブスト
    レートを酸化させるステップと、 （ｂ）酸化物層を１０００℃より高い温度 で、約５％のＨＣＬを含む雰囲気に露出することによっ
    て、前記ステップ（ａ）で形成された酸化物層の移動イ
    オンを不活性化させるステップとを含む、方法。
  7. （７）前記ステップ（ａ）が、約２０％の乾燥酸素と窒
    素を含む雰囲気で、サブストレートを酸化させるステッ
    プを含む、請求項６に記載の方法。
  8. （８）前記ステップ（ａ）が、約９５０℃でサブストレ
    ートを酸化させるステップを含む、請求項７に記載の方
    法。
  9. （９）サブストレート上に高品質のトンネル酸化物層を
    製作する方法であって、 （ａ）窒素（Ｎ＿２）を含む雰囲気で、サブストレート
    を約９５０℃に加熱するステップと、（ｂ）酸素を含む
    雰囲気で、サブストレー トを酸化させるステップと、 （ｃ）アルゴンを含む雰囲気で、サブスト レートを約１０５０℃に加熱するステップと、（ｄ）Ｈ
    ＣＬを含む雰囲気で、サブストレ ートを酸化させるステップとを連続的に含む、方法。
  10. （１０）前記ステップ（ｂ）が、約２０％の酸素を含む
    雰囲気でサブストレートを酸化させるステップを含む、
    請求項９に記載の方法。
  11. （１１）前記ステップ（ｄ）が、約３％のＨＣＬを含む
    雰囲気でサブストレートを酸化させるステップを含む、
    請求項９に記載の方法。
  12. （１２）前記ステップ（ｄ）が、約３％のＨＣＬを含む
    雰囲気でサブストレートを酸化させるステップを含む、
    請求項１０に記載の方法。
  13. （１３）前記ステップ（ｄ）が、トンネル酸化物を不活
    性化するステップを含む、請求項９に記載の方法。
  14. （１４）サブストレートをアルゴンで焼鈍すステップ（
    ｅ）をさらに含む、請求項９に記載の方法。
  15. （１５）サブストレート上に高品質のトンネル酸化物層
    を有するＥＥＰＲＯＭを製作する方法であって、 （ａ）サブストレートに、間のチャネルを 規定するように間隔をおいて、ソースおよびドレインの
    領域を設けるステップと、 （ｂ）窒素（Ｎ＿２）を含む雰囲気で、サブストレート
    を約９５０℃の温度に加熱するステップと、 （ｃ）約９５０℃の温度で、約２０％の酸 素を含む雰囲気でサブストレートを酸化させるステップ
    と、 （ｄ）窒素を含む雰囲気で、サブストレー トを約１０５０℃の温度に加熱するステップと、（ｅ）
    酸化物層のすべての移動イオンを不 活性化するために、約１０５０℃の温度で、約３％のＨ
    ＣＬを含む雰囲気でサブストレートを酸化させるステッ
    プと、 （ｆ）アルゴンを含む雰囲気で、サブスト レートを約１５分間焼鈍すステップとを含む、方法。
  16. （１６）前記ステップ（ｄ）が、酸化物／サブストレー
    ト境界面にあるすべての移動イオンを不活性化するステ
    ップを含む、請求項１５に記載の方法。
  17. （１７）前記ステップ（ｃ）が、厚さ約５０Åのトンネ
    ル酸化物層を成長させるためにサブストレートを約１０
    分間酸化させるステップを含み、前記ステップ（ｅ）が
    、サブストレートを約３分間酸化させるステップを含み
    、それによってトンネル酸化物層の厚さを約８０Åに増
    加する、請求項１５に記載の方法。
JP10148289A 1988-04-29 1989-04-20 サブストレート上に酸化物層を製作する方法 Expired - Fee Related JP2911476B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US187,738 1988-04-29
US07/187,738 US4894353A (en) 1988-04-29 1988-04-29 Method of fabricating passivated tunnel oxide

Publications (2)

Publication Number Publication Date
JPH0212971A true JPH0212971A (ja) 1990-01-17
JP2911476B2 JP2911476B2 (ja) 1999-06-23

Family

ID=22690255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10148289A Expired - Fee Related JP2911476B2 (ja) 1988-04-29 1989-04-20 サブストレート上に酸化物層を製作する方法

Country Status (6)

Country Link
US (1) US4894353A (ja)
EP (1) EP0339852B1 (ja)
JP (1) JP2911476B2 (ja)
AT (1) ATE109307T1 (ja)
DE (1) DE68917006T2 (ja)
ES (1) ES2057113T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260638A (ja) * 1989-03-31 1990-10-23 Nissan Motor Co Ltd 熱酸化膜の形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375232B1 (en) * 1988-12-21 1996-03-06 AT&T Corp. Growth-modified thermal oxidation process for thin oxides
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5753311A (en) * 1996-10-01 1998-05-19 National Science Council Method for forming oxide layer
US6204124B1 (en) * 1998-03-23 2001-03-20 Texas Instruments - Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6235651B1 (en) 1999-09-14 2001-05-22 Infineon Technologies North America Process for improving the thickness uniformity of a thin layer in semiconductor wafer fabrication
US7595967B1 (en) 2004-09-07 2009-09-29 Western Digital (Fremont), Llp Method for fabricating a spacer layer for a magnetoresistive element
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911069A (ja) * 1972-05-26 1974-01-31
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
JPS54125966A (en) * 1978-03-24 1979-09-29 Hitachi Ltd Defect elimination method for semiconductor wafer
JPS5662328A (en) * 1979-10-26 1981-05-28 Agency Of Ind Science & Technol Manufacturing of insulation membrane and insulation membrane-semiconductor interface
JPS56131935A (en) * 1980-03-19 1981-10-15 Sony Corp Heat treatment of semiconductor substrate
JPS56161646A (en) * 1980-05-19 1981-12-12 Fujitsu Ltd Manufacture of semiconductor device
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4775642A (en) * 1987-02-02 1988-10-04 Motorola, Inc. Modified source/drain implants in a double-poly non-volatile memory process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260638A (ja) * 1989-03-31 1990-10-23 Nissan Motor Co Ltd 熱酸化膜の形成方法

Also Published As

Publication number Publication date
DE68917006D1 (de) 1994-09-01
EP0339852A2 (en) 1989-11-02
EP0339852B1 (en) 1994-07-27
JP2911476B2 (ja) 1999-06-23
EP0339852A3 (en) 1991-01-09
DE68917006T2 (de) 1995-01-19
US4894353A (en) 1990-01-16
ES2057113T3 (es) 1994-10-16
ATE109307T1 (de) 1994-08-15

Similar Documents

Publication Publication Date Title
US6087229A (en) Composite semiconductor gate dielectrics
JPH0212971A (ja) サブストレート上に酸化物層を製作する方法
US6268269B1 (en) Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects
JPS6016457A (ja) 集積回路構造
JPH08306687A (ja) 半導体装置およびその製造方法
EP0167208A2 (en) A method for growing an oxide layer on a silicon surface
KR100367740B1 (ko) 반도체 소자의 게이트 산화막 제조방법
JPH0794503A (ja) シリコン基板の酸化方法
JPH06268234A (ja) 半導体装置およびその製造方法
JP3054422B2 (ja) 半導体装置の製造方法
JP2636783B2 (ja) 半導体装置の製造方法
JP2002016152A (ja) 半導体装置の製造方法
JPS62285470A (ja) 半導体装置の製造方法
JP3251256B2 (ja) 半導体装置の製造方法
JPH02159069A (ja) 半導体装置の製造方法
JP3338915B2 (ja) 半導体装置の製造方法
JPH03280471A (ja) 半導体装置の製造方法
JP3336772B2 (ja) 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法
JPH03132078A (ja) 半導体装置及びその製造方法
KR101348400B1 (ko) 반도체 소자의 게이트 산화막 제조방법
JP3139835B2 (ja) 半導体装置の製造方法
JPS6257224A (ja) 半導体装置の製造方法
JPS6341063A (ja) Ｍｏｓ集積回路の製造方法
JPS6132479A (ja) 不揮発性半導体記憶装置の製造方法
JPH0613372A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees