JPS6257224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6257224A JPS6257224A JP19712685A JP19712685A JPS6257224A JP S6257224 A JPS6257224 A JP S6257224A JP 19712685 A JP19712685 A JP 19712685A JP 19712685 A JP19712685 A JP 19712685A JP S6257224 A JPS6257224 A JP S6257224A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- phosphorus
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特にＦＰＲＯＭ
のキャパシタ部の絶縁膜（酸化膜）の形成に改良を施し
たものである。
のキャパシタ部の絶縁膜（酸化膜）の形成に改良を施し
たものである。
周知の如く、ＥＰＲＯＭ （Ｅｒａｓａｂｌｅ ＰＲＯ
Ｍ）においては、多結晶シリコンからなる浮遊ゲート、
制御グー１〜が、夫々例えばシリコン基板上にゲート酸
化膜を介して基板の厚み方向に離間して設けられている
。そして、前記浮遊ゲート、制御ゲート間はキャパシタ
部の酸化膜となっており、該酸化膜は基板上にゲート酸
化膜を介して堆積した（一部が浮遊ゲートとなる）多結
晶シリコン層を酸化することにより形成される。
Ｍ）においては、多結晶シリコンからなる浮遊ゲート、
制御グー１〜が、夫々例えばシリコン基板上にゲート酸
化膜を介して基板の厚み方向に離間して設けられている
。そして、前記浮遊ゲート、制御ゲート間はキャパシタ
部の酸化膜となっており、該酸化膜は基板上にゲート酸
化膜を介して堆積した（一部が浮遊ゲートとなる）多結
晶シリコン層を酸化することにより形成される。
従来、上記酸化膜は第２図（ａ）、（ｂ）に示す如く形
成される。まず、例えばシリコン基板１上に多結晶シリ
コン層２を形成する。つづいて、この多結晶シリコン層
２にリン（Ｐ）を拡散する（第２図（ａ＞図示）。次い
で、前記多結晶シリコン層２を酸素雰囲気又は希釈され
た酸素雰囲気で酸化し、多結晶シリコン酸化膜３を形成
する（第２図（ｂ）図示）。
成される。まず、例えばシリコン基板１上に多結晶シリ
コン層２を形成する。つづいて、この多結晶シリコン層
２にリン（Ｐ）を拡散する（第２図（ａ＞図示）。次い
で、前記多結晶シリコン層２を酸素雰囲気又は希釈され
た酸素雰囲気で酸化し、多結晶シリコン酸化膜３を形成
する（第２図（ｂ）図示）。
しかしながら、従来技術によれば、多結晶シリコン層２
の表面が第６図に示す如く凹凸となっているため、多結
晶シリコン層２上の酸化膜３も凹凸状に形成される。従
って、かかる酸化膜３では、Ｓ ｉｒ＋ｏｌｅ Ｓ ｉ
上に形成する酸化膜のような高い耐圧は得られないとと
もに、耐圧レベルも不安定である。
の表面が第６図に示す如く凹凸となっているため、多結
晶シリコン層２上の酸化膜３も凹凸状に形成される。従
って、かかる酸化膜３では、Ｓ ｉｒ＋ｏｌｅ Ｓ ｉ
上に形成する酸化膜のような高い耐圧は得られないとと
もに、耐圧レベルも不安定である。
本発明は、上記事情に鑑みてなされたもので、耐圧が高
くかつ安定した多結晶シリコン酸化膜を形成できる半導
体装置の製造方法を提供することを目的とする。
くかつ安定した多結晶シリコン酸化膜を形成できる半導
体装置の製造方法を提供することを目的とする。
（発明の概要〕
本発明は、従来のように多結晶シリコン層にリンを拡散
した後、所定濃度以上のイオン注入を行なうことにより
表面層にアモルファス層を作り、その後従来とｌ１１１
１ｗｔ酸化処理を施すことにより、高耐圧で耐圧レベル
の安定した多結晶シリコン酸化膜を得ることを図ったも
のである。具体的には、本発明は、特許請求の範囲に記
載した如く、半導体基板上に絶縁膜を形成する工程と、
この絶縁膜上に多結晶シリコン層を形成する工程と、こ
の多結晶シリコン層にリンを拡散する工程と、この多結
晶シリコン層に注入ｌｌＸ１０１４ｃｍ’以上のイオン
を注入する工程と、このイオンを注入した多結晶シリコ
ン層上に酸化膜を形成する工程とを具備したことを特徴
とする。
した後、所定濃度以上のイオン注入を行なうことにより
表面層にアモルファス層を作り、その後従来とｌ１１１
１ｗｔ酸化処理を施すことにより、高耐圧で耐圧レベル
の安定した多結晶シリコン酸化膜を得ることを図ったも
のである。具体的には、本発明は、特許請求の範囲に記
載した如く、半導体基板上に絶縁膜を形成する工程と、
この絶縁膜上に多結晶シリコン層を形成する工程と、こ
の多結晶シリコン層にリンを拡散する工程と、この多結
晶シリコン層に注入ｌｌＸ１０１４ｃｍ’以上のイオン
を注入する工程と、このイオンを注入した多結晶シリコ
ン層上に酸化膜を形成する工程とを具備したことを特徴
とする。
以下、本発明の実施例を第１図（実施例１）、第３図（
実施例２）、第４図（実施例３）及び第５図（実施例４
）を参照して説明する。
実施例２）、第４図（実施例３）及び第５図（実施例４
）を参照して説明する。
実施例１
まず、例えばシリコン基板１１を酸化して絶縁膜として
のシリコン酸化膜（８ｉＣ）＋膜）１２を形成した後、
このＳｉＯ２膜１２上に厚さ約４０００人の多結晶シリ
コン層１３をＣＶＤ法により形成した。つづいて、９５
０ ’Ｃ１Ｐｏｃｋ３雰囲気で約３０分間リン１４を拡
散し、希ＨＦ液でリンガラスを除去したく第１図（ａ）
図示）。
のシリコン酸化膜（８ｉＣ）＋膜）１２を形成した後、
このＳｉＯ２膜１２上に厚さ約４０００人の多結晶シリ
コン層１３をＣＶＤ法により形成した。つづいて、９５
０ ’Ｃ１Ｐｏｃｋ３雰囲気で約３０分間リン１４を拡
散し、希ＨＦ液でリンガラスを除去したく第１図（ａ）
図示）。
次いで、リン１５を加速電圧４０ＫｅＶ、ドーズ量ｌＸ
１０”ｒｍ′２で前記多結晶シリコン層１３にイオン注
入したく第１図（ｂ）図示）。更に、前記多結晶シリコ
ン層１３上に１０００’Ｃ、ドライ０２雰囲気で酸化を
行ない、厚さ１０００人の多結晶シリコン酸化Ｈ１６を
形成した（第１図（ｃ）図示）。
１０”ｒｍ′２で前記多結晶シリコン層１３にイオン注
入したく第１図（ｂ）図示）。更に、前記多結晶シリコ
ン層１３上に１０００’Ｃ、ドライ０２雰囲気で酸化を
行ない、厚さ１０００人の多結晶シリコン酸化Ｈ１６を
形成した（第１図（ｃ）図示）。
しかして、実施例１によれば、シリコン基板１１上に５
ｉ０２膜１２を介して多結晶シリコン層１３を形成した
後、酸化処理を行なう前に、リン１５を多結晶シリコン
層１３に所定の条件下でイオン注入するため、多結晶シ
リコン層１３上の凹凸がなくなり、従来と比べ高耐圧で
耐圧レベルの安定した多結晶シリコン酸化膜１６を形成
できた。
ｉ０２膜１２を介して多結晶シリコン層１３を形成した
後、酸化処理を行なう前に、リン１５を多結晶シリコン
層１３に所定の条件下でイオン注入するため、多結晶シ
リコン層１３上の凹凸がなくなり、従来と比べ高耐圧で
耐圧レベルの安定した多結晶シリコン酸化膜１６を形成
できた。
事実、耐圧の測定を前記酸化膜１６の形成後Ａ℃電極を
形成して行なったところ、１０００人の多結晶シリコン
酸化膜で従来では４〜５ Ｍ Ｖ ／ ｃｍの耐圧であ
ったのに対し、本発明では６〜７ＭＶ／Ｃｍと高い耐圧
を得られた。
形成して行なったところ、１０００人の多結晶シリコン
酸化膜で従来では４〜５ Ｍ Ｖ ／ ｃｍの耐圧であ
ったのに対し、本発明では６〜７ＭＶ／Ｃｍと高い耐圧
を得られた。
なお、実施例１では、第１図（ｂ）の工程で多結晶シリ
コン層にリンをイオン注入したが、これに限らず、例え
ばヒ素をイオン注入してもよい。
コン層にリンをイオン注入したが、これに限らず、例え
ばヒ素をイオン注入してもよい。
また、実施例１では、イオン注入した後、直ぐに酸化を
行なったが、これに限らず、多結晶シリコン層をバター
ニングした後に酸化してもよいし、又は多結晶シリコン
層をパターニングした後にイオン注入してから酸化して
もよい。
行なったが、これに限らず、多結晶シリコン層をバター
ニングした後に酸化してもよいし、又は多結晶シリコン
層をパターニングした後にイオン注入してから酸化して
もよい。
実施例２
まず、シリコン基板１１上にＳ ｉ ０２膜１２を形成
した後、厚さ約２０００人の多結晶シリコン層１３をＣ
ＶＤ法により形成した。引続き、約２０００人の多結晶
シリコン層１７を前記多結晶シリコン層１３上に堆積し
た。つづいて、実施例１と同条件でリン１４を拡散し、
希ＨＦ液でリンガラスを除去した（第３図（ａ）図示）
。なお、第３図（ａ）で、１８はＮａｔｉｖｅ Ｑｘｉ
ｄｅヲ示す。
した後、厚さ約２０００人の多結晶シリコン層１３をＣ
ＶＤ法により形成した。引続き、約２０００人の多結晶
シリコン層１７を前記多結晶シリコン層１３上に堆積し
た。つづいて、実施例１と同条件でリン１４を拡散し、
希ＨＦ液でリンガラスを除去した（第３図（ａ）図示）
。なお、第３図（ａ）で、１８はＮａｔｉｖｅ Ｑｘｉ
ｄｅヲ示す。
次いで、リンを実施例１と同条件でイオン注入したく第
３図（ｂ）図示）。更に、１０００’Ｃ，ドライ０２雰
囲気で酸化を行ない、約１０００人の多結晶シリコン酸
化膜１６を形成した（第３図（Ｃ）図示）。
３図（ｂ）図示）。更に、１０００’Ｃ，ドライ０２雰
囲気で酸化を行ない、約１０００人の多結晶シリコン酸
化膜１６を形成した（第３図（Ｃ）図示）。
しかして、実施例２によれば、実施例１と同様良好な結
果が得られた。
果が得られた。
なお、実施例２では、多結晶シリコン層１３．１７の厚
さは共に２０００人としたが、これに限らず、異なって
もよい。
さは共に２０００人としたが、これに限らず、異なって
もよい。
実施例３
まず、シリコン基板１１上に厚さｉ ｏｏｏ入のＳｉＯ
２膜１２膜形２したく第４図（ａ）図示）。
２膜１２膜形２したく第４図（ａ）図示）。
つづいて、前記ＳｉＯ２膜１２上にＣＶＤ法により厚さ
４０００人の多結晶シリコン層１３を形成した（第４図
（ｂ）図示）。次いで、実施例１と同条件でリン１４を
拡散した く第４図（Ｃ）図示）。なお、この時の多結
晶シリコン層１３中のリン濃度は５Ｘ１０２０ｃｍ”で
あった。更に、ドライ酸化を行なって膜厚２００人の多
結晶シリコン酸化膜１６を形成した（第４図（ｄ）図示
）。
４０００人の多結晶シリコン層１３を形成した（第４図
（ｂ）図示）。次いで、実施例１と同条件でリン１４を
拡散した く第４図（Ｃ）図示）。なお、この時の多結
晶シリコン層１３中のリン濃度は５Ｘ１０２０ｃｍ”で
あった。更に、ドライ酸化を行なって膜厚２００人の多
結晶シリコン酸化膜１６を形成した（第４図（ｄ）図示
）。
しかる後、実施例１と同条件で前記多結晶シリコン層１
３に前記酸化膜１６の上方からイオン注入した（第４図
（ｌＥｉ）図示）。なお、この時の多結晶シリコンｍ１
３中のリンの注入量は ｌＸ１０”０ｍ４であった。更に、前記酸化膜１６をフ
ッ化アンモニウムに３０秒間漬けて剥離した（第４図（
ｆ）図示）後、ドライ酸化で前記多結晶シリコン層１３
上に厚さ５００人の多結晶シリコン酸化膜１９を形成し
た（第４図（０）図示）。
３に前記酸化膜１６の上方からイオン注入した（第４図
（ｌＥｉ）図示）。なお、この時の多結晶シリコンｍ１
３中のリンの注入量は ｌＸ１０”０ｍ４であった。更に、前記酸化膜１６をフ
ッ化アンモニウムに３０秒間漬けて剥離した（第４図（
ｆ）図示）後、ドライ酸化で前記多結晶シリコン層１３
上に厚さ５００人の多結晶シリコン酸化膜１９を形成し
た（第４図（０）図示）。
しかして、実施例３によれば、実施例１と同様良好な結
果が得られた。
果が得られた。
実施例４
まず、実施例３と同様、シリコン基板１１上に３ｉ０２
膜１２、多結晶シリコン層１３を形成した後、多結晶シ
リコン層１３にリン１４を拡散した（第５図（ａ）〜（
Ｃ）図示）。つづいて、前記多結晶シリコン層１３上に
厚さ１０００人の多結晶シリコン層２０を形成した（第
５図（ｄ）図示）。次いで、前記多結晶シリコン層２０
に実施例１と同条件でリン１５を拡散した（第５図（ｅ
）図示）。更に、ドライ酸化を行ない、前記多結晶シリ
コン層２０上に多結晶シコン酸化膜１６を形成したく第
５図（ｆ）図示）。
膜１２、多結晶シリコン層１３を形成した後、多結晶シ
リコン層１３にリン１４を拡散した（第５図（ａ）〜（
Ｃ）図示）。つづいて、前記多結晶シリコン層１３上に
厚さ１０００人の多結晶シリコン層２０を形成した（第
５図（ｄ）図示）。次いで、前記多結晶シリコン層２０
に実施例１と同条件でリン１５を拡散した（第５図（ｅ
）図示）。更に、ドライ酸化を行ない、前記多結晶シリ
コン層２０上に多結晶シコン酸化膜１６を形成したく第
５図（ｆ）図示）。
しかして、実施例４によれば、実施例１と同様な効果を
得ることができた。
得ることができた。
なお、上記実施例１〜４で形成した酸化膜は。
ＥＰＲＯＭのキャパシタ部の絶縁膜として特に著しい効
果を有するものであるが、その他ＰＲＯＭなどに用いて
もよい。
果を有するものであるが、その他ＰＲＯＭなどに用いて
もよい。
一〇−
以上詳述した如く本発明によれば、高耐圧でかつ耐圧レ
ベルの安定した多結晶シリコン酸化膜を形成できる信頼
性の高い半導体装置の製造方法を提供できる。
ベルの安定した多結晶シリコン酸化膜を形成できる信頼
性の高い半導体装置の製造方法を提供できる。
第１図（ａ）〜（Ｃ）は本発明の実施例１に係る半導体
装置の製造方法を工程順に示す断面図、第２図（ａ）、
（ｂ）は従来の半導体装置の製造方法を工程順に示す断
面図、第３図（ａ）〜（Ｃ）は本発明の実施例２に係る
半導体装置の製造方法を工程順に示す断面図、第４図（
ａ）〜（Ｆ）は本発明の実施例３に係る半導体装置の製
造方法を工程順に示す断面図、第５図（ａ）〜（ｆ）は
本発明の実施例４に係る半導体装置の製造方法を工程順
に示す断面図、第６図は従来方法の欠点を説明するため
の半導体装置の断面図である。 １１・・・シリコン基板、１２．１６．１９・・・多結
晶シリコン酸化膜、１３．１７．２０・・・多結晶シリ
コン層、１４．１５・・・リン。 出願人代理人 弁理士 鈴江武彦 第３図 第４図 第４図 第５図 第５図 第６図
装置の製造方法を工程順に示す断面図、第２図（ａ）、
（ｂ）は従来の半導体装置の製造方法を工程順に示す断
面図、第３図（ａ）〜（Ｃ）は本発明の実施例２に係る
半導体装置の製造方法を工程順に示す断面図、第４図（
ａ）〜（Ｆ）は本発明の実施例３に係る半導体装置の製
造方法を工程順に示す断面図、第５図（ａ）〜（ｆ）は
本発明の実施例４に係る半導体装置の製造方法を工程順
に示す断面図、第６図は従来方法の欠点を説明するため
の半導体装置の断面図である。 １１・・・シリコン基板、１２．１６．１９・・・多結
晶シリコン酸化膜、１３．１７．２０・・・多結晶シリ
コン層、１４．１５・・・リン。 出願人代理人 弁理士 鈴江武彦 第３図 第４図 第４図 第５図 第５図 第６図
Claims (5)
- （１）半導体基板上に絶縁膜を形成する工程と、この絶
縁膜上に多結晶シリコン層を形成する工程と、この多結
晶シリコン層にリンを拡散する工程と、このリンを拡散
した多結晶シリコン層に注入量１×１０＾１＾４ｃｍ＾
−＾２以上のイオンを注入する工程と、この多結晶シリ
コン層上に酸化膜を形成する工程とを具備する事を特徴
とする半導体装置の製造方法。 - （２）前記多結晶シリコン層が２層以上ある事を特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （３）前記イオンを注入する工程が、酸化膜を介してリ
ンを拡散した多結晶シリコン層にイオン注入する工程で
ある事を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （４）前記イオン注入する工程が、上記とは異なる多結
晶シリコン層を介してリンを拡散した多結晶シリコン層
にイオン注入する工程である事を特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - （５）前記多結晶シリコン層上に酸化膜を形成する手段
が、多結晶シリコン層を酸素雰囲気又は希釈された酸素
雰囲気で酸化することである事を特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19712685A JPS6257224A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19712685A JPS6257224A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257224A true JPS6257224A (ja) | 1987-03-12 |
Family
ID=16369172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19712685A Pending JPS6257224A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257224A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433973A (en) * | 1987-06-26 | 1989-02-03 | Motorola Inc | Method of evaporating amorphous silicon for forming intermediate level dielectric of semiconductor memory device |
| JPH01129465A (ja) * | 1987-11-14 | 1989-05-22 | Nec Yamagata Ltd | 浮遊ゲート型不揮発性メモリの製造方法 |
| JPH01239957A (ja) * | 1988-03-22 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144535A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57201061A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Manufacture of thin semiconductor film resistor |
| JPS5931068A (ja) * | 1982-08-13 | 1984-02-18 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
-
1985
- 1985-09-06 JP JP19712685A patent/JPS6257224A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144535A (en) * | 1980-04-11 | 1981-11-10 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57201061A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Manufacture of thin semiconductor film resistor |
| JPS5931068A (ja) * | 1982-08-13 | 1984-02-18 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433973A (en) * | 1987-06-26 | 1989-02-03 | Motorola Inc | Method of evaporating amorphous silicon for forming intermediate level dielectric of semiconductor memory device |
| JPH01129465A (ja) * | 1987-11-14 | 1989-05-22 | Nec Yamagata Ltd | 浮遊ゲート型不揮発性メモリの製造方法 |
| JPH01239957A (ja) * | 1988-03-22 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212971A (ja) | サブストレート上に酸化物層を製作する方法 | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| JPS6257224A (ja) | 半導体装置の製造方法 | |
| JP2001023996A (ja) | 半導体製造方法 | |
| JPS62285470A (ja) | 半導体装置の製造方法 | |
| JPS6447076A (en) | Manufacture of mos type thin film transistor | |
| JPH02295129A (ja) | 半導体装置の製造方法 | |
| JPS62200755A (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPS63177561A (ja) | 半導体装置の製造方法 | |
| JPH01128460A (ja) | 半導体装置の製造方法 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPS6288328A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS63144573A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0245329B2 (ja) | ||
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPH02135756A (ja) | トレンチアイソレーションを有する半導体装置の製造方法 | |
| RU1145838C (ru) | Способ изготовлени ВЧ-транзисторных структур | |
| JPS6476751A (en) | Manufacture of semiconductor device | |
| JPH02162739A (ja) | 半導体装置の製造方法 |