JP2605686B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2605686B2 JP2605686B2 JP61083022A JP8302286A JP2605686B2 JP 2605686 B2 JP2605686 B2 JP 2605686B2 JP 61083022 A JP61083022 A JP 61083022A JP 8302286 A JP8302286 A JP 8302286A JP 2605686 B2 JP2605686 B2 JP 2605686B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- spin
- semiconductor device
- aluminum wiring
- heating step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路特に、アルミ系（アルミ合金を含
む）の多層配線技術の平坦化技術に関する。
む）の多層配線技術の平坦化技術に関する。
アルミ配線上の層間絶縁膜の形成法として、減圧CVD
膜を用い、しかも平坦化を目的にスピンオングラスを形
成すること、かつ、スピンオングラスの溶液中に含まれ
るエタノール，水が、下層のアルミ配線を酸化しないよ
うな条件で、スピンオングラスをガラス化することを特
徴とする。
膜を用い、しかも平坦化を目的にスピンオングラスを形
成すること、かつ、スピンオングラスの溶液中に含まれ
るエタノール，水が、下層のアルミ配線を酸化しないよ
うな条件で、スピンオングラスをガラス化することを特
徴とする。
スピンオングラスを、アルミ配線上の層間絶縁膜の平
坦化膜として使うことは、試みられているその実施例を
第２図に示す。半導体基板上201に形成された。第１ア
ルミ配線層202、その上に層間絶縁膜として、CVD法によ
るPSG膜203を形成する。この場合PSG膜203の膜厚とし
て、5000乃至10000Åの場合が多い。次に、第１アルミ
配線部の凸部緩和による平坦化処理として、シリコン濃
度５％程度のエタノール希釈シラノールを主成分とする
スピンオングラスを、スピンコート形成し、希釈成分の
エタノールと一部分を蒸発させる目的で、空気中もしく
は、酸素を含む不完全な窒素雰囲気中で、100乃至350℃
以下でベーク乾燥させ、続いて拡散炉中で350℃以上500
℃未満の窒素雰囲気でガラス化を行なっていた。そして
平坦化されたスピンオングラス膜204となる。しかし、
この方法で、スピンオングラスを形成すると、次のよう
な不具合が生じる。つまり、スピンオングラスを塗布形
成する状態では、シラノール（Si（OH）４）であり、か
つ、エタノール（C2H5OH）の希釈されており、スピンコ
ート乾燥過程でOH基もしくは、水が発生する。そのた
め、従来のように空気中でのベーク並びに酸素を含む窒
素中でのアニールでは、下層に形成されたアルミ配線20
2の表面が酸化され、アルミナ膜205が成長する。よっ
て、次工程で上記アルミ配線と、コンタクトをとろうと
した時このアルミナ膜205が、バリアーとなり、充分な
オーミック接続できない場合があった。
坦化膜として使うことは、試みられているその実施例を
第２図に示す。半導体基板上201に形成された。第１ア
ルミ配線層202、その上に層間絶縁膜として、CVD法によ
るPSG膜203を形成する。この場合PSG膜203の膜厚とし
て、5000乃至10000Åの場合が多い。次に、第１アルミ
配線部の凸部緩和による平坦化処理として、シリコン濃
度５％程度のエタノール希釈シラノールを主成分とする
スピンオングラスを、スピンコート形成し、希釈成分の
エタノールと一部分を蒸発させる目的で、空気中もしく
は、酸素を含む不完全な窒素雰囲気中で、100乃至350℃
以下でベーク乾燥させ、続いて拡散炉中で350℃以上500
℃未満の窒素雰囲気でガラス化を行なっていた。そして
平坦化されたスピンオングラス膜204となる。しかし、
この方法で、スピンオングラスを形成すると、次のよう
な不具合が生じる。つまり、スピンオングラスを塗布形
成する状態では、シラノール（Si（OH）４）であり、か
つ、エタノール（C2H5OH）の希釈されており、スピンコ
ート乾燥過程でOH基もしくは、水が発生する。そのた
め、従来のように空気中でのベーク並びに酸素を含む窒
素中でのアニールでは、下層に形成されたアルミ配線20
2の表面が酸化され、アルミナ膜205が成長する。よっ
て、次工程で上記アルミ配線と、コンタクトをとろうと
した時このアルミナ膜205が、バリアーとなり、充分な
オーミック接続できない場合があった。
そこで、本発明ではスピンオングラスの秀れた平坦化
効果を生かし、上層に形成されるアルミ配線とも良好な
オーミック接続を達成する方法である。
効果を生かし、上層に形成されるアルミ配線とも良好な
オーミック接続を達成する方法である。
アルミ配線を有する半導体基板上に、CVD法により酸
化膜を形成する工程、前記酸化膜上にスピンコートによ
ってシリカ塗布膜を形成する工程、実質的に酸素を含ま
ない不活性ガス雰囲気中で前記シリカ塗布膜を熱処理す
る第１加熱工程、水素を含む不活性ガス還元雰囲気中で
前記シリカ塗布膜を熱処理する第２加熱工程を有するこ
とを特徴とする。
化膜を形成する工程、前記酸化膜上にスピンコートによ
ってシリカ塗布膜を形成する工程、実質的に酸素を含ま
ない不活性ガス雰囲気中で前記シリカ塗布膜を熱処理す
る第１加熱工程、水素を含む不活性ガス還元雰囲気中で
前記シリカ塗布膜を熱処理する第２加熱工程を有するこ
とを特徴とする。
第１図は本発明の実施例を示す。従来例と同様に、半
導体基板上101に形成された第１アルミ配線層102（本実
施例では、アルミ配線として１％のシリコンを含むアル
ミシリコン合金を使用）に減圧CVD法により、形成した
シリケートガラスを、6000Å形成後、シリコン濃度５％
のシラノール・エタノール希釈スピンコートグラスを、
スピンコート形成した。次に、完全に窒素ガス置換され
たベーク炉中で、100℃で30分乾燥し、エタノール分を
完全除去後、さらに、同じく完全窒素雰囲気中で、300
℃１時間のベークを行ない、さらに水素を含む窒素雰囲
気中の拡散炉の中で、450℃30分アニーリングを行な
い、スピンオングラス膜104をガラス化処理行なった。
次に、ドライエッチングにより、第１アルミ上にコンタ
クトホール105を形成し、スパッタリング装置で第１ア
ルミ配線102上にできた自然酸化膜をスパッタエッチン
グ除去後、第２アルミ配線を形成した。
導体基板上101に形成された第１アルミ配線層102（本実
施例では、アルミ配線として１％のシリコンを含むアル
ミシリコン合金を使用）に減圧CVD法により、形成した
シリケートガラスを、6000Å形成後、シリコン濃度５％
のシラノール・エタノール希釈スピンコートグラスを、
スピンコート形成した。次に、完全に窒素ガス置換され
たベーク炉中で、100℃で30分乾燥し、エタノール分を
完全除去後、さらに、同じく完全窒素雰囲気中で、300
℃１時間のベークを行ない、さらに水素を含む窒素雰囲
気中の拡散炉の中で、450℃30分アニーリングを行な
い、スピンオングラス膜104をガラス化処理行なった。
次に、ドライエッチングにより、第１アルミ上にコンタ
クトホール105を形成し、スパッタリング装置で第１ア
ルミ配線102上にできた自然酸化膜をスパッタエッチン
グ除去後、第２アルミ配線を形成した。
次に、本発明の効果を第３図のグラフをもって説明す
る。横軸にアニール温度を示し、アニールとしては350
℃〜500℃の範囲で行なった。（Ａ）は本発明の第１ア
ルミ・第２アルミ配線間の２ミクロン角のコンタクトホ
ール１ケ当りの抵抗値を示している。この温度範囲で全
く変らず、20mΩである。これに対し、（Ｂ）はベーク
を従来通り、空気中で行ないアニールのみ本実施例のよ
うに、水素還元雰囲気で行なった場合、又、（Ｃ）は従
来の方法でベーク，アニールとも行なった例である。図
から明らかのようにベーク及びアニール雰囲気によっ
て、アルミとアルミ間のコンタクト抵抗が高くなり、し
かも場合によっては、接続がとれない。これは、従来例
で述べたように、シラノール及びエタノールから発生す
る−OH基もしくは、水が第１アルミ配線の表面を強く酸
化させるためと考えられる。これを防ぐため、本発明が
非常に効果的であることは、第３図より明らかである。
以上述べたように、本発明により、Alを酸化させること
なく、脆弱なSOG−SiO2膜をCVD−SiO2膜に近づけること
ができ、SOG膜をその後エッチバックする場合に、より
均一な平坦化が実現できるという優れた効果を奏するこ
とができる。
る。横軸にアニール温度を示し、アニールとしては350
℃〜500℃の範囲で行なった。（Ａ）は本発明の第１ア
ルミ・第２アルミ配線間の２ミクロン角のコンタクトホ
ール１ケ当りの抵抗値を示している。この温度範囲で全
く変らず、20mΩである。これに対し、（Ｂ）はベーク
を従来通り、空気中で行ないアニールのみ本実施例のよ
うに、水素還元雰囲気で行なった場合、又、（Ｃ）は従
来の方法でベーク，アニールとも行なった例である。図
から明らかのようにベーク及びアニール雰囲気によっ
て、アルミとアルミ間のコンタクト抵抗が高くなり、し
かも場合によっては、接続がとれない。これは、従来例
で述べたように、シラノール及びエタノールから発生す
る−OH基もしくは、水が第１アルミ配線の表面を強く酸
化させるためと考えられる。これを防ぐため、本発明が
非常に効果的であることは、第３図より明らかである。
以上述べたように、本発明により、Alを酸化させること
なく、脆弱なSOG−SiO2膜をCVD−SiO2膜に近づけること
ができ、SOG膜をその後エッチバックする場合に、より
均一な平坦化が実現できるという優れた効果を奏するこ
とができる。
第１図（ａ），（ｂ）は、本発明の実施例による半導体
装置の製造工程断面図。 第２図（ａ），（ｂ），（ｃ）は、従来例による半導体
装置の製造工程断面図であり、205はアルミナ膜であ
る。 第３図は、本発明と従来例のコンタクト抵抗を示したグ
ラフである。
装置の製造工程断面図。 第２図（ａ），（ｂ），（ｃ）は、従来例による半導体
装置の製造工程断面図であり、205はアルミナ膜であ
る。 第３図は、本発明と従来例のコンタクト抵抗を示したグ
ラフである。
フロントページの続き (56)参考文献 特開 昭59−9937（ＪＰ，Ａ) 特開 昭54−871（ＪＰ，Ａ) 特開 昭61−35525（ＪＰ，Ａ) 特開 昭54−98572（ＪＰ，Ａ) 特開 昭60−113444（ＪＰ，Ａ) 特開 昭61−164242（ＪＰ，Ａ) 特開 昭62−154643（ＪＰ，Ａ) 特開 昭58−48938（ＪＰ，Ａ) 特開 昭62−239547（ＪＰ，Ａ) 特開 昭61−284940（ＪＰ，Ａ)
Claims (3)
- 【請求項１】アルミ配線を有する半導体基板上に、CVD
法により酸化膜を形成する工程、前記酸化膜上にスピン
コートによってシリカ塗布膜を形成する工程、実質的に
酸素を含まない不活性ガス雰囲気中で前記シリカ塗布膜
を熱処理する第１加熱工程、水素を含む不活性ガス還元
雰囲気中で前記シリカ塗布膜を熱処理する第２加熱工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１加熱工程は、100〜350℃で行うこ
とを特徴とする特許請求範囲第１項記載の半導体装置の
製造方法。 - 【請求項３】前記第２加熱工程は、350〜500℃で行うこ
とを特徴とする特許請求範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083022A JP2605686B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083022A JP2605686B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239548A JPS62239548A (ja) | 1987-10-20 |
| JP2605686B2 true JP2605686B2 (ja) | 1997-04-30 |
Family
ID=13790611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083022A Expired - Lifetime JP2605686B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605686B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181927A (ja) * | 1989-01-09 | 1990-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2556138B2 (ja) * | 1989-06-30 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54871A (en) * | 1977-06-03 | 1979-01-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5857903B2 (ja) * | 1978-01-20 | 1983-12-22 | 松下電子工業株式会社 | トランジスタの表面安定化処理方法 |
| JPS599937A (ja) * | 1982-07-07 | 1984-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS60113444A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | 多層配線構造 |
| JPS6135525A (ja) * | 1984-07-27 | 1986-02-20 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1986
- 1986-04-10 JP JP61083022A patent/JP2605686B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62239548A (ja) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745605A (ja) | シリコン酸化膜の形成方法 | |
| JPH0669354A (ja) | 半導体装置の製造方法 | |
| JPS63274158A (ja) | ガラス層のプレーナ化方法 | |
| JPH0936116A (ja) | 多層配線形成法 | |
| JPS61214555A (ja) | 半導体装置 | |
| JP3082688B2 (ja) | 配線形成法 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| JP2605686B2 (ja) | 半導体装置の製造方法 | |
| JPH03161926A (ja) | 半導体装置の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH01304725A (ja) | ボーダのないコンタクトの窓を形成する方法 | |
| US5763322A (en) | Method of annealing film stacks and device having stack produced by same | |
| JP2512900B2 (ja) | 半導体装置の製造方法 | |
| JPH0465824A (ja) | 半導体装置の製造方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPH0817926A (ja) | 半導体装置の製造方法 | |
| JP2001189310A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH09283515A (ja) | 酸化シリコン膜形成法 | |
| JPS58115862A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPH01124238A (ja) | 半導体集積回路用配線およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |