JPS6356916A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6356916A JPS6356916A JP19995886A JP19995886A JPS6356916A JP S6356916 A JPS6356916 A JP S6356916A JP 19995886 A JP19995886 A JP 19995886A JP 19995886 A JP19995886 A JP 19995886A JP S6356916 A JPS6356916 A JP S6356916A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- passivation film
- source
- film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 229910052736 halogen Inorganic materials 0.000 claims abstract 2
- 150000002367 halogens Chemical class 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 4
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 13
- -1 BF2 ions Chemical class 0.000 abstract description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 abstract description 7
- 239000011737 fluorine Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000010309 melting process Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008451 emotion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、半導体装置の製造方法に関する。
（従来の技術）
ＭＯ５ＦＥＴ素子において、素子の微到化のだめにソー
ス・ドレイン拡散領域の接合深さの浅薄化が行なわれる
。そのため、Ｐ ｃＬ＋ｎｎｅＬ型のｂＡＯ５Ｆ″ＥＴ
の場合には、ソース・ドレイン拡散領域の不純物の注入
をＢＦ、のイオン注入により行なう。そして、そのＢＦ
、のイオン注入の１−−ズ量は素子の微細化を進める上
で益々多くする必要がある。
ス・ドレイン拡散領域の接合深さの浅薄化が行なわれる
。そのため、Ｐ ｃＬ＋ｎｎｅＬ型のｂＡＯ５Ｆ″ＥＴ
の場合には、ソース・ドレイン拡散領域の不純物の注入
をＢＦ、のイオン注入により行なう。そして、そのＢＦ
、のイオン注入の１−−ズ量は素子の微細化を進める上
で益々多くする必要がある。
一般に、Ｍ ＯＳ Ｆ Ｅ Ｔ素子の形成には以下の工
′８を経る。
′８を経る。
■素子分離領域■形成（第２図（ａ））■ゲート酸化膜
（３）形成（第２図（ｂ））↓ ■ゲート電極（１）形成（第２図（Ｃ））↓ ■ソース・ドレイン拡散領域■不純物イオン■注入（第
２図（ｄ）） ↓ ↓ （Ｗメルト（第２図（ｆ）） この中で（Φの高温熱イ匹理はソース・ドレイン拡散領
域０に注入された不純物の活性化とバッジベージコン膜
のデンシフアイのために行われる。このときにソース・
ドレイン拡散領域０の不純物の注入をＢＦ２により行な
う場合、そのドーズ量が高くなってｌ Ｘ １０１′（
ｃｌｎ−２）以上になると■のメルトを行なったときに
ソース・ドレイン領域０上のパッシベーション膜（８）
の下の気泡■）の発生カ起こる。これは注入さ汎たＢＦ
２イオン０のうちの弗素がＳｉあるいはその酸化膜中か
ら外方拡散して生じたものである。フィールド■Ｌの様
な酸化膜の厚いところでは、弗メ・３の濃度が酸化膜中
の固溶限界以下なのでこの様な気泡発生は見られないが
。
（３）形成（第２図（ｂ））↓ ■ゲート電極（１）形成（第２図（Ｃ））↓ ■ソース・ドレイン拡散領域■不純物イオン■注入（第
２図（ｄ）） ↓ ↓ （Ｗメルト（第２図（ｆ）） この中で（Φの高温熱イ匹理はソース・ドレイン拡散領
域０に注入された不純物の活性化とバッジベージコン膜
のデンシフアイのために行われる。このときにソース・
ドレイン拡散領域０の不純物の注入をＢＦ２により行な
う場合、そのドーズ量が高くなってｌ Ｘ １０１′（
ｃｌｎ−２）以上になると■のメルトを行なったときに
ソース・ドレイン領域０上のパッシベーション膜（８）
の下の気泡■）の発生カ起こる。これは注入さ汎たＢＦ
２イオン０のうちの弗素がＳｉあるいはその酸化膜中か
ら外方拡散して生じたものである。フィールド■Ｌの様
な酸化膜の厚いところでは、弗メ・３の濃度が酸化膜中
の固溶限界以下なのでこの様な気泡発生は見られないが
。
ソース・ドレインとのように酸化膜の薄いところあるい
は酸化膜の無いところＣは、弗素の濃度が酸化膜中の固
溶限界以上になり余った弗素が外方拡散して気泡０を発
生してしまう。
は酸化膜の無いところＣは、弗素の濃度が酸化膜中の固
溶限界以上になり余った弗素が外方拡散して気泡０を発
生してしまう。
（発明が解決しようとする問題点）
ｍｌｔノ
この発明は、上記のパッシベーション膜（８）＼ｄ積後
のメルト工程における気泡（９）発生を防止する方法を
提供するものである。
のメルト工程における気泡（９）発生を防止する方法を
提供するものである。
（問題点を解決するための手段）
ＢＦ、イオン■の注入後パッシベーション膜（８）を皆
積する前に、なんらかの熱処理を行う。そうパッシベー
ション膜（８）の下に気泡■）が発生することを抑制す
る。
積する前に、なんらかの熱処理を行う。そうパッシベー
ション膜（８）の下に気泡■）が発生することを抑制す
る。
（作 用）
ＢＦ２イオン０の注入後に、Ｓｉ中あるいはその上のＳ
ｉ５化膜中に残留する弗素を、イオン注入後に熱処理を
加えて外方拡散させる。その後に、工壊／ パッシベーション膜（８）をゝ゛推七てやれば、すでに
弗素は外方拡散しているので、さらにその後に熱処理を
行ってもパッシベーション膜（８）の下に気泡が発生す
ることはない。
ｉ５化膜中に残留する弗素を、イオン注入後に熱処理を
加えて外方拡散させる。その後に、工壊／ パッシベーション膜（８）をゝ゛推七てやれば、すでに
弗素は外方拡散しているので、さらにその後に熱処理を
行ってもパッシベーション膜（８）の下に気泡が発生す
ることはない。
（実施例）
以下に本発明の一実施例について図を参照しながら説明
する。
する。
本発明の方法による１）ｃｈａｎｎｅｌ型のＭ ＯＳ
ｌ？ Ｅ′ｒ Ｈ子の形成の工程フローは次のようにな
る。
ｌ？ Ｅ′ｒ Ｈ子の形成の工程フローは次のようにな
る。
■素子分離領域の形成（第１図（１１））↓
■ゲート酸化膜（（ト）形成（第１図（ｂ））↓
■ゲート電極（１）形成（第１図（Ｃ））↓
■ソース・ドレイン拡散領域（へ）不純物イオン■注入
（第１図（ｄ）） ↓ （’４（アニール（第１図（Ｃ）） ↓ 、ダＪ、・ 、Φパッシベーション膜（９沖積（第１１ａ（ｆ））■
メルト（第１図（ｇ）） このＭＯＳＦＥＴ素子形成工程のうち、（■の７ニール
エ程が本発明により追加された工程である。
（第１図（ｄ）） ↓ （’４（アニール（第１図（Ｃ）） ↓ 、ダＪ、・ 、Φパッシベーション膜（９沖積（第１１ａ（ｆ））■
メルト（第１図（ｇ）） このＭＯＳＦＥＴ素子形成工程のうち、（■の７ニール
エ程が本発明により追加された工程である。
−ＢＦ、イオン０から発生する弗素の多くは、Ｓｉある
いはその酸化膜の極表面付近に集中して存在しているの
で、このアール工程はあまり長時間行う必要はない。例
えば、シロゲンランプ等によるラピッドアニールで数秒
間行えば十分である。
いはその酸化膜の極表面付近に集中して存在しているの
で、このアール工程はあまり長時間行う必要はない。例
えば、シロゲンランプ等によるラピッドアニールで数秒
間行えば十分である。
電気炉で行う場合でも、９００℃以下の温度で、６０分
以下の時間で行えば十分である。電気炉の場合雰囲気は
、酸素雰囲気中、窒素雰囲気中のどちらでも良い。
以下の時間で行えば十分である。電気炉の場合雰囲気は
、酸素雰囲気中、窒素雰囲気中のどちらでも良い。
またこの技術は、０ＭＯ５のＬＳＩにおいてＮｃｈａｎ
ｎｅｌをＬ Ｄ Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造にするとき、ＰＭＯ５側のソース・ド
レイン領域を、ＢＦ２イオンの注入により行ない、ＬＤ
Ｄｉ造のためのイオン注入マスクをＣＶ Ｄ （Ｃ＋＋
ｅｍｉｃａｌＶａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で行
なう場合にも適用できる。
ｎｅｌをＬ Ｄ Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造にするとき、ＰＭＯ５側のソース・ド
レイン領域を、ＢＦ２イオンの注入により行ない、ＬＤ
Ｄｉ造のためのイオン注入マスクをＣＶ Ｄ （Ｃ＋＋
ｅｍｉｃａｌＶａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で行
なう場合にも適用できる。
本発明の方法により、Ｐ ｃｈａｎｎｅｌ型のＭＯＳＦ
ＥＴＪ子において、そのソース・ドレイン拡散領域の不
純物注入をＢＦ２イオン■により行う場合、旧Ｌ７ パッシベーション膜（８）を゛推Ｉ′積した後のメルト
工程において、パッシベーション膜０の下に気泡０）が
発生することを抑制できる。
ＥＴＪ子において、そのソース・ドレイン拡散領域の不
純物注入をＢＦ２イオン■により行う場合、旧Ｌ７ パッシベーション膜（８）を゛推Ｉ′積した後のメルト
工程において、パッシベーション膜０の下に気泡０）が
発生することを抑制できる。
第１図は本発明の方法により半導体素子の８０７Ｌ１を
行う場合の工程フローの一実施例を示す図、第２図は従
来の方法により半導体素子の製造を行う場合の工程フロ
ーを示す図である。 ■・・・半導体基板 ■・・・素子分離領域 ■・・・ゲート酸化膜 ０）・・・ゲート電極 ■・・・ＢＦ２イオン ０・・・ソース・ドレイン拡散層領域 ■・・熱 源 （８）・・・パッシベーション１１ （９）・・・気 泡 １ｌｌ−１ｈ ζ 区 ζＩ Ｑ ν
派 ＾ ＾ ＾ ＾情
く Ｑ ℃Ｑ
′ ９ り図
行う場合の工程フローの一実施例を示す図、第２図は従
来の方法により半導体素子の製造を行う場合の工程フロ
ーを示す図である。 ■・・・半導体基板 ■・・・素子分離領域 ■・・・ゲート酸化膜 ０）・・・ゲート電極 ■・・・ＢＦ２イオン ０・・・ソース・ドレイン拡散層領域 ■・・熱 源 （８）・・・パッシベーション１１ （９）・・・気 泡 １ｌｌ−１ｈ ζ 区 ζＩ Ｑ ν
派 ＾ ＾ ＾ ＾情
く Ｑ ℃Ｑ
′ ９ り図
Claims (4)
- （１）Ｐチャネル型のＭＯＳＦＥＴ素子において、その
ソース・ドレイン拡散領域の不純物注入をＢＦ＿２のイ
オン注入により行う場合、イオン注入後膜堆積前に高温
熱処理を行うことを特徴とする、半導体装置の製造方法
。 - （２）イオン注入後膜堆積前にハロゲンランプ等による
ラピッドアニールを行うことを特徴とする、特許請求の
範囲第１項記載の半導体装置の製造方法。 - （３）イオン注入後膜堆積前に電気炉等によるアニール
を行うことを特徴とする、特許請求の範囲第１項記載の
半導体装置の製造方法。 - （４）イオン注入後膜堆積前に電気炉等による酸化を行
うことを特徴とする、特許請求の範囲１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19995886A JPS6356916A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19995886A JPS6356916A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356916A true JPS6356916A (ja) | 1988-03-11 |
Family
ID=16416430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19995886A Pending JPS6356916A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356916A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| CN106298476A (zh) * | 2015-06-01 | 2017-01-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
-
1986
- 1986-08-28 JP JP19995886A patent/JPS6356916A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6995432B2 (en) | 1993-01-18 | 2006-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions |
| US7408233B2 (en) | 1993-01-18 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region |
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
| CN106298476A (zh) * | 2015-06-01 | 2017-01-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN106298476B (zh) * | 2015-06-01 | 2019-07-12 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE39034T1 (de) | Herstellung von gestapelten mos-bauelementen. | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| JPH04118936A (ja) | 半導体装置の製造方法 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH0272634A (ja) | 半導体装置 | |
| JPH0346238A (ja) | 半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP4541582B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH08186082A (ja) | 半導体装置の製造方法 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPH03265172A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| KR100604045B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| JPS62281463A (ja) | 集積回路装置の製法 | |
| JP2005045026A (ja) | 半導体装置の製造方法 | |
| JPH1074937A (ja) | 半導体装置の製造方法 | |
| KR20000003660A (ko) | 경사형 게이트 산화막을 가지는 트랜지스터의 구조 및제조방법 | |
| JPH05226595A (ja) | 相補型ｍｉｓトランジスタ装置 | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 |