JP4541582B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4541582B2 JP4541582B2 JP2001093840A JP2001093840A JP4541582B2 JP 4541582 B2 JP4541582 B2 JP 4541582B2 JP 2001093840 A JP2001093840 A JP 2001093840A JP 2001093840 A JP2001093840 A JP 2001093840A JP 4541582 B2 JP4541582 B2 JP 4541582B2
- Authority
- JP
- Japan
- Prior art keywords
- ddd
- forming
- impurity layer
- manufacturing
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に係わり、特にMOSトランジスタのしきい値を制御し、かつDDD(Double−Diffused−Drain)型NチャンネルMOSトランジスタを製造する方法に関する。
【0002】
【従来の技術】
従来、半導体基板上に高耐圧トランジスタ、特にDDD型NチャンネルMOSトランジスタを製造する際、トランジスタのしきい値を制御する為に以下の工程を用いてきた。
【0003】
まず図2(a)に示すように、シリコン半導体基板10上に素子分離膜11と、ゲート絶縁膜12を公知の技術により形成する。
【0004】
この時、NMOSトランジスタを形成する為、前記シリコン半導体基板10にP型を用いるか、所望の不純物濃度に調整されたP型ウェル領域を形成しておいても良い。
【0005】
次に図2(b)に示すように、チャネル領域の不純物濃度を制御し、MOSトランジスタのしきい値を所望のものにする為に、公知の技術、例えばイオン注入法によりゲート絶縁膜下に不純物を注入し、不純物層を得る。
【0006】
ここで、同一シリコン半導体基板上にしきい値の異なるトランジスタを形成したければ、レジストのパターニングにより、マスク処理を行い所望のチャネル領域にのみ所望の不純物を所望の濃度だけ注入することになる。
【0007】
次に図2(c)に示すように、ゲート電極膜13を公知の技術により、膜形成からパターニングしエッチング除去により形成したのち、トランジスタのDDD不純物層14をイオン注入法等により形成する。
【0008】
引き続き図2(d)に示すように高耐圧として機能させる為、熱拡散工程により前記DDD不純物層14を拡散させる。
【0009】
次に図2(e)に示すように公知の技術によりトランジスタのソース/ドレイン15、層間絶縁膜16、コンタクトホール17、およびメタル配線18を形成してDDD型NチャンネルMOSトランジスタを製造していた。
【0010】
【発明が解決しようとする課題】
従来の製造方法ではMOSトランジスタのしきい値を制御する工程と、DDD構造を得る為の工程とが独立しており、各種のしきい値を有するトランジスタを製造するには工程数が多くなるという問題があった。
【0011】
本発明は製造方法を改善して、上記の問題点を取り除くことを課題とする。
【0012】
【課題を解決するための手段】
本発明の製造方法では、NROMトランジスタのDDD部をゲート電極膜形成前に形成し熱拡散させる事により、同時にチャネル領域へN型不純物を拡散させ、MOSトランジスタのしきい値制御と、DDD部形成を一つの工程で兼ねられる作用を持つ。
【0013】
【発明の実施の形態】
本発明の実施例を以下に説明する。
【0014】
まず図1(a)に示すように、シリコン半導体基板1上に素子分離膜2とを公知の技術により形成し、ゲート絶縁膜3を例えばシリコン半導体基板の熱酸化等により得られるシリコン酸化膜で、100〜450Åの膜厚で形成する。
【0015】
この時、NチャンネルMOSトランジスタを形成する為、前記シリコン半導体基板1にP型を用いるか、所望の不純物濃度に調整されたP型ウェル領域を形成しておいても良い。
【0016】
次に図1(b)に示すように、例えばレジストをパターニングしマスクとしたのち、所望の領域にN型不純物、例えばリンを1E13〜1E15/cm2イオン注入法などで注入しDDD不純物層4を形成する。
【0017】
次に図1(c)に示すように、例えば950℃〜1200℃の窒素、もしくは酸素雰囲気下で30〜240分の熱拡散工程を行い、高耐圧ソース/ドレインとなるよう前記DDD不純物層4を拡散させる。
【0018】
この前記熱拡散工程により、DDD不純物層として注入されたリンがアウトディフージョンし、トランジスタのチャネル領域にも拡散する。
【0019】
これはチャネル領域のゲート絶縁膜下に、例えばイオン注入法によりリンを注入してしきい値制御をした場合と同様の結果を生ずることになる。NチャンネルMOSトランジスタに対しては低しきい値側、あるいはデプレッション型になる。また本発明は熱拡散によるアウトディフュージョンを利用するので、DDD不純物層の形成にはリンを用いることが望ましい。
【0020】
しきい値の変動量はアウトデフュージョンによりチャネル領域に入るリンの濃度により決まるので、所望のしきい値を得るには前記熱拡散の処理温度や処理時間、あるいはDDD不純物層として注入するリン濃度、ゲート絶縁膜厚を変化させる事で可能となる。
【0021】
また前記ゲート絶縁膜が無くとも同様の効果が得られ、その場合は素子分離膜形成後、少なくともチャネル領域の絶縁膜を除去し、DDD不純物層を形成、拡散させた後、所望のゲート絶縁膜を形成しても良い。
【0022】
ここでPチャンネルMOSトランジスタがあった場合も同様に、チャネル領域のゲート絶縁膜下に、例えばイオン注入法によりリンを注入してしきい値制御をした場合と同様の結果を生ずることになり、しきい値は初期値より高しきい値側へ変わる。よって本工程をCMOSトランジスタの製造方法に適用すれば、N、Pチャンネルトランジスタ双方に一度に前述の効果をおよぼすことが出来るのは言うまでもない。
【0023】
更にここで、しきい値の異なるトランジスタを形成したければ、レジストのパターニングによりマスク処理を行い、所望のチャネル領域にのみ所望の不純物を所望の濃度だけ注入することになる。
【0024】
次に図1(d)に示すように、ゲート電極膜5を例えば多結晶シリコンにより1000〜4000Å形成したのちパターニングしエッチング除去により形成する。
【0025】
ここで、前記ゲート電極膜を形成する前に前記ゲート絶縁膜を除去し、再度より厚い所望のゲート絶縁膜を、例えば450〜1200Å形成しても良い。
【0026】
引き続き図1(e)に示すように、公知の技術によりトランジスタのソース/ドレイン6、層間絶縁膜7、コンタクトホール8、およびメタル配線9を形成してNチャンネルMOSトランジスタを製造する。
【0027】
【発明の効果】
本発明は以上説明したように、しきい値の制御にNチャンネルDDD不純物拡散工程を用いる為、以下に記載する効果を持つ。
【0028】
1.NチャンネルMOSトランジスタにつては低しきい値、あるいはデプレッション型にする為の工程を別途必要とせず、製造工程の削減が図れる。
【0029】
2.CMOSトランジスタの製造に適用した場合は、前記1.に加え、PチャンネルMOSトランジスタを高しきい値にする工程を別途必要とせず、製造工程の削減が図れる。
【図面の簡単な説明】
【図1】本発明の実施例の説明図である。
【図2】従来の技術の説明図である。
【符号の説明】
1、10 シリコン半導体基板
2、11 素子分離膜
3、12 ゲート絶縁膜
4、14 DDD不純物層
5、13 ゲート電極膜
6、15 ソース、ドレイン
7、16 層間絶縁膜
8、17 コンタクトホール
9、18 メタル配線膜
Claims (5)
- シリコン半導体基板上にDDD(Double−Diffused−Drain)型のNチャネルMOSトランジスタを形成する工程において、
素子分離膜を形成した後に前記NチャネルMOSトランジスタのチャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成する工程の後、前記NチャネルMOSトランジスタのDDD不純物層を形成する領域に不純物を導入して前記DDD不純物層を形成する工程と、
熱処理を行うことにより、前記DDD不純物層を熱拡散させるとともに、前記DDD不純物層に導入した前記不純物をアウトディフュージョンさせ、且つ、該アウトディフュージョンした前記不純物を前記チャネル領域に拡散させることにより、前記NチャネルMOSトランジスタのしきい値を制御する工程と、
前記熱処理を行う工程より後にゲート電極膜を形成し、パターニングしエッチング除去してゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記DDD不純物層がリンにより形成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記DDD不純物層の形成にイオン注入法が用いられ、前記リンのイオン注入量が1E13〜1E15/cm2である事を特徴とする請求項2記載の半導体装置の製造方法。
- 前記熱処理を行う工程の処理温度が950℃〜1200℃である事を特徴とする請求項2記載の半導体装置の製造方法。
- 前記チャネル領域に形成される絶縁膜の膜厚が100〜450Åである事を特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001093840A JP4541582B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001093840A JP4541582B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002289847A JP2002289847A (ja) | 2002-10-04 |
JP4541582B2 true JP4541582B2 (ja) | 2010-09-08 |
Family
ID=18948124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001093840A Expired - Fee Related JP4541582B2 (ja) | 2001-03-28 | 2001-03-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4541582B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS501679A (ja) * | 1973-05-07 | 1975-01-09 | ||
JPS5121482A (en) * | 1974-08-14 | 1976-02-20 | Matsushita Electric Ind Co Ltd | Handotaisochino seizoho |
JPS5168776A (en) * | 1974-12-06 | 1976-06-14 | Ibm | Doreinryoikigako oyobi teifujunbutsunodobukaranaru denkaikokatoranjisuta |
JPH04212455A (ja) * | 1990-04-11 | 1992-08-04 | Ricoh Co Ltd | 半導体メモリ装置 |
JPH0677474A (ja) * | 1992-05-22 | 1994-03-18 | Matsushita Electron Corp | 半導体装置の製造方法および製造装置 |
JPH0766400A (ja) * | 1993-08-27 | 1995-03-10 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
JPH10335641A (ja) * | 1997-05-30 | 1998-12-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000068499A (ja) * | 1998-08-17 | 2000-03-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2000340676A (ja) * | 1999-05-31 | 2000-12-08 | Mitsumi Electric Co Ltd | Cmosデバイス及びcmosデバイスの製造方法 |
-
2001
- 2001-03-28 JP JP2001093840A patent/JP4541582B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS501679A (ja) * | 1973-05-07 | 1975-01-09 | ||
JPS5121482A (en) * | 1974-08-14 | 1976-02-20 | Matsushita Electric Ind Co Ltd | Handotaisochino seizoho |
JPS5168776A (en) * | 1974-12-06 | 1976-06-14 | Ibm | Doreinryoikigako oyobi teifujunbutsunodobukaranaru denkaikokatoranjisuta |
JPH04212455A (ja) * | 1990-04-11 | 1992-08-04 | Ricoh Co Ltd | 半導体メモリ装置 |
JPH0677474A (ja) * | 1992-05-22 | 1994-03-18 | Matsushita Electron Corp | 半導体装置の製造方法および製造装置 |
JPH0766400A (ja) * | 1993-08-27 | 1995-03-10 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
JPH10335641A (ja) * | 1997-05-30 | 1998-12-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000068499A (ja) * | 1998-08-17 | 2000-03-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2000340676A (ja) * | 1999-05-31 | 2000-12-08 | Mitsumi Electric Co Ltd | Cmosデバイス及びcmosデバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002289847A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
JPH0974072A (ja) | 半導体装置の製造方法 | |
JP2004356431A (ja) | 半導体装置及びその製造方法 | |
US6025219A (en) | Method of manufacturing a semiconductor device having MOS transistor and bipolar transistor in mixture on the same substrate | |
JPH06275788A (ja) | デュアルゲートcmos型半導体装置の製造方法 | |
JP3293567B2 (ja) | 半導体装置の製造方法 | |
JP2001291679A (ja) | 半導体装置の製造方法 | |
JP3356629B2 (ja) | 横型mosトランジスタの製造方法 | |
JP4541582B2 (ja) | 半導体装置の製造方法 | |
JP2796047B2 (ja) | Cmosトランジスタの製造方法 | |
JP2002110973A (ja) | 半導体装置の製造方法 | |
JPH05226593A (ja) | 半導体装置の製造方法 | |
JPH09306862A (ja) | 半導体装置の製造方法 | |
JPH05206454A (ja) | Mis型半導体装置の製造方法 | |
JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
JPH08186082A (ja) | 半導体装置の製造方法 | |
JP2845934B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH06163576A (ja) | 半導体装置の製造方法 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JPS60180158A (ja) | 半導体装置の製造方法 | |
JPH01220438A (ja) | 半導体装置の製造方法 | |
JP2748854B2 (ja) | 半導体装置の製造方法 | |
JPH1131814A (ja) | 半導体装置の製造方法 | |
JPH0377377A (ja) | 半導体装置の製造方法 | |
JP2005045026A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20010406 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4541582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |