KR960026925A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR960026925A KR960026925A KR1019940036288A KR19940036288A KR960026925A KR 960026925 A KR960026925 A KR 960026925A KR 1019940036288 A KR1019940036288 A KR 1019940036288A KR 19940036288 A KR19940036288 A KR 19940036288A KR 960026925 A KR960026925 A KR 960026925A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- heat treatment
- tube
- tungsten silicide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 8
- 238000010438 heat treatment Methods 0.000 claims abstract 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract 5
- 229910052731 fluorine Inorganic materials 0.000 claims abstract 3
- 239000011737 fluorine Substances 0.000 claims abstract 3
- 230000008021 deposition Effects 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 폴리사이드 구조의 게이트전극을 형성함에 있어, 텅스텐실리사이드 증착시 개입된 불소(F)에 의한 게이트산화막의 특성열화를 방지하기 위하여 텅스텐실리사이드를 증착한 후 환원성 분위기가스 상태에서 열처리하므로써 후속 열처리 공정시 게이트산화막으로의 불소의 확산이 최소화되어 게이트산화막의 특성이 향상되고따라서 소자의 전기적 특성이 향상될 수 있는 반도체소자의 트랜지스터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 및 제2B도는 본 발명에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기 위한 소자의 단면도.
Claims (4)
- 반도체소자의 트랜지스터 제조방법에 있어서, 필드산화막이 형성된 실리콘기판상에 게이트산화막을 형성한 후 그 상부에 폴리실리콘층을 형성하고 불순물이온을 주입시키는 단계와, 상기 단계로부터 텅스텐실리사이드를 증착한 후 사진 및 식각공정을 통해 게이트전극을 패터닝하는 단계와, 상기 단계로부터 상기 텅스텐실리사이드 증착시 함유된 불소를 제거하기 위해 환원성 분위기가스 상태에서 열처리공정을 실시하는 단계와, 상기 단계로부터 상기 게이트전극 양측벽에 산화막스페이서를 형성시키고 불순물이온주입공정을 실시하여 상기 게이트전극양측의 실리콘기판 상부에 소오스 및 드레인영역을 형성시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 열처리공정은 상기 텅스텐실리사이드가 증착된 실리콘기판을 반응로의 튜브내부로 로딩하는 단계와, 상기 단계로부터 상기 튜브내의 온도를 상승시키고 환원성 분위기가스를 공급한 후 열처리하는 단계와, 상기 단계로부터 상기 튜브내의 온도를 하강시키고 상기 실리콘기판을 반응로외부로 언로딩시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제2항에 있어서, 상기 열처리시 상기 튜브내의 온도는 600 내지 900℃이며, 저압 또는 대기압상태인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1 또는 제2항에 있어서, 상기 환원성 분위기가스는 NH3또는 H3가스인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036288A KR0171936B1 (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036288A KR0171936B1 (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026925A true KR960026925A (ko) | 1996-07-22 |
| KR0171936B1 KR0171936B1 (ko) | 1999-02-01 |
Family
ID=19403138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940036288A KR0171936B1 (ko) | 1994-12-23 | 1994-12-23 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171936B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000024908A (ko) * | 1998-10-02 | 2000-05-06 | 김영환 | 반도체 장치의 게이트 전극 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825011B1 (ko) * | 2002-06-15 | 2008-04-24 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
-
1994
- 1994-12-23 KR KR1019940036288A patent/KR0171936B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000024908A (ko) * | 1998-10-02 | 2000-05-06 | 김영환 | 반도체 장치의 게이트 전극 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0171936B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012298B1 (ko) | 반도체장치의 제조방법 | |
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US6596576B2 (en) | Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4 | |
| US5476802A (en) | Method for forming an insulated gate field effect transistor | |
| KR100678473B1 (ko) | 다중 게이트 절연막을 갖는 반도체 소자의 제조방법 | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| KR940002394B1 (ko) | 반도체장치의 제조방법 | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| US6143618A (en) | Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100564424B1 (ko) | 반도체장치의 게이트절연막 형성방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20050060268A (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| JP3068277B2 (ja) | 半導体膜の形成方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| KR960026435A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100313088B1 (ko) | 트랜지스터의게이트형성방법 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |