JPS6149428A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6149428A JPS6149428A JP59171886A JP17188684A JPS6149428A JP S6149428 A JPS6149428 A JP S6149428A JP 59171886 A JP59171886 A JP 59171886A JP 17188684 A JP17188684 A JP 17188684A JP S6149428 A JPS6149428 A JP S6149428A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- type
- back surface
- become
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 7
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関する。
従来例の構成とその問題点
近年、半導体集積回路は、高集積化、高密度化が進み超
LSIと呼ばれる半導体メモリー、マイクロコンピュー
タ−等に幅広く実用化されている。
LSIと呼ばれる半導体メモリー、マイクロコンピュー
タ−等に幅広く実用化されている。
この様な半導体装置の製造プロセスにおいて、酸素まだ
は水蒸気などの酸化性雰囲気中でシリコンウェーハを1
ooO℃前後に加熱し、シリコンウェーハ表面に熱酸化
膜を形成する技術、あるいは、不純物を成分に含む重囲
気中で熱処理し不純物を導入する技術は多用され、極め
て重要なものとなっている。
は水蒸気などの酸化性雰囲気中でシリコンウェーハを1
ooO℃前後に加熱し、シリコンウェーハ表面に熱酸化
膜を形成する技術、あるいは、不純物を成分に含む重囲
気中で熱処理し不純物を導入する技術は多用され、極め
て重要なものとなっている。
しかしながら、シリコンウェーハに高温(900〜12
00℃)の熱処理を行って酸化膜を形成したシネ鈍物を
導入する際、シリコンと酸化膜の界面には界面準位が、
またシリコンウェーハ内には積層欠陥・転移々どの結晶
欠陥が発生する。
00℃)の熱処理を行って酸化膜を形成したシネ鈍物を
導入する際、シリコンと酸化膜の界面には界面準位が、
またシリコンウェーハ内には積層欠陥・転移々どの結晶
欠陥が発生する。
これらは、PN接合部あるいはMO8形トランジスタの
ゲート部に発生した場合、半導体装置の耐圧低下、リー
ク電流の増大、雑音特性の劣化などの電気特性の悪化を
もたらす原因となる。
ゲート部に発生した場合、半導体装置の耐圧低下、リー
ク電流の増大、雑音特性の劣化などの電気特性の悪化を
もたらす原因となる。
発明の目的
本発明はシリコンウェーハ内の結晶欠陥および酸化膜と
の界面に発生する界面準位を著しく低減することのでき
る半導体装置の製造方法を提供するものである。
の界面に発生する界面準位を著しく低減することのでき
る半導体装置の製造方法を提供するものである。
発明の構成
本発明は、シリコンウェーハの裏面にリンを導入する工
程と、600〜900℃の温度で水素ガスあるいは水素
ガスを含む非酸化性ガス中で熱処理する工程とを含む半
導体装置の製造方法であシ、この方法によシ、熱酸化膜
とシリコンウェーハとの界面に発生する界面準位および
シリコンウェーハ内に発生する結晶欠陥の発生を十分低
く抑えることが可能となる。このため耐圧不良、リーク
電流の増大、雑音特性の悪化等の上記界面準位および結
晶欠陥にともなう電気特性の劣化のない半導体装置を製
造することを可能とするものである。
程と、600〜900℃の温度で水素ガスあるいは水素
ガスを含む非酸化性ガス中で熱処理する工程とを含む半
導体装置の製造方法であシ、この方法によシ、熱酸化膜
とシリコンウェーハとの界面に発生する界面準位および
シリコンウェーハ内に発生する結晶欠陥の発生を十分低
く抑えることが可能となる。このため耐圧不良、リーク
電流の増大、雑音特性の悪化等の上記界面準位および結
晶欠陥にともなう電気特性の劣化のない半導体装置を製
造することを可能とするものである。
実施例の説明
以下、本発明の一実施例について、図面を謬照しながら
説明する。
説明する。
第1図〜第6図は、本発明の一実施例として、Nチャン
ネ/l/MO5型トランジスタの製造方法を工程順に示
す断面図である。同図を用いて詳細に説明する。
ネ/l/MO5型トランジスタの製造方法を工程順に示
す断面図である。同図を用いて詳細に説明する。
まず、第1図のように、P形シリコンウェーハ1ご
を高温(たとえば1000℃)に保った加熱
炉中で酸化し、二酸化シリコン膜2を形成する。
を高温(たとえば1000℃)に保った加熱
炉中で酸化し、二酸化シリコン膜2を形成する。
次に、第2図のように、二酸化シリコン膜2のうち、シ
リコンウェーハ1の裏面全面および表面のMO8型トラ
ンジスタ形成領域を除去する。
リコンウェーハ1の裏面全面および表面のMO8型トラ
ンジスタ形成領域を除去する。
ついで、第3図のように、MO5型トランジスタのゲー
ト部となるゲート酸化膜3および多結晶シリコン膜4を
形成する。
ト部となるゲート酸化膜3および多結晶シリコン膜4を
形成する。
その後、第4図のように、高温(例えば1000℃)に
保った加熱炉中におき、リンを含むガス(たとえばホス
フィン)を30分程度通加させ、MO3型トランジスタ
のソース領域およびドレイン領域となるN影領域5をP
形シリコンウェーハ1の表面に形成すると同時に、裏面
にもN形層6を形成する。
保った加熱炉中におき、リンを含むガス(たとえばホス
フィン)を30分程度通加させ、MO3型トランジスタ
のソース領域およびドレイン領域となるN影領域5をP
形シリコンウェーハ1の表面に形成すると同時に、裏面
にもN形層6を形成する。
そして、次に第6図のように、表面にシラン(SiH4
)および酸素の熱分解によシ二酸化シリコン膜7を形成
する。その後、760℃に保った加熱炉中に置き、水素
を約10%含む窒素ガスを流しながら約60分間熱処理
する。
)および酸素の熱分解によシ二酸化シリコン膜7を形成
する。その後、760℃に保った加熱炉中に置き、水素
を約10%含む窒素ガスを流しながら約60分間熱処理
する。
最後に、第6図のように、二酸化シリコン膜7に窓をあ
け、ソース、ドレインを形成するN影領域5および多結
晶シリコンによるゲート4上にそれぞれ、アルミニウム
電極8を形成する。
け、ソース、ドレインを形成するN影領域5および多結
晶シリコンによるゲート4上にそれぞれ、アルミニウム
電極8を形成する。
以上述べた工程のうち第4図に示すP形シリコンウェー
ハ1中にN影領域6を形成するウェーハ処理において、
P形シリコンウェーハ1の裏面にもN形層6が同時に形
成されること、さらに、第5図に示すようにアルミニウ
ム電極8を形成する前に、水素を含む窒素ガス中で76
0℃の熱処理を施すことが、本発明を利用したMO5型
トランジスタの製造方法の特徴である。このMOS)ラ
ンジスタの製造方法によれば、ウェーハ1の裏面に高濃
度のリンを含むN形層6が存在するため、続<750’
Cの熱処理において、バルク内に存在し、結晶欠陥の核
となる重金属類(人u、Cu等)は極めて効率良くN形
層らに吸収(ゲッター)される。これは、リン原子とシ
リコン原子の結合半径差に基づく転移(ミスフィツト)
が裏面に導入され、これが重金属の吸収シンクとなるこ
と、さらに、従来のいわゆるリンゲッターは、1000
、°C以上の高温処理を必要とするものがほとんどであ
るが、本発明による750’Cという極めて温度の低い
熱処理とすることKよシ、重金属を吸収する能力が強化
されているからである。このような温度においても、重
金属原子の裏面への拡散はそれほど低下することがなく
、かつ一度裏面のN影領域に吸収された重金属原子は、
その熱的エネルギーが従来のゲッタ一工程の温度に比べ
て十分小さいため、再び放出される確率は極めて小さい
。
ハ1中にN影領域6を形成するウェーハ処理において、
P形シリコンウェーハ1の裏面にもN形層6が同時に形
成されること、さらに、第5図に示すようにアルミニウ
ム電極8を形成する前に、水素を含む窒素ガス中で76
0℃の熱処理を施すことが、本発明を利用したMO5型
トランジスタの製造方法の特徴である。このMOS)ラ
ンジスタの製造方法によれば、ウェーハ1の裏面に高濃
度のリンを含むN形層6が存在するため、続<750’
Cの熱処理において、バルク内に存在し、結晶欠陥の核
となる重金属類(人u、Cu等)は極めて効率良くN形
層らに吸収(ゲッター)される。これは、リン原子とシ
リコン原子の結合半径差に基づく転移(ミスフィツト)
が裏面に導入され、これが重金属の吸収シンクとなるこ
と、さらに、従来のいわゆるリンゲッターは、1000
、°C以上の高温処理を必要とするものがほとんどであ
るが、本発明による750’Cという極めて温度の低い
熱処理とすることKよシ、重金属を吸収する能力が強化
されているからである。このような温度においても、重
金属原子の裏面への拡散はそれほど低下することがなく
、かつ一度裏面のN影領域に吸収された重金属原子は、
その熱的エネルギーが従来のゲッタ一工程の温度に比べ
て十分小さいため、再び放出される確率は極めて小さい
。
このため、本実施例においては、結晶欠陥によるリーク
電流が極めて小さいものとなっている。
電流が極めて小さいものとなっている。
また、本実施例においては、アルミニウム電極を形成す
る直前に760℃というアルミニウム形成に必要な温度
(通常400℃前後)よシ高い温度で行うだめ、以後の
熱処理による効果の劣化は全く発生しない。すなわち、
P影領域の表面にリンを導入してに影領域を形成する際
、同時に裏面にもリンを導入し、かつ、アルミニウム電
極を形成する前に水素を含む窒素ガス中で760℃、約
1時間の熱処理を施すことによシ、リーク電流が極めて
小さく、雑音特性等の電気特性の優れたMO8型トラン
ジスタを実現することができる。
る直前に760℃というアルミニウム形成に必要な温度
(通常400℃前後)よシ高い温度で行うだめ、以後の
熱処理による効果の劣化は全く発生しない。すなわち、
P影領域の表面にリンを導入してに影領域を形成する際
、同時に裏面にもリンを導入し、かつ、アルミニウム電
極を形成する前に水素を含む窒素ガス中で760℃、約
1時間の熱処理を施すことによシ、リーク電流が極めて
小さく、雑音特性等の電気特性の優れたMO8型トラン
ジスタを実現することができる。
なお、本実施例では、半導体基板をP形シリコンとした
が、半導体基板はN形でもよい。また、MO8型トラン
ジスタだけでなく、バイポーラ形トランジスタ、MOS
型およびバイポーラ形集積回路、さらにCOD等でも全
く同様の効果が得られる。
が、半導体基板はN形でもよい。また、MO8型トラン
ジスタだけでなく、バイポーラ形トランジスタ、MOS
型およびバイポーラ形集積回路、さらにCOD等でも全
く同様の効果が得られる。
発明の効果
以上のように本発明は、半導体基板の裏面にリンを導入
し、その後、600〜900°Cの温度で水素ガスある
いは水素を含む非酸化性ガス中で熱処理することによ)
、結晶欠陥および界面準位の極めて少ない半導体装置を
実現することができ、その実用的効果は大なるものがあ
る。
し、その後、600〜900°Cの温度で水素ガスある
いは水素を含む非酸化性ガス中で熱処理することによ)
、結晶欠陥および界面準位の極めて少ない半導体装置を
実現することができ、その実用的効果は大なるものがあ
る。
第1図ないし第6図は本発明の一実施例のMO8型トラ
ンジスタの製造方法を工程順に示す断面図である。 1・・・・・P形シリコン基板、2,3.了、・・・・
・二酸l□ 化シリコン膜、5,6・・
・・・・N影領域、8・・・・・・アルミニウム。
ンジスタの製造方法を工程順に示す断面図である。 1・・・・・P形シリコン基板、2,3.了、・・・・
・二酸l□ 化シリコン膜、5,6・・
・・・・N影領域、8・・・・・・アルミニウム。
Claims (1)
- 半導体基板の裏面にリンを導入する工程と、600℃〜
900℃の温度で水素ガスあるいは水素を含む非酸化性
ガス中で熱処理する工程とを含む半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59171886A JPS6149428A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59171886A JPS6149428A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6149428A true JPS6149428A (ja) | 1986-03-11 |
Family
ID=15931616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59171886A Pending JPS6149428A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6149428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04218921A (ja) * | 1990-07-05 | 1992-08-10 | Toshiba Corp | 半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52129373A (en) * | 1976-04-23 | 1977-10-29 | Hitachi Ltd | Heat treatment method for silicon wafers |
-
1984
- 1984-08-17 JP JP59171886A patent/JPS6149428A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52129373A (en) * | 1976-04-23 | 1977-10-29 | Hitachi Ltd | Heat treatment method for silicon wafers |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04218921A (ja) * | 1990-07-05 | 1992-08-10 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
US3806371A (en) | Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current | |
JPH10209168A (ja) | 半導体装置の製造方法 | |
JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
JPS6149428A (ja) | 半導体装置の製造方法 | |
JPS62285470A (ja) | 半導体装置の製造方法 | |
JPH04287332A (ja) | 半導体素子の製造方法 | |
JPH02159069A (ja) | 半導体装置の製造方法 | |
JP2843037B2 (ja) | 半導体装置の製造方法 | |
JPH02298074A (ja) | Mos型トランジスタの製造方法 | |
JPS601862A (ja) | 半導体装置の製造方法 | |
US5646057A (en) | Method for a MOS device manufacturing | |
JPS6327846B2 (ja) | ||
JPH03280471A (ja) | 半導体装置の製造方法 | |
JPH0661234A (ja) | 半導体装置の製造方法 | |
JP3210369B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPH03155136A (ja) | ゲッタリング方法 | |
JPH0387022A (ja) | 拡散層の形成方法 | |
JPH04137632A (ja) | 半導体装置の製造方法 | |
JPH024134B2 (ja) | ||
JPH0364029A (ja) | 半導体装置およびその製造方法 | |
JP2743452B2 (ja) | 半導体装置の製造方法 | |
JP2000208522A (ja) | 半導体装置の製造方法 | |
JPS6012754A (ja) | 半導体装置の製造方法 | |
JPS6263475A (ja) | 半導体装置 |