JPH04218921A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04218921A JPH04218921A JP3078686A JP7868691A JPH04218921A JP H04218921 A JPH04218921 A JP H04218921A JP 3078686 A JP3078686 A JP 3078686A JP 7868691 A JP7868691 A JP 7868691A JP H04218921 A JPH04218921 A JP H04218921A
- Authority
- JP
- Japan
- Prior art keywords
- gettering
- manufacturing
- semiconductor device
- wafer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000005247 gettering Methods 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000010438 heat treatment Methods 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000000227 grinding Methods 0.000 claims description 34
- 239000000356 contaminant Substances 0.000 claims description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 26
- 229910052698 phosphorus Inorganic materials 0.000 claims description 26
- 239000011574 phosphorus Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005245 sintering Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000000843 powder Substances 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000006061 abrasive grain Substances 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 72
- 239000010410 layer Substances 0.000 description 66
- 230000000694 effects Effects 0.000 description 9
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 8
- 238000011109 contamination Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910019213 POCl3 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- IXFOBQXJWRLXMD-ZIQFBCGOSA-N para-nitrophenyl 1-thio-β-d-glucopyranoside Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1SC1=CC=C([N+]([O-])=O)C=C1 IXFOBQXJWRLXMD-ZIQFBCGOSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 POCl3 Chemical compound 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 235000011089 carbon dioxide Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特に、重金属などの金属汚染を取り除
くゲッタリング技術に関するものである。
に関するもので、特に、重金属などの金属汚染を取り除
くゲッタリング技術に関するものである。
【０００２】
【従来の技術】近時、半導体デバイスの高集積化、微細
化が進むにつれ、半導体製造工程数及び製造設備の種類
と数は増加する傾向にあり、その結果半導体ウエハが製
造工程中にＦｅ、Ｃｕなどの金属汚染（ｍｅｔａｌｌｉ
ｃ ｃｏｎｔａｍｉｎａｔｉｏｎ）の影響を受ける機会
も多くなる。これらの汚染は、Ｐ−Ｎ接合の空乏層エリ
アに存在すると、再結合電流（以下、ｇ−ｒ電流という
）発生の中心となり、デバイスの電気的特性を劣化させ
ることはよく知られている。特にＤＲＡＭでは、重要な
特性となるポーズ特性（電荷保持特性）に係わるもので
、１６Ｍビット以降のデバイスが微細化されるに従い、
より微量な汚染の存在でも問題となり、この問題が今後
ますます重要となる。 また、メモリに限らず他のデバイスに対する影響も勿論
考慮する必要がある。例えば、ＣＣＤイメ−ジセンサの
場合、このセンサが形成されたシリコン半導体基板にＦ
ｅなどの汚染物質があると、この汚染物質は、半導体ウ
エハにたいするアニ−ルの結果イオン打ち込みによって
発生した半導体ウエハ中の格子欠陥に捕らえられ固定さ
れるこのセンサのフォトダイオ−ド近傍のＦｅなどが固
定された領域が空乏化したときには、固定されたＦｅな
どの汚染物質は、電荷の発生中心として働き、これが微
小白キズとなって現れる。すなわち、Ｆｅ、Ｃｕなどの
汚染物質は、微小白キズの発生原因となる。勿論各工程
での汚染低減化の努力は、続けられるが、完全にゼロに
することは不可能である。そこで、有効にウエハ中に侵
入した汚染物質を素子活性領域以外の領域に捕獲するい
わゆるゲッタリング技術が必要となる。
化が進むにつれ、半導体製造工程数及び製造設備の種類
と数は増加する傾向にあり、その結果半導体ウエハが製
造工程中にＦｅ、Ｃｕなどの金属汚染（ｍｅｔａｌｌｉ
ｃ ｃｏｎｔａｍｉｎａｔｉｏｎ）の影響を受ける機会
も多くなる。これらの汚染は、Ｐ−Ｎ接合の空乏層エリ
アに存在すると、再結合電流（以下、ｇ−ｒ電流という
）発生の中心となり、デバイスの電気的特性を劣化させ
ることはよく知られている。特にＤＲＡＭでは、重要な
特性となるポーズ特性（電荷保持特性）に係わるもので
、１６Ｍビット以降のデバイスが微細化されるに従い、
より微量な汚染の存在でも問題となり、この問題が今後
ますます重要となる。 また、メモリに限らず他のデバイスに対する影響も勿論
考慮する必要がある。例えば、ＣＣＤイメ−ジセンサの
場合、このセンサが形成されたシリコン半導体基板にＦ
ｅなどの汚染物質があると、この汚染物質は、半導体ウ
エハにたいするアニ−ルの結果イオン打ち込みによって
発生した半導体ウエハ中の格子欠陥に捕らえられ固定さ
れるこのセンサのフォトダイオ−ド近傍のＦｅなどが固
定された領域が空乏化したときには、固定されたＦｅな
どの汚染物質は、電荷の発生中心として働き、これが微
小白キズとなって現れる。すなわち、Ｆｅ、Ｃｕなどの
汚染物質は、微小白キズの発生原因となる。勿論各工程
での汚染低減化の努力は、続けられるが、完全にゼロに
することは不可能である。そこで、有効にウエハ中に侵
入した汚染物質を素子活性領域以外の領域に捕獲するい
わゆるゲッタリング技術が必要となる。
【０００３】従来ゲッタリング技術としては、大別して
、ウエハ裏面にダメージまたは歪場を導入し、不純物を
ゲッタリングさせるエクストリンシック・ゲッタリング
（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ）と、ウ
エハの格子間酸素の微小析出核などを発生させ、そこに
汚染不純物を取り込んでしまうイントリンシック・ゲッ
タリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ
）がある。
、ウエハ裏面にダメージまたは歪場を導入し、不純物を
ゲッタリングさせるエクストリンシック・ゲッタリング
（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ）と、ウ
エハの格子間酸素の微小析出核などを発生させ、そこに
汚染不純物を取り込んでしまうイントリンシック・ゲッ
タリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ
）がある。
【０００４】更に、上記エクストリンクシック・ゲッタ
リングとしては以下のような方法がある。（１）機械的
ダメージまたは歪みを、ＳｉＯ２ パウダーを用いたホ
ーニング法などにより、ウエハ裏面に導入する方法。こ
れにはウエハ製造工程前に予め導入するいわゆるバック
サイド・ダメージウエハが最も一般的である。（２）イ
オン注入法もしくはレーザ照射によるウエハ裏面へのダ
メージまたは歪場の導入。（３）ウエハ裏面に置かれた
ＰＳＧ、ＰＯＣｌ３ 、ホスフィンなどの拡散源による
リン拡散法（ウエハ裏面に、リンでミスフィット転位を
起こしてゲッタリングサイトを設ける）。（４）膜形成
による弾性歪みを形成する方法。
リングとしては以下のような方法がある。（１）機械的
ダメージまたは歪みを、ＳｉＯ２ パウダーを用いたホ
ーニング法などにより、ウエハ裏面に導入する方法。こ
れにはウエハ製造工程前に予め導入するいわゆるバック
サイド・ダメージウエハが最も一般的である。（２）イ
オン注入法もしくはレーザ照射によるウエハ裏面へのダ
メージまたは歪場の導入。（３）ウエハ裏面に置かれた
ＰＳＧ、ＰＯＣｌ３ 、ホスフィンなどの拡散源による
リン拡散法（ウエハ裏面に、リンでミスフィット転位を
起こしてゲッタリングサイトを設ける）。（４）膜形成
による弾性歪みを形成する方法。
【０００５】
【発明が解決しようとする課題】前記従来技術の問題点
として、エクストリンシック・ゲッタリングのようにウ
エハ裏面にダメージまたは歪場を導入する方式は、後続
の高温熱処理工程によってアニーリングされ、ゲッタリ
ングサイトとしての機能を半減もしくは消滅してしまう
ことである。特に最近の半導体デバイスは、低消費電力
化が要求され、それを満足するＣＭＯＳ化が主流となっ
ている。そして、このＣＭＯＳデバイスにおいては、ウ
エル形成のための１２００℃前後の熱処理によって、ウ
エハ投入以前に生成したバックサイド・ダメージウエハ
のゲッタリング効果は、ウエル形成工程を経た後はほと
んど無くなることがよく知られている。さらに前記ゲッ
タリング技術共通の問題点は、ゲッタリングサイトに一
担捕獲された汚染物質が後続の熱処理によって容易にゲ
ッタリングサイトより遊離し、ウエハ表面側の素子活性
領域に拡散し、実質的にゲッタリング作用としての効果
が半減することである。
として、エクストリンシック・ゲッタリングのようにウ
エハ裏面にダメージまたは歪場を導入する方式は、後続
の高温熱処理工程によってアニーリングされ、ゲッタリ
ングサイトとしての機能を半減もしくは消滅してしまう
ことである。特に最近の半導体デバイスは、低消費電力
化が要求され、それを満足するＣＭＯＳ化が主流となっ
ている。そして、このＣＭＯＳデバイスにおいては、ウ
エル形成のための１２００℃前後の熱処理によって、ウ
エハ投入以前に生成したバックサイド・ダメージウエハ
のゲッタリング効果は、ウエル形成工程を経た後はほと
んど無くなることがよく知られている。さらに前記ゲッ
タリング技術共通の問題点は、ゲッタリングサイトに一
担捕獲された汚染物質が後続の熱処理によって容易にゲ
ッタリングサイトより遊離し、ウエハ表面側の素子活性
領域に拡散し、実質的にゲッタリング作用としての効果
が半減することである。
【０００６】そこで本発明の目的は、前述の従来技術の
欠点であるゲッタリング作用が熱処理によって半減もし
くは消滅するのを防止した新規なゲッタリング技術を有
する半導体装置の製造方法を提供することにある。
欠点であるゲッタリング作用が熱処理によって半減もし
くは消滅するのを防止した新規なゲッタリング技術を有
する半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハの裏面にゲッタリングサイトを
形成する第１の工程と、前記半導体ウエハを熱処理して
前記ウエハ中の汚染不純物を前記ゲッタリングサイトに
捕獲する第２の工程と、前記汚染不純物を捕獲したゲッ
タリングサイトであるコンタミネイテッドレイヤを除去
する第３の工程とを具備し、前記第１ないし第３の工程
を１サイクルとして、このサイクルを少なくとも２回以
上繰り返すことを特徴としている。このゲッタリングサ
イト形成には、微細砥粒を用いた研削法、ＳｉＯ２ パ
ウダ−を用いたホ−ニング法、イオン注入法、レーザ照
射法、リン拡散法、膜形成法のいずれか１つもしくはこ
れらの方法を組み合わせて用いる。前記リン拡散法を用
いる場合において、半導体ウエハの裏面にゲッタリング
サイトを形成する第１の工程と汚染不純物を前記ゲッタ
リングサイトに捕獲する第２の工程とは、同一の熱処理
で行われ、ゲッタリングサイトを形成するリン拡散温度
を８００℃〜１０００℃としたことを特徴とする。この
ゲッタリングサイトが破砕層からなる場合には、その熱
処理工程をリンを含む雰囲気で行うことができる。また
、前記ゲッタリングサイト形成は、前記ウエハの表面が
露出していない状態で行うことを特徴とする。
造方法は、半導体ウエハの裏面にゲッタリングサイトを
形成する第１の工程と、前記半導体ウエハを熱処理して
前記ウエハ中の汚染不純物を前記ゲッタリングサイトに
捕獲する第２の工程と、前記汚染不純物を捕獲したゲッ
タリングサイトであるコンタミネイテッドレイヤを除去
する第３の工程とを具備し、前記第１ないし第３の工程
を１サイクルとして、このサイクルを少なくとも２回以
上繰り返すことを特徴としている。このゲッタリングサ
イト形成には、微細砥粒を用いた研削法、ＳｉＯ２ パ
ウダ−を用いたホ−ニング法、イオン注入法、レーザ照
射法、リン拡散法、膜形成法のいずれか１つもしくはこ
れらの方法を組み合わせて用いる。前記リン拡散法を用
いる場合において、半導体ウエハの裏面にゲッタリング
サイトを形成する第１の工程と汚染不純物を前記ゲッタ
リングサイトに捕獲する第２の工程とは、同一の熱処理
で行われ、ゲッタリングサイトを形成するリン拡散温度
を８００℃〜１０００℃としたことを特徴とする。この
ゲッタリングサイトが破砕層からなる場合には、その熱
処理工程をリンを含む雰囲気で行うことができる。また
、前記ゲッタリングサイト形成は、前記ウエハの表面が
露出していない状態で行うことを特徴とする。
【０００８】前記汚染不純物を捕獲するための熱処理は
、ゲッタリングサイトに汚染不純物を捕獲させる専用の
熱処理は行わずに前記半導体装置を製造する他の工程の
熱処理によって代用させることができ、さらに、この熱
処理温度が７００℃以上の高温熱処理工程を含むサイク
ルを少なくとも１回行うか、もしくは、すべての熱処理
が、７００℃以上の高温であるようにすることもできる
。また、この熱処理に、ウエル形成工程またはフィ−ル
ド酸化膜形成工程もしくは両工程の熱処理を用いること
ができ、ＦＧシンタ前に半導体ウエハ裏面にゲッタリン
グサイトを形成し、このＦＧシンタ後にこのゲッタリン
グサイトを、捕獲した汚染不純物とともに除去するがで
きる。
、ゲッタリングサイトに汚染不純物を捕獲させる専用の
熱処理は行わずに前記半導体装置を製造する他の工程の
熱処理によって代用させることができ、さらに、この熱
処理温度が７００℃以上の高温熱処理工程を含むサイク
ルを少なくとも１回行うか、もしくは、すべての熱処理
が、７００℃以上の高温であるようにすることもできる
。また、この熱処理に、ウエル形成工程またはフィ−ル
ド酸化膜形成工程もしくは両工程の熱処理を用いること
ができ、ＦＧシンタ前に半導体ウエハ裏面にゲッタリン
グサイトを形成し、このＦＧシンタ後にこのゲッタリン
グサイトを、捕獲した汚染不純物とともに除去するがで
きる。
【０００９】前記コンタミネイテッドレイヤの除去は機
械的研削によって行う事を特徴としている。また、この
機械的研削によって、コンタミネイテッドレイヤを除去
すると同時に新たなゲッタリングサイトを形成すること
ができ、その際に、機械的研削を行う砥石の粒度が、コ
ンタミネイテッドレイヤを除去するときとゲッタリング
サイトを形成するときとでは異なるようにすることもで
きる。なお、ゲッタリングサイトは、２μｍ以下の深さ
で利用することができる。
械的研削によって行う事を特徴としている。また、この
機械的研削によって、コンタミネイテッドレイヤを除去
すると同時に新たなゲッタリングサイトを形成すること
ができ、その際に、機械的研削を行う砥石の粒度が、コ
ンタミネイテッドレイヤを除去するときとゲッタリング
サイトを形成するときとでは異なるようにすることもで
きる。なお、ゲッタリングサイトは、２μｍ以下の深さ
で利用することができる。
【００１０】
【作用】本発明は、ウエハ裏面にゲッタリングサイトを
設け、後続の熱処理などによるゲッタリング完了後、ゲ
ッタリングされた汚染不純物をコンタミネイテッドレイ
ヤとなったゲッタリングサイトとともに除去し、不純物
のゲッタリングサイトからの遊離を防止し、しかる後、
新たなゲッタリングサイトをウエハ裏面に新たに設け、
いわば、ゲッタリング作用のリフレッシュ機能を持たせ
るようにしたものである。本発明は、素子の微細化等に
より一度に高温，長時間のゲッタリングが行えない場合
、上記サイクルを複数回行うことにより一回のゲッタリ
ングでは得られない効果を上げることができるので、比
較的低温，短時間化したいときに有利である。
設け、後続の熱処理などによるゲッタリング完了後、ゲ
ッタリングされた汚染不純物をコンタミネイテッドレイ
ヤとなったゲッタリングサイトとともに除去し、不純物
のゲッタリングサイトからの遊離を防止し、しかる後、
新たなゲッタリングサイトをウエハ裏面に新たに設け、
いわば、ゲッタリング作用のリフレッシュ機能を持たせ
るようにしたものである。本発明は、素子の微細化等に
より一度に高温，長時間のゲッタリングが行えない場合
、上記サイクルを複数回行うことにより一回のゲッタリ
ングでは得られない効果を上げることができるので、比
較的低温，短時間化したいときに有利である。
【００１１】半導体装置は、大別して、ウエハ製造工程
、ウエハ処理工程および組み立て工程を経て形成される
。従来のゲッタリング技術では、ウエハ処理工程中にゲ
ッタリングサイトを形成し、その後熱処理を行って、前
記組み立て工程前に半導体ウエハの厚みを揃えるために
行うウエハ裏面の研削時にゲッタリングされたコンタミ
ネイテッドレイヤを同時に取り除いている。この従来の
技術は、コンタミネイテッドレイヤとなったゲッタリン
グサイトを積極的に除去しようとするものではなく、上
記のような半導体ウエハ裏面の研削（例えば、およそ６
００μｍ程度の厚みの半導体ウエハを１５０μｍ程度削
り取る。）のは、次工程のためにその厚みを揃えるため
であり、その時に、半導体ウエハ裏面にある高々２μｍ
程度のコンタミネイテッドレイヤが取り除かれるのであ
ってコンタミネイテッドレイヤ除去を目的とするもので
はない。ただし、請求項１で述べた第１〜第２の工程を
１サイクルとし、このサイクルを少なくとも２回以上繰
り返す時、最後のサイクルにおける、コンタミネイテッ
ドを除去する第３の工程を、この組み立て工程前の：研
削で兼ねる場合もある（すなわち、少なくとも１サイク
ル目のコンタミネイテッドレイヤ除去に関しては、この
組み立て工程前の研削で兼ねることは不可能である）。
、ウエハ処理工程および組み立て工程を経て形成される
。従来のゲッタリング技術では、ウエハ処理工程中にゲ
ッタリングサイトを形成し、その後熱処理を行って、前
記組み立て工程前に半導体ウエハの厚みを揃えるために
行うウエハ裏面の研削時にゲッタリングされたコンタミ
ネイテッドレイヤを同時に取り除いている。この従来の
技術は、コンタミネイテッドレイヤとなったゲッタリン
グサイトを積極的に除去しようとするものではなく、上
記のような半導体ウエハ裏面の研削（例えば、およそ６
００μｍ程度の厚みの半導体ウエハを１５０μｍ程度削
り取る。）のは、次工程のためにその厚みを揃えるため
であり、その時に、半導体ウエハ裏面にある高々２μｍ
程度のコンタミネイテッドレイヤが取り除かれるのであ
ってコンタミネイテッドレイヤ除去を目的とするもので
はない。ただし、請求項１で述べた第１〜第２の工程を
１サイクルとし、このサイクルを少なくとも２回以上繰
り返す時、最後のサイクルにおける、コンタミネイテッ
ドを除去する第３の工程を、この組み立て工程前の：研
削で兼ねる場合もある（すなわち、少なくとも１サイク
ル目のコンタミネイテッドレイヤ除去に関しては、この
組み立て工程前の研削で兼ねることは不可能である）。
【００１２】
【実施例】以下、図１乃至図７を参照して本発明の実施
例を説明する。まず、ウエハ裏面に破砕層を生成させる
製造方法の例として研削法を以下に示す。
例を説明する。まず、ウエハ裏面に破砕層を生成させる
製造方法の例として研削法を以下に示す。
【００１３】Ｐ型（１００）のシリコンウエハの裏面を
、１０〜１５μの粉末状の砥石を用いて研削してゲッタ
リングサイトである破砕層を設ける。然る後、故意にウ
エハをＦｅが１００ｐｐｍ 含む汚染溶液に浸し、１０
００℃、Ｎ２ 雰囲気で１時間の熱処理を施して、この
ウエハを強制的にＦｅで汚染させる。図４は、ウエハの
裏面から深さ方向のＦｅ汚染度を二次イオン質量分析法
により測定した結果を示したものであり、縦軸は、Ｆｅ
汚染度（ａｔｏｍｓ／ｃｍ３ ）、横軸は、ウエハ裏面
からの深さ（μｍ）を表す。図中、実線ａは、ウエハ裏
面に研削法により、破砕層を設けて熱処理をした場合の
破砕層のウエハ裏面からの深さ方向のＦｅ不純物捕獲量
、破線ｂは、ウエハ裏面に破砕層を設けず、直接熱処理
を施した場合のＦｅ不純物捕獲量を示している。図に示
すように、強制汚染されたＦｅは、ウエハ裏面の破砕層
によるゲッタリングサイトに、ウエハ裏面から１．５μ
ｍの深さ範囲で有効に捕獲され、ウエハのバルク中のＦ
ｅは検出限界以下（＜７×１０１５ａｔｏｍｓ／ｃｍ３
）に抑えられている。
、１０〜１５μの粉末状の砥石を用いて研削してゲッタ
リングサイトである破砕層を設ける。然る後、故意にウ
エハをＦｅが１００ｐｐｍ 含む汚染溶液に浸し、１０
００℃、Ｎ２ 雰囲気で１時間の熱処理を施して、この
ウエハを強制的にＦｅで汚染させる。図４は、ウエハの
裏面から深さ方向のＦｅ汚染度を二次イオン質量分析法
により測定した結果を示したものであり、縦軸は、Ｆｅ
汚染度（ａｔｏｍｓ／ｃｍ３ ）、横軸は、ウエハ裏面
からの深さ（μｍ）を表す。図中、実線ａは、ウエハ裏
面に研削法により、破砕層を設けて熱処理をした場合の
破砕層のウエハ裏面からの深さ方向のＦｅ不純物捕獲量
、破線ｂは、ウエハ裏面に破砕層を設けず、直接熱処理
を施した場合のＦｅ不純物捕獲量を示している。図に示
すように、強制汚染されたＦｅは、ウエハ裏面の破砕層
によるゲッタリングサイトに、ウエハ裏面から１．５μ
ｍの深さ範囲で有効に捕獲され、ウエハのバルク中のＦ
ｅは検出限界以下（＜７×１０１５ａｔｏｍｓ／ｃｍ３
）に抑えられている。
【００１４】次に図１乃至図３を参照して，実際のＣＭ
ＯＳ構造を有するＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ
Ｇｒｏｕｐ）に本発明の方法を適用した実施例を説明す
る。図１に示すように、Ｎ型（１００）で固有抵抗ρが
約３Ωｃｍのシリコン基板（ウエハ）１に１０００オン
グストロ−ム（以下、Ａと略記する）の熱酸化膜２を形
成した後、ウエハ裏面に前述したような研削法により破
砕層からなるゲッタリングサイト３を形成する。しかる
後、Ｐウエル形成予定領域のみ熱酸化膜２をエッチオフ
し、このＰウエル形成予定領域にＢイオン注入を、加速
エネルギーが１００ＫｅＶ、ドーズ量が３×１０１２ｃ
ｍ２ の条件で実施し、１１９０℃，Ｎ２ ＋Ｏ２ の
雰囲気、８時間のドライブイン工程によりＰウエル５を
形成（図１（ｂ））すると共に、ゲッタリングサイト３
に汚染不純物を捕獲してゲッタリングサイト３をコンタ
ミネイテッドレイヤ３とする。しかる後、この不純物を
捕獲せしめたコンタミネイテッドレイヤ３を粒径１〜２
μの研削砥石を用いて研削除去する（図１（ｃ））。次
にＬＯＣＯＳによるフィールド酸化膜形成のため、熱酸
化膜２を全面エッチオフして、ウエハ１上に熱酸化膜６
（１０００Ａ）並びにその熱酸化膜６の上にＬＰＣＶＤ
法によるＳｉ３Ｎ４膜７を２０００Ａの厚みで形成する
。そして、このＳｉ３Ｎ４膜７を選択的にエッチングし
て素子領域にのみＳｉ３Ｎ４膜７を残す。しかる後、ウ
エハ裏面に、前述した研削法によるゲッタリングサイト
３１を再度形成する（図２（ａ））。この後、１０００
℃、水素燃焼酸化によりウエハ１を４時間酸化し、ウエ
ハ１上にフィールド酸化膜８（８０００Ａ）を形成する
と同時に、上記ゲッタリングサイト３１に汚染不純物を
ゲッタリングさせる（図２（ｂ））。しかる後、この不
純物を捕獲したコンタミネイテッドレイヤ３１を前回同
様の方法で研削除去する（図２（ｃ））。
ＯＳ構造を有するＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ
Ｇｒｏｕｐ）に本発明の方法を適用した実施例を説明す
る。図１に示すように、Ｎ型（１００）で固有抵抗ρが
約３Ωｃｍのシリコン基板（ウエハ）１に１０００オン
グストロ−ム（以下、Ａと略記する）の熱酸化膜２を形
成した後、ウエハ裏面に前述したような研削法により破
砕層からなるゲッタリングサイト３を形成する。しかる
後、Ｐウエル形成予定領域のみ熱酸化膜２をエッチオフ
し、このＰウエル形成予定領域にＢイオン注入を、加速
エネルギーが１００ＫｅＶ、ドーズ量が３×１０１２ｃ
ｍ２ の条件で実施し、１１９０℃，Ｎ２ ＋Ｏ２ の
雰囲気、８時間のドライブイン工程によりＰウエル５を
形成（図１（ｂ））すると共に、ゲッタリングサイト３
に汚染不純物を捕獲してゲッタリングサイト３をコンタ
ミネイテッドレイヤ３とする。しかる後、この不純物を
捕獲せしめたコンタミネイテッドレイヤ３を粒径１〜２
μの研削砥石を用いて研削除去する（図１（ｃ））。次
にＬＯＣＯＳによるフィールド酸化膜形成のため、熱酸
化膜２を全面エッチオフして、ウエハ１上に熱酸化膜６
（１０００Ａ）並びにその熱酸化膜６の上にＬＰＣＶＤ
法によるＳｉ３Ｎ４膜７を２０００Ａの厚みで形成する
。そして、このＳｉ３Ｎ４膜７を選択的にエッチングし
て素子領域にのみＳｉ３Ｎ４膜７を残す。しかる後、ウ
エハ裏面に、前述した研削法によるゲッタリングサイト
３１を再度形成する（図２（ａ））。この後、１０００
℃、水素燃焼酸化によりウエハ１を４時間酸化し、ウエ
ハ１上にフィールド酸化膜８（８０００Ａ）を形成する
と同時に、上記ゲッタリングサイト３１に汚染不純物を
ゲッタリングさせる（図２（ｂ））。しかる後、この不
純物を捕獲したコンタミネイテッドレイヤ３１を前回同
様の方法で研削除去する（図２（ｃ））。
【００１５】つぎに、フィ−ルド酸化膜８間のゲ−ト酸
化膜となる熱酸化膜７上に、ポリシリコンゲート電極９
を形成する。そして、ウエハ１のＮ領域にはＢイオンを
注入することによりＰ＋ソ−スおよびドレイン１０を形
成し、ＰウエルにはＡｓイオンを注入することによりＮ
＋ソ−スおよびドレイン１３を形成する。次に、常圧Ｃ
ＶＤ法により、下から順にアンドープＣＶＤＳｉＯ２
膜１５００Ａ，ＢＰＳＧ膜８０００Ａ，ＰＳＧ膜１５０
０Ａ（合計１１０００Ａ）を堆積させることにより層間
絶縁膜１１を形成する（図３（ａ））。その後、ウエハ
裏面に研削法によりゲッタリングサイト３２を設ける。 しかる後、９００℃，６０分のＰＯＣｌ３ 拡散により
層間絶縁膜１１をリフロー平坦化させると同時に、ゲッ
タリングサイト３２に汚染不純物をゲッタリングさせる
。この後、このコンタミネイテッドレイヤ３２を前回同
様の手段で研削除去させる（図３（ｂ））。次にソース
，ドレイン領域上の絶縁膜１１にコンタクト孔を開孔し
、さらにＡｌ−Ｓｉ−Ｃｕ電極１２を形成する（図３（
ｃ））。次に、水素１０体積％および窒素９０体積％か
らなる雰囲気中で、４５０℃のＦＧシンタ（ｆｏｒｍｉ
ｎｇ ｇａｓ ｓｉｎｔｅｒｉｎｇ ）を実施し、その
後、電気的特性評価を行う。
化膜となる熱酸化膜７上に、ポリシリコンゲート電極９
を形成する。そして、ウエハ１のＮ領域にはＢイオンを
注入することによりＰ＋ソ−スおよびドレイン１０を形
成し、ＰウエルにはＡｓイオンを注入することによりＮ
＋ソ−スおよびドレイン１３を形成する。次に、常圧Ｃ
ＶＤ法により、下から順にアンドープＣＶＤＳｉＯ２
膜１５００Ａ，ＢＰＳＧ膜８０００Ａ，ＰＳＧ膜１５０
０Ａ（合計１１０００Ａ）を堆積させることにより層間
絶縁膜１１を形成する（図３（ａ））。その後、ウエハ
裏面に研削法によりゲッタリングサイト３２を設ける。 しかる後、９００℃，６０分のＰＯＣｌ３ 拡散により
層間絶縁膜１１をリフロー平坦化させると同時に、ゲッ
タリングサイト３２に汚染不純物をゲッタリングさせる
。この後、このコンタミネイテッドレイヤ３２を前回同
様の手段で研削除去させる（図３（ｂ））。次にソース
，ドレイン領域上の絶縁膜１１にコンタクト孔を開孔し
、さらにＡｌ−Ｓｉ−Ｃｕ電極１２を形成する（図３（
ｃ））。次に、水素１０体積％および窒素９０体積％か
らなる雰囲気中で、４５０℃のＦＧシンタ（ｆｏｒｍｉ
ｎｇ ｇａｓ ｓｉｎｔｅｒｉｎｇ ）を実施し、その
後、電気的特性評価を行う。
【００１６】図１〜図３の製造方法によって形成された
Ｎ＋−Ｐウエル、Ｐ＋−Ｎ基板の接合におけるリーク特
性（逆バイアス）を評価したが、図５に、Ｎ＋−Ｐウエ
ルの接合を有する接合面積０．２ｍｍ２ のダイオード
のリーク特性データを示す。本発明による製造方法によ
れば、ほぼ１００％の素子が曲線Ａのような特性を示す
のに対し、従来技術つまり裏面研削の工程を挿入しない
場合、約７０％のダイオードがＢの特性を、３０％のダ
イオードがＣの特性を有していることが判った。このこ
とは本発明によって、金属不純物が有効にゲッタリング
され且つ除去でき、さらに、これらの不純物を核とした
ｇ−ｒ電流が略２桁以上減少されることを意味している
。
Ｎ＋−Ｐウエル、Ｐ＋−Ｎ基板の接合におけるリーク特
性（逆バイアス）を評価したが、図５に、Ｎ＋−Ｐウエ
ルの接合を有する接合面積０．２ｍｍ２ のダイオード
のリーク特性データを示す。本発明による製造方法によ
れば、ほぼ１００％の素子が曲線Ａのような特性を示す
のに対し、従来技術つまり裏面研削の工程を挿入しない
場合、約７０％のダイオードがＢの特性を、３０％のダ
イオードがＣの特性を有していることが判った。このこ
とは本発明によって、金属不純物が有効にゲッタリング
され且つ除去でき、さらに、これらの不純物を核とした
ｇ−ｒ電流が略２桁以上減少されることを意味している
。
【００１７】以上、実施例にも示されているように、ゲ
ッタリングサイト形成は、半導体ウエハの表面、すなわ
ち、ウエハ裏面の反対側が露出していない状態で行うこ
とが望ましい。露出していると、その部分から汚染不純
物がウエハ内へ侵入してしまうので、ゲッタリングが有
効に行われないからである。汚染不純物としては、Ｆｅ
，Ｃｕなどのほかに、Ａｕ，Ｃｒ，Ｃｏ，Ｎｉなどが存
在する。また、本発明は、前述したウエハ処理工程中の
任意の熱処理を利用するほうが、ゲッタリング処理専用
の熱処理を用いるよりも効率的に実施することができる
。その際に、７００℃以上の高温熱処理を少なくとも１
回は利用するとゲッタリング作用を有効に働かせること
ができる。さらに、本発明の熱処理をすべて高温熱処理
にすれば、不純物の汚染が著しいウエハに対して十分に
対応ができる。
ッタリングサイト形成は、半導体ウエハの表面、すなわ
ち、ウエハ裏面の反対側が露出していない状態で行うこ
とが望ましい。露出していると、その部分から汚染不純
物がウエハ内へ侵入してしまうので、ゲッタリングが有
効に行われないからである。汚染不純物としては、Ｆｅ
，Ｃｕなどのほかに、Ａｕ，Ｃｒ，Ｃｏ，Ｎｉなどが存
在する。また、本発明は、前述したウエハ処理工程中の
任意の熱処理を利用するほうが、ゲッタリング処理専用
の熱処理を用いるよりも効率的に実施することができる
。その際に、７００℃以上の高温熱処理を少なくとも１
回は利用するとゲッタリング作用を有効に働かせること
ができる。さらに、本発明の熱処理をすべて高温熱処理
にすれば、不純物の汚染が著しいウエハに対して十分に
対応ができる。
【００１８】また、本発明を４ＭビットのＤＲＡＭデバ
イスに適用した結果、従来のポーズ歩留（リダンダンシ
ーなし）が７０〜８０％であるのに対し、本発明のそれ
は９９％以上と飛躍的改善がなされた。さらに、他のデ
バイス、たとえばＣＣＤイメ−ジセンサなどに本発明を
適用すれば、微小白キズの殆ど発生しないものが得られ
る。
イスに適用した結果、従来のポーズ歩留（リダンダンシ
ーなし）が７０〜８０％であるのに対し、本発明のそれ
は９９％以上と飛躍的改善がなされた。さらに、他のデ
バイス、たとえばＣＣＤイメ−ジセンサなどに本発明を
適用すれば、微小白キズの殆ど発生しないものが得られ
る。
【００１９】なお本発明は、上記実施例に限らずその応
用が可能である。例えば上記実施例は、ゲッタリングサ
イト形成手段として研削法によったが、他の方法として
、微細な粒子（例えばドライアイス）をウエハ裏面に吹
き付けて機械的に破砕層を設ける手段をとってもよいし
、例えばＳｉＯ２ パウダーなどを用いたホーニング法
によってもでき、ウエハ裏面へのイオン注入やレーザ照
射方式によって破砕層を形成することも可能である。前
記ホ−ニング法は、シリカ（ＳｉＯ２ ）パウダ−をウ
エハ裏面へ吹き付けて破砕層を形成するものである。
用が可能である。例えば上記実施例は、ゲッタリングサ
イト形成手段として研削法によったが、他の方法として
、微細な粒子（例えばドライアイス）をウエハ裏面に吹
き付けて機械的に破砕層を設ける手段をとってもよいし
、例えばＳｉＯ２ パウダーなどを用いたホーニング法
によってもでき、ウエハ裏面へのイオン注入やレーザ照
射方式によって破砕層を形成することも可能である。前
記ホ−ニング法は、シリカ（ＳｉＯ２ ）パウダ−をウ
エハ裏面へ吹き付けて破砕層を形成するものである。
【００２０】前記イオン注入による方法は、Ａｒ、Ｏ、
Ｐなどをウエハ裏面に打ち込み、イオン照射によるダメ
−ジにより格子歪みを与え、その歪み場に重金属をゲッ
タリングする方法である。たとえば、図１に示すように
表面が熱酸化膜２によって覆われたＮ型シリコン基板１
の裏面に破砕層３を形成する場合に、この方法を用いる
。Ａｒイオンを、注入電圧１５０ｋｅＶ、ド−ズ量１×
１０１６／ｃｍ２ の条件でウエハ裏面へ注入し、その
後、９００℃、３０分の熱処理条件でゲッタリングを行
って破砕層に不純物をトラップさせる。前記レ−ザ照射
方式は、ウエハ裏面にレ−ザビ−ムを照射して欠陥を導
入する方法である。レ−ザを照射してウエハ裏面の表面
層を溶解し、それが固化する際に転位や点欠陥が導入さ
れてゲッタリング効果が現れるものである。
Ｐなどをウエハ裏面に打ち込み、イオン照射によるダメ
−ジにより格子歪みを与え、その歪み場に重金属をゲッ
タリングする方法である。たとえば、図１に示すように
表面が熱酸化膜２によって覆われたＮ型シリコン基板１
の裏面に破砕層３を形成する場合に、この方法を用いる
。Ａｒイオンを、注入電圧１５０ｋｅＶ、ド−ズ量１×
１０１６／ｃｍ２ の条件でウエハ裏面へ注入し、その
後、９００℃、３０分の熱処理条件でゲッタリングを行
って破砕層に不純物をトラップさせる。前記レ−ザ照射
方式は、ウエハ裏面にレ−ザビ−ムを照射して欠陥を導
入する方法である。レ−ザを照射してウエハ裏面の表面
層を溶解し、それが固化する際に転位や点欠陥が導入さ
れてゲッタリング効果が現れるものである。
【００２１】また、ゲッタリングサイト形成に、前記の
（３） 項で述べた如きリン拡散法を用いてもよい。リ
ン拡散法は、裏面にリンなどを高濃度に拡散し、拡散層
または拡散源層中に不純物を取り込む方法であり、リン
ゲッタと称されている。ＰＳＧやＰＯＣｌ３ 、ホスフ
ィン（ＰＨ３ ）などをソ−スとして、８００℃〜１０
００℃程度の高温でリンをウエハ裏面に拡散することに
より行われ、素子製造工程の前および工程中のいずれに
おいても用いられる。ゲッタリング温度におけるリンの
固溶限以上に拡散されたリン拡散層の部分が有効なゲッ
タリングサイトとして働く。この層の巾をゲッタリング
サイトの巾と定義すると、およそ１０００℃のリン拡散
で１μｍ、９００℃のリン拡散で０．２μｍ、８００℃
ののリン拡散で０．１μｍ以下の巾のゲッタリングサイ
トが得られる。この方法においても前述のように３つの
工程を１サイクルとする工程で行われる。すなわち、高
濃度リン拡散層を形成してゲッタリングサイトとし、そ
の後、熱処理によって汚染不純物をゲッタリングサイト
に捕獲し、最後に、ゲッタリングサイトを除去する。こ
の際、高濃度リン拡散層形成のための熱処理をこの拡散
層形成後も継続して、ゲッタリングのための熱処理とし
て兼用させてもよい。この方法では２工程を１度に行う
ために工程が簡略化される。さらに、破砕層からなるゲ
ッタリングサイトを備えたウエハをＰＯＣｌ３ などの
リンを含む熱処理によってゲッタリングを行う事、すな
わち、リンゲッタと他のゲッタリング方法を併用してゲ
ッタリング効率を上げることもできる。
（３） 項で述べた如きリン拡散法を用いてもよい。リ
ン拡散法は、裏面にリンなどを高濃度に拡散し、拡散層
または拡散源層中に不純物を取り込む方法であり、リン
ゲッタと称されている。ＰＳＧやＰＯＣｌ３ 、ホスフ
ィン（ＰＨ３ ）などをソ−スとして、８００℃〜１０
００℃程度の高温でリンをウエハ裏面に拡散することに
より行われ、素子製造工程の前および工程中のいずれに
おいても用いられる。ゲッタリング温度におけるリンの
固溶限以上に拡散されたリン拡散層の部分が有効なゲッ
タリングサイトとして働く。この層の巾をゲッタリング
サイトの巾と定義すると、およそ１０００℃のリン拡散
で１μｍ、９００℃のリン拡散で０．２μｍ、８００℃
ののリン拡散で０．１μｍ以下の巾のゲッタリングサイ
トが得られる。この方法においても前述のように３つの
工程を１サイクルとする工程で行われる。すなわち、高
濃度リン拡散層を形成してゲッタリングサイトとし、そ
の後、熱処理によって汚染不純物をゲッタリングサイト
に捕獲し、最後に、ゲッタリングサイトを除去する。こ
の際、高濃度リン拡散層形成のための熱処理をこの拡散
層形成後も継続して、ゲッタリングのための熱処理とし
て兼用させてもよい。この方法では２工程を１度に行う
ために工程が簡略化される。さらに、破砕層からなるゲ
ッタリングサイトを備えたウエハをＰＯＣｌ３ などの
リンを含む熱処理によってゲッタリングを行う事、すな
わち、リンゲッタと他のゲッタリング方法を併用してゲ
ッタリング効率を上げることもできる。
【００２２】また、ゲッタリングサイト形成には、前記
（４）項に述べた膜形成法を利用することができる。半
導体ウエハの裏面にＳｉ３Ｎ４膜やポリシリコン膜を堆
積すると、弾性歪みが誘起されてゲッタリングサイトが
形成される。例えば、この裏面にＣＶＤもしくはスパッ
タリングによりＳｉ３Ｎ４膜を堆積する。この界面に応
力がかかり、熱処理した際に汚染不純物が偏析される。
（４）項に述べた膜形成法を利用することができる。半
導体ウエハの裏面にＳｉ３Ｎ４膜やポリシリコン膜を堆
積すると、弾性歪みが誘起されてゲッタリングサイトが
形成される。例えば、この裏面にＣＶＤもしくはスパッ
タリングによりＳｉ３Ｎ４膜を堆積する。この界面に応
力がかかり、熱処理した際に汚染不純物が偏析される。
【００２３】また実施例では、ウエハ裏面の破砕層に不
純物を捕獲させたコンタミネイテッドレイヤの除去と、
次の新たなウエハ裏面の破砕層生成の間に通常の半導体
製造プロセスを挿入した方法をとったが、上記コンタミ
ネイテッドレイヤの除去および新たな破砕層生成を連続
して実施する方式をとってもよいし、更に、このように
連続する場合は同一の装置（例えば研削装置）で行なっ
てもよい。そのときは、破砕層形成時とコンタミネイテ
ッドレイヤ研削時とでは砥石の粒径を必要に応じて変え
ることもできる。また、前記研削法による実施例ではゲ
ッタリングのための熱処理温度として９００℃以上のプ
ロセスを選択したが、温度はさらに低温領域の選択も可
能で、例えば４５０℃のＦＧシンター前にウエハ裏面に
破砕層からなるゲッタリングサイトを形成し、シンター
後、上記破砕層に捕獲した不純物を除去させる手段をと
ってもよい。また、製造プロセス中の熱処理を代用せず
に専用の熱処理をゲッタリングに用いることも当然可能
である。
純物を捕獲させたコンタミネイテッドレイヤの除去と、
次の新たなウエハ裏面の破砕層生成の間に通常の半導体
製造プロセスを挿入した方法をとったが、上記コンタミ
ネイテッドレイヤの除去および新たな破砕層生成を連続
して実施する方式をとってもよいし、更に、このように
連続する場合は同一の装置（例えば研削装置）で行なっ
てもよい。そのときは、破砕層形成時とコンタミネイテ
ッドレイヤ研削時とでは砥石の粒径を必要に応じて変え
ることもできる。また、前記研削法による実施例ではゲ
ッタリングのための熱処理温度として９００℃以上のプ
ロセスを選択したが、温度はさらに低温領域の選択も可
能で、例えば４５０℃のＦＧシンター前にウエハ裏面に
破砕層からなるゲッタリングサイトを形成し、シンター
後、上記破砕層に捕獲した不純物を除去させる手段をと
ってもよい。また、製造プロセス中の熱処理を代用せず
に専用の熱処理をゲッタリングに用いることも当然可能
である。
【００２４】ゲッタリングサイトとして破砕層を用いる
場合は、前述のように微細な砥粒をもつ砥石を備えた研
削装置を用いる。図６は、砥石の粒径（縦軸）とこの砥
石を用いて形成される半導体ウエハ裏面からの破砕層の
深さ（横軸）との関係を示す特性図である。破砕層は、
半導体ウエハ裏面の表面から大体０．２〜２μｍにまで
形成される。破砕層の深さは、この粒径の大きさにほぼ
比例しているので、砥石の種類によって調節される。破
砕層などゲッタリングサイトの深さは、捕獲すべき汚染
不純物の量によって決められるものである。半導体装置
の高集積度化が進むに従って、素子の微細化も著しく、
その結果高温、長時間のゲッタリングが行いがたくなっ
ている。この様な現状で本発明の方法を適用すれば余り
高温、長時間を要せずに不純物を効果的に取り除くこと
ができる。その際、ゲッタリングサイトの深さを例えば
、０．１μｍ程度以下に浅くしかもサイクルの回数を多
くすれば、特性に影響を与える微量な不純物でも十分確
実に取り除くことができる。この破砕層を形成するため
に使用する砥石の粒径は、図のように大体１〜１５μｍ
であるが、コンタミネイテッドレイヤを研削除去する際
の砥石の粒径は、前記実施例に示すように１〜２μｍ程
度であるので、両工程を同一の装置で処理するにしても
、前述したように、破砕層除去時とゲッタリングサイト
形成時とでは必要に応じて砥石粒径を変えるべきである
。また、本発明において、破砕層の深さは、上記の様な
範囲に限定されるものではない。１．５μｍを越える破
砕層（例えば、図１〜図３の実施例では１５μｍの粒径
の砥石を用いて破砕層を形成しているが、この砥石を用
いると２μｍに近い深さの破砕層ができる。）でも良い
し、逆に、０．１μｍ以下でも可能である。この深さは
、半導体ウエハがどの程度不純物に汚染されているかに
よって決められるものである。
場合は、前述のように微細な砥粒をもつ砥石を備えた研
削装置を用いる。図６は、砥石の粒径（縦軸）とこの砥
石を用いて形成される半導体ウエハ裏面からの破砕層の
深さ（横軸）との関係を示す特性図である。破砕層は、
半導体ウエハ裏面の表面から大体０．２〜２μｍにまで
形成される。破砕層の深さは、この粒径の大きさにほぼ
比例しているので、砥石の種類によって調節される。破
砕層などゲッタリングサイトの深さは、捕獲すべき汚染
不純物の量によって決められるものである。半導体装置
の高集積度化が進むに従って、素子の微細化も著しく、
その結果高温、長時間のゲッタリングが行いがたくなっ
ている。この様な現状で本発明の方法を適用すれば余り
高温、長時間を要せずに不純物を効果的に取り除くこと
ができる。その際、ゲッタリングサイトの深さを例えば
、０．１μｍ程度以下に浅くしかもサイクルの回数を多
くすれば、特性に影響を与える微量な不純物でも十分確
実に取り除くことができる。この破砕層を形成するため
に使用する砥石の粒径は、図のように大体１〜１５μｍ
であるが、コンタミネイテッドレイヤを研削除去する際
の砥石の粒径は、前記実施例に示すように１〜２μｍ程
度であるので、両工程を同一の装置で処理するにしても
、前述したように、破砕層除去時とゲッタリングサイト
形成時とでは必要に応じて砥石粒径を変えるべきである
。また、本発明において、破砕層の深さは、上記の様な
範囲に限定されるものではない。１．５μｍを越える破
砕層（例えば、図１〜図３の実施例では１５μｍの粒径
の砥石を用いて破砕層を形成しているが、この砥石を用
いると２μｍに近い深さの破砕層ができる。）でも良い
し、逆に、０．１μｍ以下でも可能である。この深さは
、半導体ウエハがどの程度不純物に汚染されているかに
よって決められるものである。
【００２５】図７は、砥石の粒径（横軸）とこの砥石を
用いて形成される前記破砕層に捕獲される汚染不純物で
あるＣｕの量（縦軸）との関係を示す特性図である。Ｃ
ｕを捕獲する熱処理条件は、１０００℃、Ｎ２ 雰囲気
で１時間である。図６に示すように砥石の粒径は、破砕
層の深さにほぼ比例しているので、前記の熱処理条件を
一定にすれば、破砕層に捕獲されるＣｕの量は、破砕層
の深さが深いほど増加することがわかる。図７に示した
ように、この実施例に用いた砥石は、砥石番号が＃１２
００、＃４０００、＃１００００のものであり、これら
の砥石粒径は、それぞれ１２μｍ、４μｍ、１〜２μｍ
である。砥石の粒径が１２μｍ、４μｍ、１〜２μｍの
ときの破砕層の深さは、図６から、それぞれ１．５μｍ
、０．４μｍ、０．２ないし０．３μｍであり、そのと
きの破砕層に捕獲されたＣｕの量は、それぞれ、約２×
１０１４ａｔｏｍｓ／ｃｍ２ 、約５×１０１３ａｔｏ
ｍｓ／ｃｍ２ 、約３×１０１３ａｔｏｍｓ／ｃｍ２
である。汚染不純物の量は、各製造工程の設備によって
異なり、この量の大小によって破砕層などゲッタリング
サイトの深さを調節し、これを必要最小限の深さに設定
するのが適当である。
用いて形成される前記破砕層に捕獲される汚染不純物で
あるＣｕの量（縦軸）との関係を示す特性図である。Ｃ
ｕを捕獲する熱処理条件は、１０００℃、Ｎ２ 雰囲気
で１時間である。図６に示すように砥石の粒径は、破砕
層の深さにほぼ比例しているので、前記の熱処理条件を
一定にすれば、破砕層に捕獲されるＣｕの量は、破砕層
の深さが深いほど増加することがわかる。図７に示した
ように、この実施例に用いた砥石は、砥石番号が＃１２
００、＃４０００、＃１００００のものであり、これら
の砥石粒径は、それぞれ１２μｍ、４μｍ、１〜２μｍ
である。砥石の粒径が１２μｍ、４μｍ、１〜２μｍの
ときの破砕層の深さは、図６から、それぞれ１．５μｍ
、０．４μｍ、０．２ないし０．３μｍであり、そのと
きの破砕層に捕獲されたＣｕの量は、それぞれ、約２×
１０１４ａｔｏｍｓ／ｃｍ２ 、約５×１０１３ａｔｏ
ｍｓ／ｃｍ２ 、約３×１０１３ａｔｏｍｓ／ｃｍ２
である。汚染不純物の量は、各製造工程の設備によって
異なり、この量の大小によって破砕層などゲッタリング
サイトの深さを調節し、これを必要最小限の深さに設定
するのが適当である。
【００２６】本発明の方法は、既存のすべての半導体デ
バイスに適用可能である。前述したＤＲＡＭ、ＣＣＤは
もとより、ＳＲＡＭなど他のメモリ、論理回路、メモリ
と論理回路を混載したもの等に用いることができる。さ
らに、１６Ｍビット以降のデバイスにも十分適用するこ
とができる。
バイスに適用可能である。前述したＤＲＡＭ、ＣＣＤは
もとより、ＳＲＡＭなど他のメモリ、論理回路、メモリ
と論理回路を混載したもの等に用いることができる。さ
らに、１６Ｍビット以降のデバイスにも十分適用するこ
とができる。
【００２７】
【発明の効果】以上詳述した如く本発明によれば、ゲッ
タリングを何回も繰り返すので汚染不純物を良好に捕獲
することができ、例えば、メモリデバイスにおけるポー
ズ特性のように、半導体装置の電気的特性が向上し、ま
た、半導体装置の他の製造工程における熱処理をゲッタ
リングに利用しているので、製造歩留や信頼性の向上な
どが可能となるものである。
タリングを何回も繰り返すので汚染不純物を良好に捕獲
することができ、例えば、メモリデバイスにおけるポー
ズ特性のように、半導体装置の電気的特性が向上し、ま
た、半導体装置の他の製造工程における熱処理をゲッタ
リングに利用しているので、製造歩留や信頼性の向上な
どが可能となるものである。
【図１】本発明の実施例の製造工程断面図。
【図２】本発明の実施例の製造工程断面図。
【図３】本発明の実施例の製造工程断面図。
【図４】裏面研削による強制汚染Ｆｅのゲッタ効果を示
す特性図。
す特性図。
【図５】ダイオードのリーク特性図。
【図６】砥石粒径とウエハ裏面の破砕層の深さとの関係
を示す特性図。
を示す特性図。
【図７】砥石粒径と捕獲されるＣｕの量との関係を示す
特性図。
特性図。
１ 半導体ウエハ
２ 熱酸化膜
３ 破砕層
５ Ｐウエル
６ 熱酸化膜
７ Ｓｉ３Ｎ４膜
８ フィ−ルド酸化膜
９ ポリシリコン電極
１０ Ｐ＋ソース／ドレイン
１１ 層間絶縁膜
１２ Ａｌ−Ｓｉ−Ｃｕ電極
１３ Ｎ＋ソ−ス／ドレイン
３１ 破砕層
３２ 破砕層
Claims (15)
- 【請求項１】 半導体ウエハの裏面にゲッタリングサ
イトを形成する第１の工程と、前記半導体ウエハを熱処
理して前記ウエハ中の汚染不純物を前記ゲッタリングサ
イトに捕獲する第２の工程と、前記汚染不純物を捕獲し
たゲッタリングサイトであるコンタミネイテッドレイヤ
を除去する第３の工程とを具備し、前記第１ないし第３
の工程を１サイクルとして、このサイクルを少なくとも
２回以上繰り返すことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記ゲッタリングサイト形成は、微細
砥粒を用いた研削法、ＳｉＯ２ パウダ−を用いたホ−
ニング法、イオン注入法、レーザ照射法、リン拡散法、
膜形成法のいずれか１つもしくはこれらの方法を組み合
わせて用いる事を特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 前記リン拡散法を用いる場合において
、半導体ウエハの裏面にゲッタリングサイトを形成する
第１の工程と汚染不純物を前記ゲッタリングサイトに捕
獲する第２の工程とは、同一の熱処理で行われることを
特徴とする請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記リン拡散法を用いる場合において
、ゲッタリングサイトを形成するリン拡散温度を８００
℃〜１０００℃としたことを特徴とする請求項２に記載
の半導体装置の製造方法。 - 【請求項５】 前記ゲッタリングサイトは、破砕層か
らなるものであり、かつ、熱処理が、リンを含む雰囲気
で行われる事を特徴とする請求項１に記載の半導体装置
の製造方法。 - 【請求項６】 前記ゲッタリングサイトの深さは、２
μｍ以下であることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項７】 前記ゲッタリングサイト形成は、前記
ウエハの表面が露出していない状態で行う事を特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項８】 前記熱処理は、ゲッタリングサイトに
汚染不純物を捕獲させる専用の熱処理は行わずに前記半
導体装置を製造する他の工程の熱処理によって代用させ
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項９】 前記熱処理温度が７００℃以上の高温
熱処理工程を含むサイクルを少なくとも１回行うことを
特徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 前記他の工程の熱処理の温度は、す
べて、７００℃以上の高温であることを特徴とする請求
項８に記載の半導体装置の製造方法。 - 【請求項１１】 前記熱処理が、ウエル形成工程また
はフィ−ルド酸化膜形成工程もしくは両工程の熱処理を
用いることを特徴とする請求項７に記載の半導体装置の
製造方法。 - 【請求項１２】 ＦＧシンタ前に半導体ウエハ裏面に
ゲッタリングサイトを形成し、このＦＧシンタ後にこの
ゲッタリングサイトを、捕獲した汚染不純物とともに除
去することを特徴とする請求項８に記載の半導体装置の
製造方法。 - 【請求項１３】 前記コンタミネイテッドレイヤの除
去は機械的研削によって行うことを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項１４】 前記機械的研削によって、コンタミ
ネイテッドレイヤを除去すると同時に新たなゲッタリン
グサイトも形成することを特徴とする請求項１３に記載
の半導体装置の製造方法。 - 【請求項１５】 前記機械的研削を行う砥石の粒度を
、前記コンタミネイテッドレイヤを除去するときと前記
ゲッタリングサイトを形成するときとではかえることを
特徴とする請求項１４に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3078686A JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
| US07/725,568 US5162241A (en) | 1990-07-05 | 1991-07-03 | Method of manufacturing a semiconductor device |
| EP19910111028 EP0466014A3 (en) | 1990-07-05 | 1991-07-03 | External gettering during manufacture of semiconductor devices |
| KR1019910011308A KR940010512B1 (ko) | 1990-07-05 | 1991-07-04 | 반도체 장치의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17630290 | 1990-07-05 | ||
| JP2-176302 | 1990-07-05 | ||
| JP3078686A JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218921A true JPH04218921A (ja) | 1992-08-10 |
| JP2575545B2 JP2575545B2 (ja) | 1997-01-29 |
Family
ID=26419738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078686A Expired - Lifetime JP2575545B2 (ja) | 1990-07-05 | 1991-02-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5162241A (ja) |
| EP (1) | EP0466014A3 (ja) |
| JP (1) | JP2575545B2 (ja) |
| KR (1) | KR940010512B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698891A (en) * | 1994-03-25 | 1997-12-16 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| KR20030015769A (ko) * | 2001-08-17 | 2003-02-25 | 주식회사 실트론 | 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| KR20030032701A (ko) * | 2001-10-19 | 2003-04-26 | 주식회사 실트론 | 반도체 웨이퍼 및 그의 제조방법 |
| JP2005317846A (ja) * | 2004-04-30 | 2005-11-10 | Disco Abrasive Syst Ltd | 半導体デバイス及び半導体デバイスの加工方法 |
| JP2006041258A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | ゲッタリング層を有する半導体チップとその製造方法 |
| JP2008181941A (ja) * | 2007-01-23 | 2008-08-07 | Covalent Materials Corp | 金属系不純物の除去方法 |
| WO2011104777A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
| WO2014054121A1 (ja) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
| JP2017059837A (ja) * | 2016-10-25 | 2017-03-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2018182241A (ja) * | 2017-04-21 | 2018-11-15 | 株式会社ディスコ | ゲッタリング能力の評価方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL100979A0 (en) * | 1991-03-18 | 1992-11-15 | Hughes Aircraft Co | Method for establishing an electrical field at a surface of a semiconductor device |
| US6997985B1 (en) | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| JP3242566B2 (ja) * | 1995-04-27 | 2001-12-25 | 富士通株式会社 | 分析試料の調製方法、不純物の分析方法及び高純度燐酸の調製方法ならびに半導体装置の製造方法 |
| US5789308A (en) * | 1995-06-06 | 1998-08-04 | Advanced Micro Devices, Inc. | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US6004868A (en) | 1996-01-17 | 1999-12-21 | Micron Technology, Inc. | Method for CMOS well drive in a non-inert ambient |
| US5773356A (en) | 1996-02-20 | 1998-06-30 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6013566A (en) * | 1996-10-29 | 2000-01-11 | Micron Technology Inc. | Method of forming a doped region in a semiconductor substrate |
| US6492282B1 (en) * | 1997-04-30 | 2002-12-10 | Siemens Aktiengesellschaft | Integrated circuits and manufacturing methods |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US6146980A (en) * | 1997-06-04 | 2000-11-14 | United Microelectronics Corp. | Method for manufacturing silicon substrate having gettering capability |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JPH1140498A (ja) * | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6153495A (en) * | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
| US5888838A (en) | 1998-06-04 | 1999-03-30 | International Business Machines Corporation | Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information |
| JP2000031265A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体装置の製造方法 |
| JP2000183068A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE19915078A1 (de) * | 1999-04-01 | 2000-10-12 | Siemens Ag | Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| AU6905000A (en) | 1999-08-10 | 2001-03-05 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| DE19950563A1 (de) * | 1999-10-20 | 2001-05-03 | Infineon Technologies Ag | Verfahren zur Reinigung einer monokristallinen Silizium-Halbleiterscheibe |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| JP4738610B2 (ja) * | 2001-03-02 | 2011-08-03 | 株式会社トプコン | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 |
| US6958264B1 (en) * | 2001-04-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Scribe lane for gettering of contaminants on SOI wafers and gettering method |
| JP2005093869A (ja) * | 2003-09-19 | 2005-04-07 | Mimasu Semiconductor Industry Co Ltd | シリコンウエーハの再生方法及び再生ウエーハ |
| JP4943636B2 (ja) * | 2004-03-25 | 2012-05-30 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP2007220825A (ja) * | 2006-02-15 | 2007-08-30 | Sumco Corp | シリコンウェーハの製造方法 |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8008107B2 (en) * | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
| JP5365063B2 (ja) * | 2008-05-07 | 2013-12-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US8541305B2 (en) * | 2010-05-24 | 2013-09-24 | Institute of Microelectronics, Chinese Academy of Sciences | 3D integrated circuit and method of manufacturing the same |
| CN104285285B (zh) | 2012-08-22 | 2017-03-01 | 富士电机株式会社 | 半导体装置的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5244163A (en) * | 1975-10-03 | 1977-04-06 | Hitachi Ltd | Process for productin of semiconductor element |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS54133079A (en) * | 1978-04-07 | 1979-10-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS57124428A (en) * | 1981-01-26 | 1982-08-03 | Nec Corp | Manufacture of semiconductor device |
| JPS6149428A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61120428A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | シリコン基板の処理方法 |
| JPH01241137A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| FR2435818A1 (fr) * | 1978-09-08 | 1980-04-04 | Ibm France | Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs |
| JPS583375B2 (ja) * | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
| US5006475A (en) * | 1989-07-12 | 1991-04-09 | Texas Instruments Incorporated | Method for backside damage of silicon wafers |
| US4415373A (en) * | 1981-11-17 | 1983-11-15 | Allied Corporation | Laser process for gettering defects in semiconductor devices |
| US4410395A (en) * | 1982-05-10 | 1983-10-18 | Fairchild Camera & Instrument Corporation | Method of removing bulk impurities from semiconductor wafers |
| JPS6142911A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | イオン注入による導電層形成方法 |
| US4659400A (en) * | 1985-06-27 | 1987-04-21 | General Instrument Corp. | Method for forming high yield epitaxial wafers |
| DD258681A1 (de) * | 1986-04-02 | 1988-07-27 | Erfurt Mikroelektronik | Verfahren zum herstellen getterfaehiger und formstabiler halbleiterscheiben |
| JPH01184834A (ja) * | 1988-01-13 | 1989-07-24 | Nec Corp | 半導体装置の製造方法 |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
-
1991
- 1991-02-18 JP JP3078686A patent/JP2575545B2/ja not_active Expired - Lifetime
- 1991-07-03 EP EP19910111028 patent/EP0466014A3/en not_active Withdrawn
- 1991-07-03 US US07/725,568 patent/US5162241A/en not_active Expired - Lifetime
- 1991-07-04 KR KR1019910011308A patent/KR940010512B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5244163A (en) * | 1975-10-03 | 1977-04-06 | Hitachi Ltd | Process for productin of semiconductor element |
| JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
| JPS54133079A (en) * | 1978-04-07 | 1979-10-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS57124428A (en) * | 1981-01-26 | 1982-08-03 | Nec Corp | Manufacture of semiconductor device |
| JPS6149428A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61120428A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | シリコン基板の処理方法 |
| JPH01241137A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698891A (en) * | 1994-03-25 | 1997-12-16 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| KR20030015769A (ko) * | 2001-08-17 | 2003-02-25 | 주식회사 실트론 | 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| KR20030032701A (ko) * | 2001-10-19 | 2003-04-26 | 주식회사 실트론 | 반도체 웨이퍼 및 그의 제조방법 |
| JP2005317846A (ja) * | 2004-04-30 | 2005-11-10 | Disco Abrasive Syst Ltd | 半導体デバイス及び半導体デバイスの加工方法 |
| JP2006041258A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | ゲッタリング層を有する半導体チップとその製造方法 |
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
| JP2008181941A (ja) * | 2007-01-23 | 2008-08-07 | Covalent Materials Corp | 金属系不純物の除去方法 |
| JP2011176003A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2011104777A1 (ja) * | 2010-02-23 | 2011-09-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| WO2014054121A1 (ja) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
| US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US10950461B2 (en) | 2012-10-02 | 2021-03-16 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| DE112012006967B4 (de) | 2012-10-02 | 2022-09-01 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| JP2017059837A (ja) * | 2016-10-25 | 2017-03-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2018182241A (ja) * | 2017-04-21 | 2018-11-15 | 株式会社ディスコ | ゲッタリング能力の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5162241A (en) | 1992-11-10 |
| EP0466014A3 (en) | 1993-03-03 |
| EP0466014A2 (en) | 1992-01-15 |
| KR940010512B1 (ko) | 1994-10-24 |
| JP2575545B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575545B2 (ja) | 半導体装置の製造方法 | |
| JP2786081B2 (ja) | Ｓｏｉ基板 | |
| JP3524141B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006019360A (ja) | 固体撮像装置およびその製造方法 | |
| US6391746B1 (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| JP3589473B2 (ja) | Ｓｉ半導体素子の製造方法 | |
| JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
| JP3165071B2 (ja) | 半導体基板及びその製造方法 | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05136153A (ja) | 半導体装置及びその製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2014033982A1 (ja) | 半導体素子の製造方法 | |
| JPH0737893A (ja) | 半導体装置およびその製造方法 | |
| US9136125B2 (en) | Substrate of semiconductor device, for gettering metallic impurity | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH01245528A (ja) | 固体撮像装置の製造方法 | |
| KR100280105B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0737892A (ja) | 半導体集積回路装置 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JPH04137632A (ja) | 半導体装置の製造方法 | |
| JPH03155136A (ja) | ゲッタリング方法 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JPH04101428A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |