JPWO2014033982A1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JPWO2014033982A1
JPWO2014033982A1 JP2014532732A JP2014532732A JPWO2014033982A1 JP WO2014033982 A1 JPWO2014033982 A1 JP WO2014033982A1 JP 2014532732 A JP2014532732 A JP 2014532732A JP 2014532732 A JP2014532732 A JP 2014532732A JP WO2014033982 A1 JPWO2014033982 A1 JP WO2014033982A1
Authority
JP
Japan
Prior art keywords
heat treatment
temperature
semiconductor substrate
type region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014532732A
Other languages
English (en)
Inventor
暁彦 相良
暁彦 相良
柴田　聡
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014033982A1 publication Critical patent/JPWO2014033982A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

次の（ａ）〜（ｃ）の工程により、半導体素子を製造する。（ａ）単結晶Ｓｉから形成された半導体基体に不純物イオンを注入し、前記半導体基体にｎ型領域またはｐ型領域の少なくとも一方を形成する工程、（ｂ）前記ｎ型領域またはｐ型領域が形成された半導体基体に対し、昇降温速度が４０℃／ｓｅｃ以上かつ最高到達温度が１０００℃以上１２００℃以下の第１の熱処理を行う工程、（ｃ）前記第１の熱処理を施した半導体基体に対し、前記第１の熱処理よりも昇降温速度が低い熱処理法を用いて第２の熱処理を行う工程。

Description

本開示は、半導体素子の製造方法に関する。
本明細書における「半導体素子」とは、半導体部分を少なくとも一部に含む電子素子を意味する。半導体素子は、典型的には、単結晶半導体層または単結晶半導体基板を有する集積回路装置または固体撮像装置であり得る。なお、本明細書では、「半導体層」および「半導体基板」を総称して「半導体基体」と称する場合がある。以下、従来の半導体素子の例として、固体撮像装置について説明する。
代表的な固体撮像装置として、シリコン（Ｓｉ）をベースとしたＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサの開発が進められている。
これらイメージセンサにおいて重要な機能を担う光電変換部や電荷転送部は、Ｓｉ基板またはＳｉ基板上にエピタキシャル成長したＳｉ薄膜中に、ｐ型の不純物であるボロン（Ｂ）やｎ型の不純物であるヒ素（Ａｓ）やリン（Ｐ）などの不純物イオンを注入することで形成される。この時、注入される不純物イオンは、高加速電圧で基板または薄膜に衝突し、物理的に打ち込まれるため、注入直後の基板または薄膜においては、結晶が大幅に乱されており、導入された不純物は十分に活性化していない、かつ、多数の欠陥が存在している。
そこで、不純物の活性化及び欠陥の低減を目的として、イオン注入後には加熱処理が施される。
不純物の十分な活性化を行うためには、熱処理時の最高到達温度を１０００℃以上に設定する必要があるが、最高到達温度の上昇に伴いサーマルバジェットが大きくなると、不純物が熱によって拡散する。このため、光電変換量や電荷転送量等が低減し、デバイス特性に悪影響を与える。
また、素子の微細化を困難なものにしてしまうという弊害も生じる。
そこで、不純物の十分な活性化を確保しつつ、拡散を抑制できる熱処理方法として、従来の電気炉を用いた長時間アニール（ＦＡ）に代わり、特許文献１に開示されるような急速熱アニール（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ）法を用いた昇降温速度の高い、高温短時間アニールが採用されている。
また、最近では、アニール時間の更なる短縮に向け、特許文献２に開示されるレーザアニール（ＬＳＡ）法や特許文献３に開示されるフラッシュランプアニール（ＦＬＡ）法の検討も行われている。
しかし近年、非特許文献１で開示されるような研究結果から、ＲＴＡ等の高温短時間アニール処理においては、昇降温速度が高く、急激な加熱・冷却を行うため、欠陥の回復が不十分である、または、新たな欠陥が導入されるということが明らかになった。
特開２００１−２９１６７７号公報 特開２００７−２８１３１８号公報 特開２００８−０９８６４０号公報
A. Sagara, M. Hiraiwa, A. Uedono and S. Shibata, "Detection and Characterization of Residual Damage in Low-Dose Arsenic Implanted Silicon after High-Temperature Annealing", IEEE. Proc. The 12th International Workshop on Junction Technology 2012, p.81-84.
本開示は、上記課題に鑑みてなされたものであり、注入された不純物の拡散を抑制しつつ十分な活性化を行うことができ、しかも不純物注入時に導入された結晶欠陥の回復をも行うことができる熱処理方法を提供する。
以上の課題を解決するために本開示の半導体素子の製造方法は、
（ａ）単結晶Ｓｉから形成された半導体基体に不純物イオンを注入し、前記半導体基体にｎ型領域またはｐ型領域の少なくとも一方を形成する工程と、
（ｂ）前記ｎ型領域またはｐ型領域が形成された半導体基体に対し、昇降温速度が４０℃／ｓｅｃ以上かつ最高到達温度が１０００℃以上１２００℃以下の第１の熱処理を行う工程と、
（ｃ）前記第１の熱処理を施した半導体基体に対し、前記第１の熱処理よりも昇降温速度が低く、かつ、熱処理温度が７００℃以上７５０℃以下である熱処理法を用いて第２の熱処理を行う工程と、
を有する。
本開示によれば、従来の半導体デバイスの製造プロセスで用いられてきた熱処理装置を用いて、半導体素子に注入された不純物の拡散を抑制しつつ十分な活性化を行うことができ、しかも不純物注入時に導入された結晶欠陥の回復をも行うことができる。このため、固体撮像装置に適用すれば、簡便かつ低コストで、感度特性や電荷転送効率、画質に優れた固体撮像装置が実現できる。
本開示の実施形態における半導体素子の製造方法によって製造され得るＣＣＤイメージセンサの断面図 本開示の実施形態における半導体素子の製造方法を示すフローチャート 電荷転送部の形成方法を用いて作製されたＳｉ基板の断面図 ＣＬスペクトルの比較によるウエハ内欠陥量の差を示す図 ＴＯ線の発光強度の追加（第２）熱処理温度依存性を示す図 第２熱処理（ＦＡ）による実効キャリア寿命の向上を示す図 第２熱処理（ＦＡ：７００℃）前後のＡｓ，Ｂの注入プロファイルを示す図 第２熱処理（ＦＡ：９００℃）前後のＡｓ，Ｂの注入プロファイルを示す図
ＲＴＡによって形成される欠陥は、カソードルミネッセンス（Ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＣＬ）法やキャリア寿命測定法を用いた結晶性の比較でしか捉えることのできない微小かつ微量な欠陥である。しかし、これらの欠陥は電子の散乱要因になるため、電子を直接転送する固体撮像素子にとっては致命的な欠陥となり得る。実際、ＲＴＡによって不純物活性化を行うと、固体撮像素子の感度特性、電荷転送効率、画質が劣化する。
単結晶半導体基板、または単結晶基板上にエピタキシャル成長させた半導体層に注入された不純物を活性化し、微小かつ微量な欠陥を減らすためには、不純物イオン注入後の熱処理時の昇降温速度を落とし、徐々に加熱・冷却する必要がある。しかし、単純に昇降温速度を落とした場合、熱処理時間が長くなり、サーマルバジェットが大きくなるため、不純物の拡散が生じてしまう。従って、不純物の拡散を抑制しつつ十分な活性化を行い、しかも結晶欠陥の回復をも行うことができる熱処理の実現は極めて困難であった。
本開示の限定的ではない例示的な実施形態における半導体素子の製造方法は、（ａ）単結晶Ｓｉから形成された半導体基体に不純物イオンを注入し、前記半導体基体にｎ型領域またはｐ型領域の少なくとも一方を形成する工程と、（ｂ）前記ｎ型領域またはｐ型領域が形成された半導体基体に対し、昇降温速度が４０℃／ｓｅｃ以上かつ最高到達温度が１０００℃以上１２００℃以下の第１の熱処理を行う工程と、（ｃ）前記第１の熱処理を施した半導体基体に対し、前記第１の熱処理よりも昇降温速度が低く、かつ、熱処理温度が７００℃以上７５０℃以下である第２の熱処理を行う工程とを含む。
この実施形態に係る半導体素子の製造方法によれば、不純物の拡散を抑制しつつ活性化を行い、結晶欠陥の回復を行うことが可能になる。
次に、図２を参照しながら、本開示の実施形態における半導体素子の製造方法を説明する。半導体基体として、Ｓｉを主成分とする単結晶半導体の層を少なくとも一部に有する基体を用いる。具体的には、Ｓｉ基板、またはＳｉ基板上に単結晶薄膜が形成された基体を用意する。
工程（ａ）で、Ｓｉ基板またはＳｉ基板上に形成されたＳｉ薄膜に、ｎ型またはｐ型の不純物イオンを注入する。そうして、半導体基体にｎ型またはｐ型領域を形成する。ｐ型の不純物イオンの例は、ボロン（Ｂ）である。ｎ型の不純物イオンの例は、ヒ素（Ａｓ）、リン（Ｐ）である。
次に、第１の熱処理工程（ｂ）で、ＲＴＡなどの高温短時間アニールを行い、注入された不純物の拡散を抑制しつつ、不純物の活性化を行う。第１の熱処理工程（ｂ）における最高到達温度は、１０００℃以上１２００℃以下である。昇降温速度は、４０℃／ｓｅｃ以上である。第１の熱処理工程（ｂ）における雰囲気ガスは、例えば窒素（Ｎ2）などであり得る。
ＲＴＡ等の高温短時間アニールのみでは、結晶欠陥が残留する。第２の熱処理工程（ｃ）では、ＲＴＡなどの高温短時間アニールと比較して、昇降温速度が低く、温度が低いアニールを実施し、注入された不純物の拡散を抑制したまま、欠陥の低減を行なう。このような第２の熱処理工程は、例えば電気炉を使用するファーネスアニール（ＦＡ）によって行うことができる。第２の熱処理工程における昇降温速度は、４０℃／ｓｅｃ以下であり、典型的には４℃／ｍｉｎ以上１０℃／ｍｉｎ以下の範囲に設定され得る。第２の熱処理工程（ｃ）における雰囲気ガスは、第１の熱処理工程（ｂ）と同様に、例えば窒素（Ｎ2）などであり得る。
第１の熱処理工程（ａ）で注入される不純物のイオンは、ｎ型またはｐ型不純物イオンだけであっても良いし、両方でも良い。すなわち、第１および第２の熱処理工程は、ｎ型、ｐ型の不純物イオンのどちらか一方がイオン注入された後に実施してもよいし、ｎ型、ｐ型の不純物イオンの両方とも注入された後に熱処理しても良い。また、第１および第２の熱処理工程は、繰り返し行っても良い。例えば、ｐ型不純物イオンを注入した後、第１および第２の熱処理を行い、さらに、ｎ型不純物イオンを注入し、第１および第２の熱処理を行ってもよい。
尚、第２の熱処理工程（ｃ）時の最高到達温度は、後述するように、７００℃以上７５０℃以下であることが好ましい。
本実施形態の半導体素子の製造方法は、イオン注入によって形成されたｐ型またはｎ型領域を有する半導体素子について有効である。ｐｎ接合を有するものであっても良い。
半導体素子の例としては、固体撮像装置、ＭＯＳトランジスタなどがある。固体撮像装置としては、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサなどがある。本開示の方法は、半導体素子の中でも、不純物のイオン注入後に残る微小かつ微量な欠陥が、デバイス特性にとって深刻な欠陥となりえるデバイスに、特に有効である。このような半導体素子としては、たとえば、ＣＣＤイメージセンサがある。
ここでは、半導体素子の例として、ＣＣＤイメージセンサを用いた場合について説明する。本実施形態のＣＣＤイメージセンサは、Ｓｉをベースとしている。
図１に示されるＣＣＤイメージセンサは、Ｓｉ基板１とＳｉ基板１上に形成されたＳｉエピタキシャル成長膜２及びシリコン酸化膜（ＳｉＯ2）からなるゲート絶縁膜３を有する。また、光を信号電荷に変換するための光電変換部４、信号電荷を転送するために必要な電荷転送部５が形成されている。さらに、光電変換部４と電荷転送部５の間には、素子分離領域６と光電変換部４で発生した信号電荷を電荷転送部５に読み出すための電荷読出し部７を有する。
尚、光電変換部４はｎ型不純物注入層４（ｎ）とｐ型不純物注入層４（ｐ）で構成されており、電荷転送部５も同様にｎ型不純物注入層５（ｎ）とｐ型不純物注入層５（ｐ）で構成されている。
さらに、電荷転送部５上に、ゲート絶縁膜３を介して転送電極８が選択的に形成されており、転送電極８の上には、これらを覆うように層間絶縁膜９及び光の漏れ込みを防ぐための遮光膜１０が積層されている。
また、転送電極８が形成された領域と形成されていない領域との段差を平坦化するための平坦化膜１１が形成され、平坦化膜１１の上にカラーフィルタ１２が形成されている。カラーフィルタ１２の上には、光を光電変換部４へ集光するためのトップレンズ１３が形成されている。
次に、上記構成のＣＣＤイメージセンサの製造方法について、概要を説明する。
まず、図１に示すように、ｎ型半導体基板であるＳｉ基板１にｎ型のＳｉエピタキシャル成長膜２を形成する。そして、表面を熱酸化することでゲート絶縁膜３を形成する。
次に、Ｓｉエピタキシャル成長膜２中にｐ型不純物のイオン注入及び熱処理を行った後、選択的にｎ型不純物のイオン注入及び第１と第２の熱処理を行い、光電変換部４のｎ型不純物注入層４（ｎ）を形成する。
次に、選択的に、ｎ型不純物とｐ型不純物のイオン注入及び第１と第２の熱処理を行い、電荷転送部５のｎ型不純物注入層５（ｎ）とｐ型不純物注入層５（ｐ）を形成する。また、光電変換部４と電荷転送部５の間に、選択的にｐ型不純物のイオン注入及び熱処理を行い、素子分離領域６と電荷読出し部７を形成する。
その後、ゲート絶縁膜３上に導電性材料膜を体積させ、図示しないフォトレジストパターンをマスクとしてドライエッチングを行うことで、導電性材料膜及びゲート絶縁膜３を取り除き、読出し電極を兼ねた転送電極８を形成すると同時に、光電変換部４となる領域に受光用の開口部を形成する。
次に、図示しないフォトレジストパターンと転送電極８とをマスクとして、ｐ型不純物をイオン注入し、熱処理を行うことで、光電変換部４のｐ型不純物注入層４（ｐ）を形成する。
続いて、転送電極８上に層間絶縁膜９を介して、タングステンなどの遮光膜１０を形成する。そして、平坦化膜１１として、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成し、カラーフィルタ１２を成膜した後、窒化シリコン（ＳｉＮ）膜の成膜により、トップレンズ１３を形成する。
（実施例）
本実施例では、ＣＣＤイメージセンサの電荷転送部を形成する際の不純物イオンの注入とその後の熱処理方法を例に説明する。
まず、本実施例に用いた電荷転送部の構造を図３に示す。
本実施例で製造される半導体素子の試料は、少なくとも図３に示される領域において、Ｓｉ基板１４の基板表面にＳｉＯ2膜１５が形成された構造を有する。そして、Ｓｉ基板１４は、その表面側からｎ型不純物注入層１６およびｐ型不純物注入層１７をこの順序で含んでいる。Ｓｉ基板１４におけるｎ型不純物注入層１６にはＡｓが、ｐ型不純物注入層１７にはＢがイオン注入されることで、ｐｎ接合が形成されている。
尚、本実施例におけるｎ型不純物注入層１６は、図１における電荷転送部のｎ型領域４（ｎ）、ｐ型不純物注入層１７は、電荷転送部のｐ型領域４（ｐ）に対応している。
本実施例では、半導体基体として、大規模集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の作製等に用いられる、一般的なＳｉ基板１４を用意した。この段階（イオン注入前）におけるＳｉ基板１４には、ｎ型不純物注入層１６およびｐ型不純物注入層１７は形成されていない。
次に、Ｓｉ基板上にＳｉＯ2膜１５を形成した。
ＳｉＯ2膜１５は、一般的にシリコン・プロセスで熱酸化膜を形成する条件での形成が可能である。本実施例では、Ｓｉ基板１４の表面に対して、９００℃で、５５分の熱処理を行った後、１０００℃、２０分の熱処理を行うことで、厚さ４３ｎｍのＳｉＯ2膜１５を形成した。
そして、Ｓｉ基板１４中にｐｎ接合を形成し、電荷転送部を形成するため、不純物を注入した。本実施例では、ｎ型不純物注入層の形成には、不純物導入工程時に一般的に用いられるＡｓを選択した。この時のＡｓの注入エネルギー（加速エネルギー）は１５０ｋｅＶに設定し、注入ドーズ量は１×１０13ｃｍ-2に設定した。
また、ｐ型不純物注入層の形成には、不純物導入工程時に一般的に用いられるＢを選択した。この時のＢの注入エネルギーは２５０ｋｅＶと４００ｋｅＶに設定し、注入ドーズ量はそれぞれ、１×１０12ｃｍ-2に設定した。
不純物の種類は、ｐｎ接合の形成が可能なＰやアンチモン（Ｓｂ）、インジウム（Ｉｎ）などでも良い。また、炭素（Ｃ）やゲルマニウム（Ｇｅ）などが同時に注入されていても良い。また、注入エネルギーおよび注入ドーズ量は、上記の例に限定されない。
次に、第１の熱処理工程として、昇降温速度が４０℃／ｓｅｃ、最高到達温度が１１００℃、最高到達温度保持時間が３０秒であるＲＴＡ処理を行った。この時の最高到達温度は、ＡｓやＢを活性化するのに十分で、かつＳｉ基板の融点を下回る温度であることが条件で、１０００℃以上１２００℃以下の範囲内であれば良い。また、最高到達温度保持時間は、不純物の拡散を起こさない時間（例えば０秒より長く６０秒以下の範囲）で規定される。
以上のようにして形成された試料の低温（１５Ｋ）カソードルミネッセンス（ＣＬ）測定結果を図４中の実線に示す。比較のため、Ｓｉ基板上に厚さ４３ｎｍのＳｉＯ2膜を形成したのみの試料（未処理試料：比較例）の低温ＣＬスペクトルも図４に点線で示す。
図４から、両スペクトル共に、Ｓｉのバンド端発光であるＴＯ線のみが観測され、点欠陥に由来する発光線は観測されない。しかし、工程（ｃ）を省き、不純物注入及びＲＴＡ処理を行った試料のＴＯ線の発光強度（実線）は、不純物注入及びＲＴＡ処理を行わなかった比較例のＴＯ線の発光強度（点線）に比べて、低いことがわかる。
これは、不純物注入及びＲＴＡ処理を行った試料中には、ＴＯ線の発光強度を低下させる原因となる欠陥が存在していることを示している。
また、ＴＯ線の発光強度が、残留欠陥量と逆相関することから、ＴＯ線の発光強度の回復度合いで、欠陥量の大小関係を比較できる。
そこで、不純物注入及びＲＴＡ処理を行なった試料（未処理試料：比較例）中に存在する欠陥の低減を目論み、第２の熱処理工程（ｃ）として、大型電気炉を用いたＦＡ処理を行った。この第２の熱処理の昇降温速度は７℃／ｍｉｎ、最高到達温度は３００、４００、５００、６００，７００、８００、９００℃の６水準、最高到達温度保持時間は６０ｍｉｎに設定した。
以上のようにして形成された試料について、低温ＣＬ測定を行った結果、第２の熱処理温度が５００℃、６００℃の試料では、点欠陥由来の発光線が確認された。しかし、第２の熱処理温度が３００℃、４００℃、７００℃、８００℃、９００℃の試料からは点欠陥由来の発光は観測されず、ＴＯ線のみが観測された。そこで、上記試料のＴＯ線の発光強度と第２の熱処理工程の温度（追加熱処理温度）との関係を図５に示す。比較のため、第２の熱処理工程（ｃ）を行わない試料のＴＯ線の発光強度を図５の白丸及び点線で示す。
図５から、追加熱処理温度の増加に伴い、ＴＯ線の発光強度が増加し、欠陥量が低減することが確認される。特に、追加熱処理温度が７００℃以上になると、ＴＯ線の発光強度は極端に増加し、飽和する傾向を示している。
図６には、工程（ｃ）で７００℃、８００℃、９００℃追加熱処理を行った試料について、光誘起フリーキャリア測定を行ない、実効的少数キャリア寿命を評価した結果を示す。比較のため、工程（ｃ）を省き、追加の熱処理を行わない試料の実効的少数キャリア寿命を図６の白丸に示す。
図６から、追加熱処理温度が７００℃以上の場合、実効的少数キャリア寿命が増加することがわかり、本結果からも、実効的少数キャリア寿命を抑制する欠陥量が大幅に低減したことが確認された。７００℃以上７５０℃以下の比較的低い温度で第２の熱処理を行うことにより、ＲＴＡ後に残存する欠陥の量が大幅に低減することは、従来、予想できなかったことである。
図７には、第２の熱処理を行わなかった試料と第２の熱処理工程（ｃ）で７００℃の追加熱処理を行った試料の二次イオン質量分析（ＳＩＭＳ）測定を行ない、ＡｓとＢの深さ分布を評価した結果を示す。
図７から、７００℃の熱処理を追加したとしても、ＡｓとＢの分布には変化が見られないことがわかった。すなわち、７００℃の熱処理を追加した場合でも、ＡｓやＢの熱拡散は極めて小さく、接合深さが変動しないため、デバイス形成に支障をきたすことはない。つまり、ＡｓやＢの注入後に、高温の活性化ＲＴＡ処理を行なった後、７００℃のＦＡを追加することで、ＡｓやＢの拡散を抑制しつつ十分な活性化を行なうことができ、しかも注入時に導入された欠陥の回復を行なうことができる。
図８には、工程（ｃ）を省き、追加熱処理を行わなかった試料と第２の熱処理工程（ｃ）で９００℃の追加熱処理を行った試料の二次イオン質量分析（ＳＩＭＳ）測定を行ない、ＡｓとＢの深さ分布を評価した結果を示す。
図８から、９００℃の熱処理を追加した場合は、Ｂがわずかに拡散し、接合深さの変動が確認された。９００℃を超える熱処理を行えば、Ｂの拡散が顕著になると思われる。Ｂの拡散をできるたけ抑制するという観点から、第２の熱処理温度は、望ましくは、８００℃以下、更に望ましくは７５０℃以下である。第２の熱処理温度を７００℃以上７５０℃以下の範囲に設定すれば、昇降温速度が例えば、４℃／ｍｉｎ以上１０℃／ｍｉｎ以下の範囲の比較的に低いレートで温度を変化させるＦＡであっても、不純物拡散を十分に抑制し、かつ、特性にバラツキの少ない半導体素子を再現性良く製造することが可能になる。
なお、本明細書における熱処理の温度は、熱処理チャンバー内の温度を熱電対で測定した値である。
以上をまとめると、第２の熱処理工程（ｃ）を行った本実施例は、第２の熱処理工程（ｃ）のない比較例と比較して、不純物の拡散を抑制したまま、欠陥の低減を行うことができた。
本開示の実施形態によれば、ＣＣＤイメージセンサの製造において、電荷転送部の形成時における不純物のイオン注入直後に、第１および第２の熱処理を行うことで、欠陥が少ないＣＣＤイメージセンサの製造が可能になる。これによって、ＣＣＤイメージセンサの感度特性や電荷転送効率の向上及び画像欠陥の低減が実現できる。
本開示にかかる熱処理方法を用いれば、従来の半導体デバイスの製造プロセスで用いられてきた熱処理装置を用いて、注入された不純物の拡散を抑制しつつ十分な活性化を行うことができる。本開示の実施形態によれば、不純物注入時に導入された結晶欠陥の回復をも行うことができるため、簡便かつ低コストで、感度特性や電荷転送効率、画質の優れた固体撮像装置の製造が実現できる。また、本開示の製造方法の実施形態は、ＬＳＩに用いられるＭＯＳＦＥＴにおいて、リーク電流の少ないチャネル領域やソース・ドレイン領域の形成にも応用可能である。
１ Ｓｉ基板
２ Ｓｉエピタキシャル成長膜
３ ゲート絶縁膜
４ 光電変換部
４（ｎ） ｎ型領域
４（ｐ） ｐ型領域
５ 電荷転送部
５（ｎ） ｎ型領域
５（ｐ） ｐ型領域
６ 素子分離領域
７ 電荷読出し部
８ 転送電極
９ 層間絶縁膜
１０ 遮光膜
１１ 平坦化膜
１２ カラーフィルタ
１３ トップレンズ
１４ Ｓｉ基板
１５ ＳｉＯ2膜
１６ ｎ型不純物注入層
１７ ｐ型不純物注入層

Claims (5)

  1. 半導体素子の製造方法であって、
    （ａ）単結晶Ｓｉから形成された半導体基体に不純物イオンを注入し、前記半導体基体にｎ型領域またはｐ型領域の少なくとも一方を形成する工程と、
    （ｂ）前記ｎ型領域またはｐ型領域が形成された半導体基体に対し、昇降温速度が４０℃／ｓｅｃ以上かつ最高到達温度が１０００℃以上１２００℃以下の第１の熱処理を行う工程と、
    （ｃ）前記第１の熱処理を施した半導体基体に対し、前記第１の熱処理よりも昇降温速度が低く、かつ、熱処理温度が７００℃以上７５０℃以下である第２の熱処理を行う工程と、
    を有する半導体素子の製造方法。
  2. 前記工程（ａ）は、前記半導体基体に少なくとも２種類の不純物イオンを注入し、前記半導体基体にｎ型領域およびｐ型領域を形成する工程である、
    請求項１に記載の半導体素子の製造方法。
  3. 前記第２の熱処理の昇降温速度が４０℃／ｓｅｃ以下である、請求項１または２に記載の半導体素子の製造方法。
  4. 前記半導体素子は固体撮像装置である、請求項１から３のいずれかに記載の半導体素子の製造方法。
  5. 前記第２の熱処理の昇降温速度は４℃／ｍｉｎ以上１０℃／ｍｉｎ以下である、請求項３に記載の半導体素子の製造方法。
JP2014532732A 2012-08-28 2013-05-16 半導体素子の製造方法 Pending JPWO2014033982A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012187185 2012-08-28
JP2012187185 2012-08-28
PCT/JP2013/003114 WO2014033982A1 (ja) 2012-08-28 2013-05-16 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014033982A1 true JPWO2014033982A1 (ja) 2016-08-08

Family

ID=50182825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532732A Pending JPWO2014033982A1 (ja) 2012-08-28 2013-05-16 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20140273328A1 (ja)
JP (1) JPWO2014033982A1 (ja)
WO (1) WO2014033982A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
JP2015185811A (ja) * 2014-03-26 2015-10-22 信越半導体株式会社 半導体基板の評価方法
JP2019080008A (ja) * 2017-10-26 2019-05-23 信越半導体株式会社 基板の熱処理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743569A (en) * 1987-04-20 1988-05-10 Texas Instruments Incorporated Two step rapid thermal anneal of implanted compound semiconductor
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5940699A (en) * 1996-02-26 1999-08-17 Sony Corporation Process of fabricating semiconductor device
JP3601232B2 (ja) * 1996-02-26 2004-12-15 ソニー株式会社 半導体装置の製造方法
JP3781472B2 (ja) * 1996-03-14 2006-05-31 株式会社リコー 半導体装置の製造方法
JPH1187258A (ja) * 1997-09-09 1999-03-30 Toshiba Corp 半導体装置の製造方法
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP2010021525A (ja) * 2008-06-13 2010-01-28 Toshiba Corp 半導体装置の製造方法
US8058134B2 (en) * 2009-02-19 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction profile engineering using staged thermal annealing
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP2011040544A (ja) * 2009-08-10 2011-02-24 Toshiba Corp 熱処理装置及び半導体装置の製造方法
JP5527080B2 (ja) * 2010-07-22 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8759198B2 (en) * 2012-08-13 2014-06-24 Texas Instruments Incorporated Accelerated furnace ramp rates for reduced slip

Also Published As

Publication number Publication date
US20140273328A1 (en) 2014-09-18
WO2014033982A1 (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
JP2007036250A (ja) ゲッタリング機能を有する低欠陥エピタキシャル半導体基板、これを用いたイメージセンサー及びこれの製造方法
US20130267083A1 (en) Producing method for semiconductor device
JP2006186262A (ja) 固体撮像装置及びその製造方法
WO2014033982A1 (ja) 半導体素子の製造方法
JP6892221B2 (ja) 半導体装置の製造方法
JP6122649B2 (ja) 浅い接合を有する紫外線受光素子
KR100594324B1 (ko) 반도체 소자의 듀얼 폴리실리콘 게이트 형성방법
JP2007529891A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
KR20060122257A (ko) 실리콘 기판상에서의 포토 다이오드 제조 방법 및 이미지센서의 제조 방법
JP6413938B2 (ja) 半導体基板の評価方法
KR100280105B1 (ko) 반도체 장치의 제조방법
JP2718757B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
KR20060077138A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법
US20220157814A1 (en) Semiconductor device and method for forming the same
JPH10275779A (ja) 半導体装置の製造方法
JP2011003576A (ja) 半導体デバイスの製造方法
CN106653781A (zh) 半导体器件的制造方法
KR100670539B1 (ko) 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법
JP2002050755A (ja) 固体撮像素子
TWI550716B (zh) 半導體元件的製造方法
Kimura et al. Investigation of Implantation Damage Recovery using Microwave Annealing for High Performance Image Sensing Devices
JP2022173926A (ja) 半導体エピタキシャルウェーハおよびその製造方法
TW202111830A (zh) 半導體基板的評價方法
KR100567875B1 (ko) 반도체소자의 게이트 유전체 및 그 형성 방법