JP2019080008A - 基板の熱処理方法 - Google Patents
基板の熱処理方法 Download PDFInfo
- Publication number
- JP2019080008A JP2019080008A JP2017207631A JP2017207631A JP2019080008A JP 2019080008 A JP2019080008 A JP 2019080008A JP 2017207631 A JP2017207631 A JP 2017207631A JP 2017207631 A JP2017207631 A JP 2017207631A JP 2019080008 A JP2019080008 A JP 2019080008A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- atoms
- substrate
- silicon
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 170
- 238000010438 heat treatment Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 189
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 187
- 239000010703 silicon Substances 0.000 claims abstract description 187
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052796 boron Inorganic materials 0.000 claims abstract description 100
- 230000007547 defect Effects 0.000 claims abstract description 80
- 238000005468 ion implantation Methods 0.000 claims abstract description 79
- 238000003672 processing method Methods 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 29
- 150000002500 ions Chemical class 0.000 description 19
- 239000013078 crystal Substances 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- 238000004220 aggregation Methods 0.000 description 9
- 230000002776 aggregation Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004627 transmission electron microscopy Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 2
- -1 carbon ions Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- FSLGCYNKXXIWGJ-UHFFFAOYSA-N silicon(1+) Chemical compound [Si+] FSLGCYNKXXIWGJ-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】本発明は、上記従来技術の問題点に鑑みてなされたものであって、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法を提供することを目的とする。【解決手段】基板の熱処理方法であって、（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、を含むことを特徴とする基板の熱処理方法。【選択図】図１
Description
本発明は、基板の熱処理方法に関するものであり、シリコン基板や半導体基板に、原子やイオンを注入した後、結晶性回復熱処理（ＲＴＡ熱処理）を施した場合に残留するイオン注入残留欠陥の低減法に関する技術である。
半導体装置の製造工程においては、不純物原子をイオン化して加速し、半導体基板（シリコン基板）に打ち込むイオン注入法が使われている。ソース・ドレイン領域の拡散層を形成するために、ｎ型不純物としてはリン、砒素、アンチモンを、ｐ型不純物としてはボロン、２フッ化ボロンを注入している。シリコン単結晶基板に対してイオンを注入すると、格子位置のシリコン原子が弾き出されて、格子間シリコン（以下、Iと称する）とその抜け殻である空孔（以下、Ｖと称する）が生成し、結晶性が低下する。イオンの注入量が多い場合には、結晶構造が変化し、長距離秩序はないが短距離秩序がある非晶質層（以下、アモルファス層と称する）が形成される。
上述のイオン注入の後、結晶性を回復させるために熱処理を行うが、熱処理後にＩが凝集した欠陥が残留し、デバイス特性を悪化させるのが問題となることがある。イオン注入残留欠陥は基板構造に依らずに形成され、例えば、従来のプレーナ型だけでなく、微細な先端デバイスで使用されているＦｉｎ構造においても形成される。また、特に、近年はプロセスが低温化しており、十分に結晶性が回復せず、欠陥が残留することが懸念されている。
イオン注入残留欠陥を低減させる手法として、特許文献１には、イオン注入を行う前に半導体基板の表面にバッファ層を被覆し、バッファ層の上からイオン注入することで、結晶欠陥をバッファ層と拡散層の間に取り込む方法が提案されている。しかしながら、特許文献１に記載の方法では、イオン注入前にバッファ層を形成する必要があり、プロセス数が増加するという問題があった。
また、特許文献２には、シリコン基板に炭素をイオン注入した後にエピタキシャル層を形成した半導体基板を用いることで、炭素により酸素の析出を加速して高密度の結晶欠陥を形成し、該結晶欠陥により残留欠陥をゲッタリングすることで欠陥を低減させる方法が提案されている。しかしながら、特許文献２に記載の方法では、一般的な半導体プロセスでは用いられない炭素を注入する必要があり、汎用性が低いという問題がある。
特許文献３には、リンまたはボロンの濃度が２×１０１９ａｔｏｍｓ／ｃｍ２以上であるシリコン基板の裏面にＣＶＤ酸化膜を形成し、表面には炭素イオンを注入したウェーハにエピタキシャルシリコン層を形成したエピタキシャルウェーハ、及びエピタキシャルウェーハの製造法が提案されている。裏面のＣＶＤ酸化膜は、エピタキシャル成長の際に、シリコン基板の裏面からリンまたはボロンが外方拡散し、エピタキシャル成長の雰囲気がドーパントに汚染されることを抑制するためのものである。表面に炭素イオンを注入するのは、基板からエピタキシャル層への、基板中のドーパントの拡散を抑制するためのものである。裏面のＣＶＤ酸化膜は外方拡散を抑制するという点では有効であるが、ウェーハの反りの原因となり、デバイスの製造に悪影響を与える場合がある。また、イオン注入後の結晶性回復熱処理工程においては、ウェーハの温度を放射温度計で測定するが、ＣＶＤ酸化膜があることにより、温度が正しく測定できなくなることがある。放射温度計は高温物から放射される赤外線の強度を温度に換算しており、パターンが形成されていたり、放射率が変わったりすると、正確な測定ができない。ウェーハ表面にはデバイス層が形成されていれば、正確な温度の測定ができないため、ウェーハ裏面の温度を測定するが、裏面にＣＶＤ酸化膜があると、正確な測定ができず、問題となることがある。
本発明は、上記従来技術の問題点に鑑みてなされたものであって、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法を提供することを目的とする。
上記課題を達成するために、本発明では、基板の熱処理方法であって、
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法を提供する。
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法を提供する。
このような基板の熱処理方法とすることで、イオン注入Ａにより導入された格子間シリコン（以下、Ｉと称する）が高濃度に存在するボロンと結合することで、Ｉの凝集を阻害し、残留欠陥の形成を防止することができる。
また、前記準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることが好ましい。
本発明では、準備するシリコン基板として、このようなシリコン基板全体が高濃度にボロンドープされたものを用いることができる。
また、前記準備するシリコン基板を、前記シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層が形成されたものとすることが好ましい。
このようなシリコン基板を準備することで、デバイス形成領域（上面）に高濃度のボロン層を用いたくない場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
この場合、前記シリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
このような厚さとすることで、イオン注入Ａによりシリコンエピタキシャル層に導入されたＩはＲＴＡ熱処理工程中にシリコンエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、残留欠陥の形成を防止することができる。
また、前記準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることが好ましい。
このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥が形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
この場合、前記エピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
このような厚さとすることで、イオン注入Ａによりシリコンエピタキシャル層に導入されたＩはＲＴＡ熱処理工程中にシリコンエピタキシャル層中を拡散し、シリコン基板中にイオン注入Ｂにより注入されたボロンと結合することができるので、イオン注入Ａによるイオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
また、前記準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることが好ましい。
このようなシリコン基板を準備することで、基板下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
この場合、前記エピタキシャル層の厚さを０．０１μｍ以上かつ１００μｍ以下とすることが好ましい。
このような厚さとすることで、シリコンエピタキシャル層中のボロンの存在量が、イオン注入Ａにより導入されたＩを捕獲するのに十分となるため、欠陥の形成を防止することができる。
この時、前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。
このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
また、前記さらに形成されたエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
このような厚さとすることで、イオン注入Ａにより、さらに形成されたシリコンエピタキシャル層に導入されたＩは、ＲＴＡ熱処理工程中に、さらに形成されたシリコンエピタキシャル層中を拡散し、シリコンエピタキシャル層中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止することができる。
また、前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。
このようなシリコン基板を準備すれば、イオン注入残留欠陥が形成されない、ＲＴＡ熱処理されたシリコン基板を得ることができる。
また、前記工程（３）において、前記ＲＴＡ熱処理するシリコン基板を、表面に酸化膜が形成されていないものとすることが好ましい。
このようなＲＴＡ熱処理するシリコン基板とすることで、ウェーハの反りを抑制し、かつＲＴＡ熱処理時に、放射温度計で容易に温度の測定ができる。
また、前記イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。
このようなイオン注入Ａのドーズ量とすることで、安定してイオン注入ができ、かつ本発明により欠陥の形成を防止できる程度のイオン注入量とすることができる。
また、前記ＲＴＡ熱処理を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持するものとすることが好ましい。
このようなＲＴＡ熱処理条件とすることで、確実に結晶性の回復をして欠陥の発生を防止でき、かつプロセスが長くなり過ぎないようにすることができる。
また、前記準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることが好ましい。
本発明では、このようなシリコン基板を準備して、熱処理を行うことができ、イオン注入残留欠陥は基板形状によらずに形成されるため、ＦｉｎＦＥＴプロセスで欠陥の形成を防止する場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
以上のように、本発明によれば、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法を提供することができる。また、本発明によれば、例えば、ボロンをピーク濃度で２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下含む領域を形成したシリコン基板を用いることで、イオン注入残留欠陥の形成を防止でき、高い歩留まりを得ることができる。
上述のように、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法
の開発が求められていた。
の開発が求められていた。
上述のように、従来技術ではプロセス数を増やしたり、イオン注入元素としては一般的でない炭素を導入したりする必要があった。そこで、本発明者は、イオン注入残留欠陥の形成を簡単かつ確実に防止する方法について鋭意検討を重ねた結果、例えば、ボロンをピーク濃度で２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下含む領域を形成したシリコン基板を用いることで、ボロンがＩの凝集を阻害し、イオン注入残留欠陥の形成を防止できることを見出し、本発明を完成させた。
即ち、本発明は、基板の熱処理方法であって、
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法である。
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
シリコン単結晶基板に対してイオンを注入すると、格子位置のシリコン原子が弾き出されて、格子間シリコン（Ｉ）とその抜け殻である空孔（Ｖ）が生成される。結晶性を回復させるために熱処理を行うと、ＶはＩ又は注入された原子と結合し、過剰なＩが残留する。過剰なＩは熱処理の過程で凝集し、｛３１１｝欠陥や転位ループが形成される。｛３１１｝欠陥は｛３１１｝面に沿ってＩが凝集した欠陥である。欠陥の形成を防止するためには、Ｉの凝集を阻害することが重要である。本発明では、イオン注入により導入されたＩがボロンと結合することで、Ｉの凝集を阻害することができる。
［工程（１）］
工程（１）は、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程である。
工程（１）は、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程である。
イオン注入により導入されたＩがボロンと結合することで、Ｉの凝集を阻害することができる。ボロンの濃度を２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度とすれば、残留欠陥の形成を防止できる。
シリコン基板の製造方法は特に限定されない。チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下ＣＺ法という）により製造されたシリコン基板を用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ Ｍｅｔｈｏｄ：以下ＦＺ法という）により製造されたシリコン基板を用いても良い。
また、上述の準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることが好ましい。イオン注入残留欠陥は基板形状に依らずに形成されるため、ＦｉｎＦＥＴプロセスで欠陥の形成を防止する場合に好適である。
以下、工程（１）でボロンの高濃度領域を有する準備するシリコン基板の各態様について、さらに詳細に説明する。
＜態様１＞
準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることが好ましく、２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下とすればより好ましい。このように、本発明では準備するシリコン基板全体にボロンを高濃度にかつ均一にドープすることで、ボロンの高濃度領域を有するものとすることができる。このようなシリコン基板は、ＣＺ法あるいはＦＺ法でシリコン単結晶を育成する時にボロンを高濃度にドープし、得られた単結晶インゴットからシリコン基板を切り出すことで準備することができる。１×１０２１ａｔｏｍｓ／ｃｍ３より低い濃度とすれば、結晶中にボロンが固溶するため導入が容易である。２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度とすれば、イオン注入Ａにより基板に導入されたＩがボロンと結合することで、Ｉの凝集が阻害され、残留欠陥の形成を防止することができる。
準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることが好ましく、２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下とすればより好ましい。このように、本発明では準備するシリコン基板全体にボロンを高濃度にかつ均一にドープすることで、ボロンの高濃度領域を有するものとすることができる。このようなシリコン基板は、ＣＺ法あるいはＦＺ法でシリコン単結晶を育成する時にボロンを高濃度にドープし、得られた単結晶インゴットからシリコン基板を切り出すことで準備することができる。１×１０２１ａｔｏｍｓ／ｃｍ３より低い濃度とすれば、結晶中にボロンが固溶するため導入が容易である。２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度とすれば、イオン注入Ａにより基板に導入されたＩがボロンと結合することで、Ｉの凝集が阻害され、残留欠陥の形成を防止することができる。
また、上述の準備するシリコン基板として、該シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層を形成したものを用いることができる。
この場合、イオン注入Ａによってシリコンエピタキシャル層に生成したＩは拡散が速いため、ＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、高濃度ボロンを含むシリコン基板まで拡散する。シリコン基板まで拡散したＩはボロンと結合し、イオン注入部であるシリコンエピタキシャル層の過剰なＩの量を減少させるので、欠陥の形成を防止できる。このため、イオン注入部は高濃度のボロン領域に含まれている必要はなく、イオン注入部と高濃度のボロン領域との距離は離れていてもよい。
また、上述のエピタキシャル層の厚さは０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、ＩはＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、より確実に欠陥の形成を防止できる。
このようなシリコン基板を準備することで、デバイス形成領域（上面）に高濃度のボロン層を用いたくない場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様２＞
準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることが好ましい。
準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることが好ましい。
イオン注入Ａによりエピタキシャル層に導入されたＩが結晶性回復熱処理（ＲＴＡ熱処理）によりシリコン基板まで拡散し、イオン注入Ｂが施されたシリコン基板中のボロンとＩが結合することで、Ｉの凝集が阻害される。ボロンのピーク濃度の範囲は、２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。２×１０１９ａｔｏｍｓ／ｃｍ３以上とすれば、残留欠陥の形成を防止でき、５×１０２１ａｔｏｍｓ／ｃｍ３以下とすれば、イオン注入Ｂでイオンを注入するのに時間がかかり過ぎるのを防ぐことができる。
イオン注入Ｂでは結晶中への固溶度以上のボロンを導入することができる。イオン注入Ｂはボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下となる注入条件で行えばよく、特に制限はない。エネルギーは、例えば原子の場合には０．１ｋｅＶ〜６００ｋｅＶとすることができるし、クラスターを用いる場合には３〜１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。ドーズ量はエネルギーに合わせて調整すればよい。クラスターのサイズは、ボロンの注入ができればよく、特に限定されない。クラスターとしては、例えば、ＢＦ２、ＢｘＨｙ（ｘ、ｙは数字）を用いることができる。
イオン注入Ｂには、イオン源、特定のイオンのみを取り出す質量分析器、イオンを加速する加速器、基板（ウェーハ）を配置するチャンバーを別々に兼ね揃えた従来のイオン注入機を用いてもよいし、イオン源、加速部、及び基板（ウェーハ）が同一チャンバー内に配置してあるプラズマドーピング装置を用いてもよい。プラズマドーピング装置では従来のイオン注入装置よりも低エネルギーのイオンを短時間に高濃度で注入できる。
上述のシリコンエピタキシャル層の厚さは０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、イオン注入Ａで導入されたＩがＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様３＞
準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることが好ましい。
準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることが好ましい。
イオン注入Ａによりシリコンエピタキシャル層に導入されたＩが該シリコンエピタキシャル層中のボロンと結合することで、Ｉの凝集を阻害することができる。上述のシリコンエピタキシャル層のボロン濃度を２×１０１９ａｔｏｍｓ／ｃｍ３以上とすることで、残留欠陥の形成を防止できる。また、１×１０２１ａｔｏｍｓ／ｃｍ３以下とすれば、シリコンエピタキシャル層の成長中に欠陥が形成され難いため好ましい。このような高濃度ボロンのエピタキシャル層は、エピタキシャル層成長中にドーパントガスを高濃度に導入することで形成することができる。
シリコンエピタキシャル層は、基板全面に成長させてもよいし、イオン注入部の周囲に部分的に成長させてもよい。
上述のシリコンエピタキシャル層の厚さは０．０１μｍ以上かつ１００μｍ以下とすることが好ましい。このようなシリコンエピタキシャル層の厚さとすることで、ボロンの存在量が、イオン注入Ａにより導入されたＩを捕獲するのに十分となるため、欠陥の形成を防止することができる。
このようなシリコン基板を準備することで、基板下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
また、前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることもできる。
上述の、さらに形成されたシリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、イオン注入Ａにより、さらに形成されたシリコンエピタキシャル層に導入されたＩは、ＲＴＡ熱処理工程中に、上述のさらに形成されたシリコンエピタキシャル層中を拡散し、下層のシリコンエピタキシャル層中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適な、ＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様４＞
また、前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。この場合、上層のエピタキシャル層のボロン濃度は、下層のボロン濃度より低ければよく、目的に応じて決定すればよい。エピタキシャル層を形成するシリコン基板のボロン濃度も任意である。
また、前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。この場合、上層のエピタキシャル層のボロン濃度は、下層のボロン濃度より低ければよく、目的に応じて決定すればよい。エピタキシャル層を形成するシリコン基板のボロン濃度も任意である。
このようなシリコン基板を準備すれば、イオン注入残留欠陥が形成されない、ＲＴＡ熱処理されたシリコン基板を得ることができる。
［工程（２）］
工程（２）は、工程（１）で準備したシリコン基板表面にイオン注入Ａを行う工程である。
工程（２）は、工程（１）で準備したシリコン基板表面にイオン注入Ａを行う工程である。
イオン注入Ａには、イオン源、特定のイオンのみを取り出す質量分析器、イオンを加速する加速器、ウェーハを配置するチャンバーを別々に兼ね揃えた従来のイオン注入機を用いてもよいし、イオン源と加速部とウェーハが同一チャンバー内に配置してあるプラズマドーピング装置を用いてもよい。プラズマドーピング装置では従来のイオン注入装置よりも低エネルギーのイオンを短時間に高濃度で注入できる。
イオン注入Ａのドーズ量は１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。１×１０１１ａｔｏｍｓ／ｃｍ２以上とすれば、イオン注入時間が長くなり、より安定した注入が可能となる。１×１０１６ａｔｏｍｓ／ｃｍ２以下とすれば、生成するＩの量が多くなり過ぎず、欠陥の形成を確実に防止することができる。イオンの注入量が多い場合には、結晶構造が変化し、長距離秩序はないが短距離秩序があるアモルファス層が形成されるが、アモルファス層の有無は特に限定されない。
イオン注入Ａに用いる原子及びクラスターの種類は特に限定されない。どの原子、又はクラスターを注入した場合でも、過剰なＩが生成されるため、本発明は有効である。
イオンのエネルギーは目的によって変えればよく、特に限定されない。例えば原子を用いる場合には０．１ｋｅＶ〜１０ＭｅＶとすることができるし、クラスターを用いる場合には３〜１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。
［工程（３）］
工程（３）は、工程（２）でイオン注入したシリコン基板にＲＴＡ熱処理を行い、該シリコン基板のイオン注入残留欠陥を回復させる工程である。
工程（３）は、工程（２）でイオン注入したシリコン基板にＲＴＡ熱処理を行い、該シリコン基板のイオン注入残留欠陥を回復させる工程である。
ＲＴＡ熱処理は、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持することが好ましい。８００℃以上かつ１３００℃以下の温度で０．１秒以上保持すれば、Ｉは十分に拡散し、ボロンと結合するため、欠陥の発生をより確実に防止できる。１００秒以内とすれば、プロセスが長くなり過ぎるのを防止できる。
ＲＴＡ熱処理するシリコン基板は表面にＣＶＤ酸化膜（酸化膜）が形成されていないものとすることが好ましい。表面のＣＶＤ酸化膜はドーパントの外方拡散を抑制するという点では有効であるが、ウェーハの反りの原因となり、デバイスの製造に悪影響を与える場合がある。また、ＲＴＡ熱処理炉においては、ウェーハの温度を放射温度計で測定するが、ＣＶＤ酸化膜があることにより、温度が正しく測定できなくなることがある。放射温度計は高温物から放射される赤外線の強度を温度に換算しており、例えば、ＲＴＡ熱処理するシリコン基板上にパターンが形成されていたり、放射率が変わったりすると、正確な測定ができない場合がある。シリコン基板（ウェーハ）の上面にデバイス層が形成されていれば、正確な温度の測定ができないため、シリコン基板（ウェーハ）の下面（裏面）の温度を測定するが、下面（裏面）にＣＶＤ酸化膜があると、正確な測定ができず、問題となることがある。
尚、ここでいう「表面」とは、ＲＴＡ熱処理するシリコン基板のいずれかの表面を意味しており、「表面」には、上面、あるいは下面（裏面）等が含まれる。
以上のように、本発明は、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法である。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１］
基板のボロン濃度が２×１０１９、７×１０１９ａｔｏｍｓ／ｃｍ３であるエピタキシャルシリコン基板を各々準備した。シリコン基板の導電型、直径、結晶面方位、エピタキシャル層の抵抗率、導電型、厚さは、以下の通りである。
基板の導電型 ：ｐ型
直径 ：２００ｍｍ
結晶面方位 ：（１００）
エピタキシャル層の抵抗率：２Ω・ｃｍ
エピタキシャル層の導電型：ｐ型
エピタキシャル層の厚さ ：３μｍ
基板のボロン濃度が２×１０１９、７×１０１９ａｔｏｍｓ／ｃｍ３であるエピタキシャルシリコン基板を各々準備した。シリコン基板の導電型、直径、結晶面方位、エピタキシャル層の抵抗率、導電型、厚さは、以下の通りである。
基板の導電型 ：ｐ型
直径 ：２００ｍｍ
結晶面方位 ：（１００）
エピタキシャル層の抵抗率：２Ω・ｃｍ
エピタキシャル層の導電型：ｐ型
エピタキシャル層の厚さ ：３μｍ
次に、準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理するシリコン基板に酸化膜を形成しないでＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例１］
準備するシリコン基板のボロン濃度を１×１０１５、６×１０１８、及び１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例１と同様にして基板の熱処理工程を行った。
準備するシリコン基板のボロン濃度を１×１０１５、６×１０１８、及び１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例１と同様にして基板の熱処理工程を行った。
その後、実施例１及び比較例１でＲＴＡ熱処理した基板について、イオン注入残留欠陥を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）観察した。図１に観察結果を示す。ボロン濃度が低い場合には欠陥層が２層形成されている。深い側の欠陥は飛程よりも深い部分に形成されるＥＯＲ（Ｅｎｄ Ｏｆ Ｒａｎｇｅ）欠陥であり、浅い側の欠陥は高濃度の砒素があることにより形成される欠陥である。欠陥の起源はいずれもＩの集合体である。実施例１では、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上の場合であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例１では、砒素によるＥＯＲのみならず、浅い側の欠陥が観察された。
また、欠陥密度をカウントするために、ＲＴＡ熱処理後の試料をディンプルグラインダーで研磨し、平面ＴＥＭ観察した。ボロン濃度と欠陥密度の関係をまとめた結果を図２に示す。浅い側の欠陥はボロン濃度が高いほど減少していることがわかる。欠陥密度が５×１０８ｃｍ−３以下であれば、デバイス活性領域内に含まれる欠陥が１個以下となるので、デバイス性能に影響しないと考えられる。
［実施例２］
実施例２、及び比較例２で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：２００ｍｍ
結晶面方位：（１００）
実施例２、及び比較例２で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：２００ｍｍ
結晶面方位：（１００）
次に、シリコン基板にボロンをイオン注入Ｂした。ドーズ量は５×１０１４ａｔｏｍｓ／ｃｍ２とし、エネルギーは８０ｋｅＶとした。次に、この上に、シリコンエピタキシャル層を形成した。シリコンエピタキシャル層の導電型はｐ型とし、抵抗率は２Ω・ｃｍとし、シリコンエピタキシャル層の厚さは３μｍとした。その後、ボロン濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した。その結果、ボロンのピーク濃度は２×１０１９ａｔｏｍｓ／ｃｍ３であった。次に、以上のようにして準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例２］
シリコン基板にボロンのイオン注入Ｂを行わないか、ドーズ量を２．５×１０１４ａｔｏｍｓ／ｃｍ２とした以外は、実施例２と同様にしてＲＴＡ熱処理工程を行った。尚、ドーズ量２．５×１０１４ａｔｏｍｓ／ｃｍ２でイオン注入を行った基板のＳＩＭＳで測定したボロンのピーク濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３であった。
シリコン基板にボロンのイオン注入Ｂを行わないか、ドーズ量を２．５×１０１４ａｔｏｍｓ／ｃｍ２とした以外は、実施例２と同様にしてＲＴＡ熱処理工程を行った。尚、ドーズ量２．５×１０１４ａｔｏｍｓ／ｃｍ２でイオン注入を行った基板のＳＩＭＳで測定したボロンのピーク濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３であった。
その後、実施例２及び比較例２でＲＴＡ熱処理を行ったシリコン基板について、イオン注入残留欠陥を断面ＴＥＭ観察した。図３に観察結果を示す。実施例２では、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例２では、浅い側の欠陥が観察された。
［実施例３］
実施例３及び比較例３で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：２００ｍｍ
結晶面方位：（１００）
実施例３及び比較例３で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：２００ｍｍ
結晶面方位：（１００）
次に、シリコン基板に１０ｎｍの厚さの、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３であるシリコンエピタキシャル層を形成した。その上に、３μｍの厚さの、ボロン濃度が１×１０１５ａｔｏｍｓ／ｃｍ３であるシリコンエピタキシャル層をさらに形成した。次に、以上のようにして準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例３］
下層のシリコンエピタキシャル層のボロン濃度を１×１０１５ａｔｏｍｓ／ｃｍ３及び、１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例３と同様にして基板の熱処理工程を行った。
下層のシリコンエピタキシャル層のボロン濃度を１×１０１５ａｔｏｍｓ／ｃｍ３及び、１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例３と同様にして基板の熱処理工程を行った。
その後、実施例３及び比較例３でＲＴＡ熱処理を行ったシリコン基板について、イオン注入残留欠陥を断面ＴＥＭ観察した。図４に観察結果を示す。実施例３では、ボロンの濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例３では、浅い側の欠陥が観察された。
以上のように、本発明は、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法であることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (15)
- 基板の熱処理方法であって、
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含むことを特徴とする基板の熱処理方法。 - 前記準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
- 前記準備するシリコン基板を、前記シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項２に記載の基板の熱処理方法。
- 前記シリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項３に記載の基板の熱処理方法。
- 前記準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
- 前記エピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項５に記載の基板の熱処理方法。
- 前記準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
- 前記エピタキシャル層の厚さを０．０１μｍ以上かつ１００μｍ以下とすることを特徴とする請求項７に記載の基板の熱処理方法。
- 前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることを特徴とする請求項７又は請求項８に記載の基板の熱処理方法。
- 前記さらに形成されたシリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項９に記載の基板の熱処理方法。
- 前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
- 前記工程（３）において、前記ＲＴＡ熱処理するシリコン基板を、表面に酸化膜が形成されていないものとすることを特徴とする請求項１から請求項１１のいずれか一項に記載の基板の熱処理方法。
- 前記イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする請求項１から請求項１２のいずれか一項に記載の基板の熱処理方法。
- 前記ＲＴＡ熱処理を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持するものとすることを特徴とする請求項１から請求項１３のいずれか一項に記載の基板の熱処理方法。
- 前記準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることを特徴とする請求項１から請求項１４のいずれか一項に記載の基板の熱処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017207631A JP2019080008A (ja) | 2017-10-26 | 2017-10-26 | 基板の熱処理方法 |
| PCT/JP2018/033734 WO2019082536A1 (ja) | 2017-10-26 | 2018-09-12 | 基板の熱処理方法 |
| TW107133388A TW201923842A (zh) | 2017-10-26 | 2018-09-21 | 基板的熱處理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017207631A JP2019080008A (ja) | 2017-10-26 | 2017-10-26 | 基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019080008A true JP2019080008A (ja) | 2019-05-23 |
Family
ID=66247872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017207631A Pending JP2019080008A (ja) | 2017-10-26 | 2017-10-26 | 基板の熱処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2019080008A (ja) |
| TW (1) | TW201923842A (ja) |
| WO (1) | WO2019082536A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034408A (ja) * | 2019-08-15 | 2021-03-01 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112795886B (zh) * | 2020-12-24 | 2022-10-21 | 上海治臻新能源股份有限公司 | 一种用于金属双极板成形的导电耐蚀预涂层及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261588A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体装置 |
| JP5395354B2 (ja) * | 2005-03-15 | 2014-01-22 | 日本電気株式会社 | 半導体装置の製造方法及び半導体装置 |
| KR100644019B1 (ko) * | 2005-06-17 | 2006-11-10 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 및 그 제조 방법 |
| JP5793456B2 (ja) * | 2012-03-23 | 2015-10-14 | 株式会社東芝 | 半導体装置およびその製造方法、基板 |
| US10079257B2 (en) * | 2012-04-13 | 2018-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Anti-reflective layer for backside illuminated CMOS image sensors |
| WO2014033982A1 (ja) * | 2012-08-28 | 2014-03-06 | パナソニック株式会社 | 半導体素子の製造方法 |
| JP5799936B2 (ja) * | 2012-11-13 | 2015-10-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
| JP6302216B2 (ja) * | 2013-11-08 | 2018-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-10-26 JP JP2017207631A patent/JP2019080008A/ja active Pending
-
2018
- 2018-09-12 WO PCT/JP2018/033734 patent/WO2019082536A1/ja active Application Filing
- 2018-09-21 TW TW107133388A patent/TW201923842A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021034408A (ja) * | 2019-08-15 | 2021-03-01 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019082536A1 (ja) | 2019-05-02 |
| TW201923842A (zh) | 2019-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101882389B1 (ko) | 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법 | |
| USRE49657E1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| US20090252974A1 (en) | Epitaxial wafer having a heavily doped substrate and process for the preparation thereof | |
| US9117676B2 (en) | Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device | |
| JP5938969B2 (ja) | エピタキシャルウエーハの製造方法および固体撮像素子の製造方法 | |
| US6325848B1 (en) | Method of making a silicon substrate with controlled impurity concentration | |
| WO2019082536A1 (ja) | 基板の熱処理方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| TWI690628B (zh) | 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法 | |
| TWI683350B (zh) | 半導體磊晶晶圓之製造方法以及半導體元件的製造方法 | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JP2021034408A (ja) | シリコン基板の熱処理方法 | |
| JP7264100B2 (ja) | シリコン単結晶基板中のドナー濃度の制御方法 | |
| TW201820477A (zh) | 裝置形成方法 | |
| CN111710598A (zh) | 半导体器件的形成方法 | |
| JP6791293B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPH06163574A (ja) | 半導体装置の製造方法 | |
| US20130017674A1 (en) | Cryogenic silicon ion-implantation and recrystallization annealing | |
| JP2024085819A (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP2020035922A (ja) | 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 | |
| JPH03201440A (ja) | 半導体基板の裏面歪形成方法 | |
| JPH03129739A (ja) | 半導体装置の製造方法 |