DE19915078A1 - Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe - Google Patents

Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe

Info

Publication number
DE19915078A1
DE19915078A1 DE19915078A DE19915078A DE19915078A1 DE 19915078 A1 DE19915078 A1 DE 19915078A1 DE 19915078 A DE19915078 A DE 19915078A DE 19915078 A DE19915078 A DE 19915078A DE 19915078 A1 DE19915078 A1 DE 19915078A1
Authority
DE
Germany
Prior art keywords
layer
protective layer
semiconductor wafer
sio
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19915078A
Other languages
English (en)
Inventor
Joachim Hoepfner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19915078A priority Critical patent/DE19915078A1/de
Priority to EP00929254A priority patent/EP1166339A1/de
Priority to KR10-2001-7012140A priority patent/KR100451451B1/ko
Priority to CNB008059179A priority patent/CN1155054C/zh
Priority to PCT/DE2000/000938 priority patent/WO2000060646A1/de
Priority to JP2000610048A priority patent/JP2002541661A/ja
Publication of DE19915078A1 publication Critical patent/DE19915078A1/de
Priority to US09/968,576 priority patent/US6531378B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren zur Prozessierung einer monokristallinen Si-Halbleiterscheibe (1) umfaßt einen Temperschritt bei einer Temperatur von über 550 DEG C. Zuvor wird auf der Rückseite der Si-Halbleiterscheibe eine Schutzschicht (15) gegen das Eindringen von Metall- und/oder Seltenerdmetall-Substanzen während des Temperschritts in die Si-Halbleiterscheibe (1) aufgebracht.

Description

Die Erfindung betrifft ein Verfahren zur Prozessierung einer monokristallinen Si-Halbleiterscheibe nach dem Oberbegriff des Anspruchs 1 und ferner eine monokristalline Si-Halb­ leiterscheibe mit einer in bezug auf eine Folge von Schicht­ abscheidungsprozessen zumindest teilweise prozessierten Vor­ derseite nach dem Oberbegriff des Anspruchs 12.
Konventionelle mikroelektronische Speicherelemente (DRAMs) benutzen als Speicherdielektrikum meist Oxid- oder Nitrid­ schichten, die eine Dielekrizitätskonstante von maximal etwa 8 aufweisen. Zur Verkleinerung des Speicherkondensators so­ wie zur Herstellung von nichtflüchtigen Speichern (FRAMs) werden "neuartige" Kondensatormaterialien (Dielektrika oder Ferroelektrika) mit deutlich höheren Dielektrizitätskonstan­ ten benötigt. Hierfür sind aus der gattungsbildenden Publi­ kation "Neue Dielektrika für Gbit-Speicherchips" von W. Hön­ lein, Phys. Bl. 55 (1999), Seiten 51-53 die Kondensatormate­ rialien Pb (Zr,Ti)O3 [PZT], SrBi2Ta2O9 [SBT], SrTiO3 [ST] und (Ba,Sr)TiO3 [BST] bekannt.
Die Verwendung dieser neuartigen Hoch-Epsilon-Dielektri­ ka/Ferroelektrika bereitet aus verschiedenen Gründen Proble­ me. Zunächst lassen sich diese neuartigen Materialien nicht mehr mit dem traditionellen Elektrodenmaterial (Poly-)Sili­ zium kombinieren. Deshalb müssen inerte Elektrodenmateri­ alien wie beispielsweise Pt oder leitfähige Oxide (z. B. RuO2) eingesetzt werden. Ferner muß zwischen dem Elektrodenmateri­ al und der leitfähigen Anschlußstruktur (Plug) zum Transistor eine Diffusionsbarriere (z. B. aus TiN, TaN, Ir, IrO2 und Mo- Si2) eingefügt werden.
Schließlich erfordert der Aufbau solcher Strukturen das Ab­ scheiden der neuartigen Hoch-Epsilon-Dielektrika/Ferroelek­ trika in einer Sauerstoff-Atmosphäre und das - üblicherweise mehrfache - Tempern der bereits teilweise prozessierten Si-Halb­ leiterscheibe bei Temperaturen oberhalb 550°C.
Der Einsatz dieser neuartigen Substanzen (Metalle und Sel­ tenerdmetalle) für das Hoch-Epsilon-Dielektrikum/Ferroelek­ trikum, die Elektroden und die Barriereschicht in Verbindung mit dem Erfordernis, hohe, Diffusionsvorgänge begünstigende Prozeßtemperaturen verwenden zu müssen, bedeutet in der Pra­ xis ein erheblich erhöhtes Verunreinigungs- oder Kontaminati­ onsrisiko der Si-Halbleiterscheibe bei der Fertigung.
Die US-Patentschrift 5,679,405 beschreibt ein Verfahren, bei dem zur Verhinderung von kontaminierenden Anlagerungen ein Ar-Gasstrom über die Rückseite einer Halbleiterscheibe gelei­ tet wird, welche in einer CVD-Anlage an einem Substrathalter befestigt ist.
Die US-Patentschrift 5,424,224 beschreibt ein Verfahren, in welchem die Rückseite einer Halbleiterscheibe während des Po­ lierens der Vorderseite und des Randes der Scheibe durch Auf­ bringen einer SiO2- oder Si3N4-Schutzschicht geschützt wird. Nach dem Poliervorgang wird die Schutzschicht wieder ent­ fernt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Prozessierung einer Si-Halbleiterscheibe anzu­ geben, das eine Verringerung des Kontaminations- bzw. Verun­ reinigungsrisikos der Halbleiterscheibe während der Durchfüh­ rung eines Temperschritts ermöglicht. Ferner zielt die Er­ findung darauf ab, eine vorderseitig zumindest teilprozes­ sierte Si-Halbleiterscheibe zu schaffen, die gegen eine Kon­ tamination in einem nachfolgenden Temperschritt geschützt ist.
Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 12 gelöst.
Durch das erfindungsgemäße Aufbringen der Schutzschicht auf die Rückseite der Si-Halbleiterscheibe wird verhindert, daß sich vor oder während des Temperschrittes Metall- und/oder Seltenerdmetall-Substanzen an der "nackten" Rückseite der Halbleiterscheibe anlagern können und während des Temper­ schrittes durch Diffusion in das monokristalline Si-Material gelangen und dieses verunreinigen können. Derartige Verun­ reinigungen des Halbleitermaterials sind unerwünscht, da sie zu einer Beeinträchtigung der Lebensdauer und/oder der elek­ trischen Eigenschaften der Bauelemente führen können, die auf der Vorderseite der Halbleiterscheibe hergestellt werden.
Nach einer ersten bevorzugten Ausführungsform der Erfindung umfaßt die Schutzschicht eine Si3N4-Sperrschicht. Es hat sich gezeigt, daß eine Nitridschicht - insbesondere gegenüber Pt - eine ausgesprochen wirkungsvolle Diffusionsbarriere bil­ det.
Vorzugsweise wird die Si3N4-Sperrschicht durch einen LPCVD- (Low Pressure Chemical Vapor Deposition-)Prozeß abge­ lagert. Dadurch wird ein sehr "dichtes" Nitrid mit einer ge­ ringen Ätzrate und guten Diffusionssperreigenschaften erhal­ ten.
Zweckmäßigerweise wird vor der Ablagerung der Si3N4-Sperr­ schicht eine SiO2-Pufferschicht auf der Si-Halbleiterscheibe aufgebracht. Diese verhindert, daß sich zwischen dem mono­ kristallinen Siliziumsubstrat und der Si3N4-Sperrschicht übermäßige Spannungen aufbauen, welche die Homogenität, die mechanische Stabilität und die Diffusionssperrwirkung der Si3N4-Sperrschicht beeinträchtigen können.
Eine zweite bevorzugte Ausführungsform der Erfindung kenn­ zeichnet sich dadurch, daß die Schutzschicht eine SiO2-Sperr­ schicht umfaßt. Die SiO2-Sperrschicht wirkt ebenfalls einer Verunreinigung des monokristallinen Si-Halbleitersub­ strats entgegen, wobei angenommen wird, daß ihre Wirkung in stärkerem Maße als bei der Si3N4-Sperrschicht auf Einlage­ rungs- oder Anreicherungsprozesse der fernzuhaltenden Sub­ stanz(en) in der Schicht beruht.
Bei einer dritten bevorzugten Ausführungsform der Erfindung umfaßt die Schutzschicht eine Sperrschicht, die aus einer Dreischichtstruktur bestehend aus einer in zwei SiO2-Schicht­ lagen eingebetteten Polysilizium-Schichtlage oder einer Mehr­ schichtstruktur bestehend aus alternierend angeordneten SiO2- und Polysilizium-Schichtlagen aufgebaut ist.
Die Dicke der Schutzschicht kann in Abhängigkeit von dem ver­ wendeten Schichtmaterial, Art und Dosis der Substanz(en) und den Prozeßbedingungen (insbesondere Temperatur und Zeitdauer des Temperschrittes) gewählt werden. Vorzugsweise weist die Schutzschicht eine Dicke größer als 30 nm, insbesondere grö­ ßer als 100 nm auf.
Eine weitere mit Vorteil eingesetzte Maßnahme kennzeichnet sich dadurch, daß die Schutzschicht mit einem als Haftzentrum für die vom Si-Halbleitersubstrat fernzuhaltenden Sub­ stanz(en) wirkenden Stoff, insbesondere Phosphor dotiert wird. Durch die Dotierung wird die Einlagerungs- bzw. Auf­ nahmefähigkeit der Schutzschicht bezüglich der Substanzen(en) erhöht.
Üblicherweise werden bei der Prozessierung der Vorderseite der Si-Halbleiterscheibe mehrere Schichtabscheidungsschritte ausgeführt, bei denen verschiedene derartige Substanzen (Me­ talle und/oder Seltenerdmetalle) freigesetzt werden. Nach einer vorteilhaften Verfahrensführung kann vorgesehen sein, die Schutzschicht nach einem Schichtabscheideprozeß einer Reinigung zur Entfernung angelagerter Substanzen zu unterzie­ hen und/oder die Schutzschicht zur Entfernung eines höher kontaminierten Oberflächenbereichs nach einem Schichtabschei­ deprozeß oder zwischen zwei Temperschritten teilweise abzu­ tragen. Dadurch wird erreicht, daß der Belegungs- bzw. An­ reicherungsgrad der Schutzschicht mit kontaminierenden Sub­ stanzen vor dem folgenden Temperschritt reduziert wird.
Eine weitere bevorzugte Maßnahme besteht darin, die Rückseite der Si-Halbleiterscheibe vor dem Aufbringen der Schutzschicht in einem oberflächennahen Bereich gewollt zu schädigen. Eine auf diese Weise gebildete "Schädigungsschicht" ist in der La­ ge, die erwähnten Substanzen aufzunehmen und zu "demobilisie­ ren", und damit - zusätzlich zu der Schutzschicht - einem Eindiffundieren derselben in das monokristalline Si-Halb­ leitersubstrat entgegenzuwirken.
Die Erfindung wird nachfolgend in beispielhafter Weise anhand der Zeichnung erläutert. In dieser zeigt die einzige Figur in schematischer Weise die Schichtfolge einer in einer Si-Halb­ leiterscheibe ausgebildeten DRAM-Speicherzelle mit Schalttransistor und Hoch-Epsilon- oder ferroelektrischem Stack-Kondensator.
Auf einem p-dotierten Si-Halbleitersubstrat 1 ist mittels üb­ licher planartechnischer Verfahren (Schichtabscheidung, Schichtstrukturierung unter Verwendung von Lithographie- und Ätztechniken, Schichtdotierung) ein N-Kanal MOS-Transistor aufgebaut.
Ein n+-dotierter Drain-Bereich 2 ist von einem n+-dotierten Source-Bereich 3 über einen zwischenliegenden Kanal 4 aus Substratmaterial getrennt. Oberhalb des Kanals 4 liegt eine dünne Gateoxidschicht 5. Auf der Gateoxidschicht 5 ist eine Polysilizium-Gateelektrode 6 angebracht.
Oberhalb des beschriebenen MOS-Transistors 2, 3, 4, 5, 6 ist eine Deckoxidschicht 7 abgelagert, welche ein Kontaktloch 8 umfaßt. Das Kontaktloch 8 ist mit einer elektrischen An­ schlußstruktur 9 (sog. "plug") bestehend aus Polysilizium ge­ füllt.
Aufbau und Herstellungsweise der gezeigten Struktur sind be­ kannt. Statt des hier dargestellten MOS-Transistors 2, 3, 4, 5, 6 kann auch ein Bipolar-Transistor oder ein sonstiges mo­ nolithisches Halbleiter-Funktionselement vorgesehen sein.
Oberhalb der Deckoxidschicht 7 ist ein Kondensator 10 reali­ siert.
Der Kondensator 10 weist eine untere Elektrode 11 (sog. "Bot­ tom-Elektrode"), eine obere Elektrode 12 und zwischenliegend ein Hoch-Epsilon-Dielektrikum/Ferroelektrikum 13 auf.
Das Hoch-Epsilon-Dielektrikum/Ferroelektrikum 13, beispiels­ weise PZT, SBT, ST oder BST, wird durch einen MOD (Metal Or­ ganic Deposition), einen MOCVD (Metal Organic Chemical Vapor Deposition) Prozeß oder einen Sputterprozeß abgeschieden.
Nach dem Abscheiden des Hoch-Epsilon-Dielektrikums/Ferro­ elektrikums 13 muß dieses in einer Sauerstoffhaltigen Atmo­ sphäre bei Temperaturen von etwa 550-800°C gegebenenfalls mehrfach getempert ("konditioniert") werden. Zur Vermeidung einer unerwünschten chemischen Reaktionen des Hoch-Epsilon-Dielek­ trikums/Ferroelektrikums 13 mit den Elektroden 11, 12 werden diese aus Pt (oder einem anderen ausreichend tempera­ turstabilen und inerten Material) gefertigt.
Zur Herstellung der Elektroden 11, 12 sind weitere Abscheide­ prozesse vor und nach dem Abscheiden des Hoch-Epsilon-Dielek­ trikums/Ferroelektrikums 13 erforderlich.
Da bei dem erwähnten Temperschritt kann z. B. Bi, Ba, Sr aus dem Hoch-Epsilon-Dielektrikum/Ferroelektrikum 13 durch die untere Pt Elektrode 11 hindurchdiffundieren. Ferner weist Pt bei Temperaturen oberhalb etwa 550°C eine hohe Diffusionsfä­ higkeit in Si auf. Zum Schutz der Anschlußstruktur 9 ist da­ her unterhalb der unteren Pt-Elektrode 11 eine durchgängige Barriereschicht 14 aus TiN, TaN, Ir, IrO2, MoSi2 oder einem anderen geeigneten Material vorgesehen. Auch die Barriere­ schicht 14 wird durch einen Abscheideprozeß (und gegebenen­ falls einem nachfolgenden Temperschritt) erzeugt, welcher ge­ mäß der dargestellten Schichtfolge vor dem Abscheiden der Pt-Elek­ troden 11, 12 und des Hoch-Epsilon-Dielektrikums/Ferro­ elektrikums 13 ausgeführt wird.
Sämtliche der für den Kondensator- und Barriereschichtaufbau benötigten "neuartigen" Substanzen (Metalle und Seltenerdme­ talle) könnten bei den erwähnten Abscheideprozessen auch di­ rekt mit der - üblicherweise freiliegenden - Rückseite der Si-Halbleiterscheibe in Kontakt kommen. Um zu verhindern, daß sich diese Substanzen rückseitig an das Si-Halbleitersub­ strat 1 anlagern und dann bei dem oder den nachfolgenden Tem­ perschritt(en) in dieses eindiffundieren, ist auf der Rück­ seite der Si-Halbleiterscheibe eine Schutzschicht 15 ange­ bracht.
Die Schutzschicht 15 kann vor, während oder nach der Herstel­ lung des MOS-Transistors 2, 3, 4, 5, 6, erzeugt werden. Sie muß selbstverständlich vor der Ablagerung zumindest derjeni­ gen "neuartigen" Substanz(en), deren rückseitiges Eindringen in die Si-Halbleiterscheibe auf alle Fälle verhindert werden soll, angebracht werden. Üblicherweise wird die Schutz­ schicht 15 also vor der Ablagerung der Barriereschicht 14 oder spätestens vor der Ablagerung der unteren Pt-Elektrode 11 erzeugt.
Die Schutzschicht 15 kann beispielsweise aus einer Si3N4-Sperr­ schicht einer Dicke von 30 nm oder mehr bestehen, der in optionaler Weise eine vorzugsweise wenigstens 10 nm dicke Oxidschicht zum Spannungsabbau im Übergangsbereich unterlegt ist. Eine weitere Möglichkeit besteht darin, als Schutz­ schicht 15 eine "verdichtete" und gegebenenfalls dotierte SiO2-Sperrschicht vorzusehen. Ferner sind Sandwich-Schichten bestehend aus einer in zwei Oxid-Schichtlagen eingebetteten, dotierten Polysilizium-Schichtlage und Mehrfachschichten be­ stehend aus alternierenden Oxid- und dotierten Polysilizium-Schicht­ lagen einsetzbar. Als Dotierstoff kann u. a. Phosphor verwendet werden, wobei das Dotierstoffion (P+) als Komplex­ bildner wirkt.
In der Praxis hat sich herausgestellt, daß unter den erwähn­ ten Substanzen Pt (Elektrodenmaterial) eine besonders hohe Kontaminationsneigung zeigt. Bei einer Dicke der Schutz­ schicht größer als 30 nm konnte die Kontamination des mono­ kristallinen Siliziums bezüglich Pt merklich und bei einer Sichtdicke größer als 100 nm um mehrere Größenordnungen redu­ ziert werden.
Allerdings kann die Schutzschicht 15 gemäß ihrer Schichtdicke, den verwendeten Prozeßparametern (z. B. Temperatur und Zeitdauer des Temperschrittes) sowie der Umgebungsdosis der kontaminierenden Substanz(en) stets nur eine begrenzte Menge an Verunreinigungen abhalten. Um den Verunreinigungsgrad in dem Si-Halbleitersubstrat 1 auch bei geringen Schichtdicken oder ungünstigen Prozeßbedingungen (z. B. häufigem Tempern, langen Temper-Zeitdauern, hohen Temper-Temperaturen) gering zu halten, können zusätzlich Reinigungsschritte und/oder Ma­ terialabtragungsschritte vorgesehen sein.
Durch eine Reinigung nach dem Abscheideprozeß mit Königswas­ ser können Pt oder andere Metallanlagerungen an der Schutz­ schicht 15 abgelöst oder zumindest mengenmäßig reduziert wer­ den.
Eine Materialabtragung kann durch einen Ätzschritt erfolgen, bei dem eine äußere, stark kontaminierte Schichtlage von bei­ spielsweise weniger als 10 nm der Schutzschicht 15 entfernt wird. Eine Nitrid-Schutzschicht 15 kann beispielsweise mit HF/HNO3 geätzt werden.
Beide Prozesse (Reinigung und Materialabtragung) können so­ wohl in Kombination als auch wiederholt ausgeführt werden. Sind mehrere Temperschritte vorgesehen, kann auch ein zwi­ schen den einzelnen Temperschritten durchgeführter wiederhol­ ter Materialabtrag zur Reduzierung des Verunreinigungsgrades sinnvoll sein.
Die Schutzschicht 15 kann auch sukzessiv, abgestuft nach der Prozeßschrittzahl der auf die Vorderseite des Si-Halb­ leitersubstrats 1 aufzubringenden Strukturen, abgetragen werden. Dieses teilweise und somit wiederholte Entfernen der Schutzschicht 15 trägt dazu bei, die Verunreinigung der Scheibenrückseite auf ein vertretbares Maß zu senken. Insbe­ sondere hat diese Vorgehensweise den Vorteil, daß die jeweils am stärksten verunreinigte oberste Schicht der Schutzschicht 15 relativ schnell entfernt wird und somit die Wahrschein­ lichkeit eines weiteren Eindringen der Kontaminationen deut­ lich verringert ist. Die Schutzschicht 15 sollte für ein suk­ zessives Entfernen ausreichend dick aufgetragen werden.
Bei Verwendung einer Schutzschicht 15 bestehend aus einer Ni­ trid-Sperrschicht und einer Oxid-Pufferschicht sowie der ge­ nannten Reinigungs- und Materialabtragungsschritte konnte nach einem Entfernen dieser Schichten mittels TRXRF (Total Reflexion X-Ray Fluorescence) nachgewiesen werden, daß der Pt-Verunreinigungsgrad des Si-Halbleitersubstrats 1 bei einer Scheibendicke von 1 mm kleiner als 1011 Atome/cm2 war.
Bezugszeichen
1
Si-Halbleitersubstrat
2
Drain-Bereich
3
Source-Bereich
4
Kanal
5
Gateoxidschicht
6
Gateelektrode
7
Deckoxidschicht
8
Kontaktloch
9
Anschlußstruktur
10
Kondensator
11
untere Elektrode
12
obere Elektrode
13
Dielektrikum/Ferroelektrikum
14
Barriereschicht
15
Schutzschicht

Claims (12)

1. Verfahren zur Prozessierung einer monokristallinen Si-Halb­ leiterscheibe (1), bei dem die Si-Halbleiterscheibe (1) einem Temperschritt bei einer Temperatur von über 550°C un­ terzogen wird, dadurch gekennzeichnet, daß zuvor auf die Rückseite der Si-Halbleiterscheibe (1) eine Schutzschicht (15) gegen das Eindringen einer oder mehrerer Metall- und/oder Seltenerdmetall-Substanzen während des Tem­ perschritts in die Si-Halbleiterscheibe (1) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht (15) eine Si3N4-Sperrschicht umfaßt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Si3N4-Sperrschicht durch einen LPCVD-Prozeß abgela­ gert wird.
4. Verfahren nach einem der Ansprüche 2 und 3, dadurch gekennzeichnet, daß das Aufbringen der Schutzschicht (15) die Schritte
  • - Ablagern einer SiO2-Pufferschicht; und
  • - Ablagern einer Si3N4-Sperrschicht auf der SiO2-Pufferschicht
  • - umfaßt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) eine SiO2-Sperrschicht umfaßt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) eine Sperrschicht umfaßt, die aus einer Dreischichtstruktur bestehend aus einer in zwei SiO2-Schicht­ lagen eingebetteten Polysilizium-Schichtlage oder ei­ ner Mehrschichtstruktur bestehend aus alternierend angeordne­ ten SiO2- und Polysilizium-Schichtlagen aufgebaut ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) eine Dicke größer als 30 nm, ins­ besondere größer als 100 nm aufweist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) mit einem als Haftzentrum für die fernzuhaltende(n) Substanz(en) wirkenden Stoff, insbesondere Phosphor dotiert wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) nach einem Schichtabscheideprozeß einer Reinigung zur Entfernung angelagerter Substanzen unter­ zogen wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (15) nach einem Schichtabscheideprozeß und/oder zwischen zwei Temperschritten zur Entfernung eines kontaminierten Oberflächenbereichs teilweise abgetragen wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rückseite der Si-Halbleiterscheibe (1) vor dem Auf­ bringen der Schutzschicht (15) in einem oberflächennahen Be­ reich geschädigt wird.
12. Monokristalline Si-Halbleiterscheibe mit einer in bezug auf eine Folge von Schichtabscheidungsprozessen zumindest teilweise prozessierten Vorderseite, dadurch gekennzeichnet, daß auf der Rückseite der Si-Halbleiterscheibe (1) eine Schutzschicht (15) gegen das Eindringen einer oder mehrerer Metall- und/oder Seltenerdmetall-Substanzen in die Si-Halb­ leiterscheibe (1) aufgebracht ist.
DE19915078A 1999-04-01 1999-04-01 Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe Ceased DE19915078A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19915078A DE19915078A1 (de) 1999-04-01 1999-04-01 Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
EP00929254A EP1166339A1 (de) 1999-04-01 2000-03-24 Verfahren zur prozessierung einer monokristallinen halbleiterscheibe und teilweise prozessierte halbleiterscheibe
KR10-2001-7012140A KR100451451B1 (ko) 1999-04-01 2000-03-24 단결정 반도체 디스크의 프로세싱 방법 및 부분적으로프로세싱된 반도체 디스크
CNB008059179A CN1155054C (zh) 1999-04-01 2000-03-24 处理单晶半导体晶片的方法
PCT/DE2000/000938 WO2000060646A1 (de) 1999-04-01 2000-03-24 Verfahren zur prozessierung einer monokristallinen halbleiterscheibe und teilweise prozessierte halbleiterscheibe
JP2000610048A JP2002541661A (ja) 1999-04-01 2000-03-24 単結晶半導体ディスクの加工方法及び部分的に加工された半導体ディスク
US09/968,576 US6531378B2 (en) 1999-04-01 2001-10-01 Method for processing wafer by applying layer to protect the backside during a tempering step and removing contaminated portions of the layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19915078A DE19915078A1 (de) 1999-04-01 1999-04-01 Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE19915078A1 true DE19915078A1 (de) 2000-10-12

Family

ID=7903385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19915078A Ceased DE19915078A1 (de) 1999-04-01 1999-04-01 Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe

Country Status (7)

Country Link
US (1) US6531378B2 (de)
EP (1) EP1166339A1 (de)
JP (1) JP2002541661A (de)
KR (1) KR100451451B1 (de)
CN (1) CN1155054C (de)
DE (1) DE19915078A1 (de)
WO (1) WO2000060646A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336198B1 (de) * 2000-11-25 2012-05-02 Teledyne Dalsa Semiconductor Inc. Verfahren zur herstellung einer funktionellen vorrichtung mit temperaturbehandelten abgeschiedenen schichten

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US7727581B2 (en) * 2004-03-17 2010-06-01 Essilor International Compagnie Generale D' Optique Process for applying a coating on an optical lens face and implementation system
US7095095B2 (en) * 2004-06-28 2006-08-22 Micron Technology, Inc. Semiconductor constructions
US7737004B2 (en) * 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
JP2010212589A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
KR101087797B1 (ko) * 2010-06-15 2011-11-30 주식회사 하이닉스반도체 웨이퍼 가공 방법
CN102290349A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 半导体结构及其形成方法
CN105336568A (zh) * 2014-07-10 2016-02-17 北大方正集团有限公司 功率器件快速退火方法和功率器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683948A (en) * 1979-12-12 1981-07-08 Sony Corp Processing of semiconductor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3494809A (en) * 1967-06-05 1970-02-10 Honeywell Inc Semiconductor processing
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS5469964A (en) * 1977-11-15 1979-06-05 Toshiba Corp Production of semiconductor device
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
DD286459A5 (de) * 1987-03-19 1991-01-24 Akademie Der Wissenschaften Der Ddr,De Verfahren zur herstellung von mos-bauelementen mit sio tief 2-si tief 3n tief 4-isolatorschichten
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
US5133284A (en) 1990-07-16 1992-07-28 National Semiconductor Corp. Gas-based backside protection during substrate processing
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
US5223734A (en) * 1991-12-18 1993-06-29 Micron Technology, Inc. Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
JPH06104268A (ja) * 1992-09-21 1994-04-15 Mitsubishi Electric Corp ゲッタリング効果を持たせた半導体基板およびその製造方法
US5424224A (en) 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JP2743904B2 (ja) * 1996-02-16 1998-04-28 日本電気株式会社 半導体基板およびこれを用いた半導体装置の製造方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JP2943728B2 (ja) * 1996-10-18 1999-08-30 日本電気株式会社 半導体装置の製造方法
DE19648498C1 (de) * 1996-11-22 1998-06-10 Steag Micro Tech Gmbh Vorrichtung zum Behandeln von Substraten, insbesondere von Halbleiter-Wafern
JP3114643B2 (ja) * 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683948A (en) * 1979-12-12 1981-07-08 Sony Corp Processing of semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336198B1 (de) * 2000-11-25 2012-05-02 Teledyne Dalsa Semiconductor Inc. Verfahren zur herstellung einer funktionellen vorrichtung mit temperaturbehandelten abgeschiedenen schichten

Also Published As

Publication number Publication date
US6531378B2 (en) 2003-03-11
WO2000060646A1 (de) 2000-10-12
CN1155054C (zh) 2004-06-23
KR100451451B1 (ko) 2004-10-06
CN1346511A (zh) 2002-04-24
KR20020010589A (ko) 2002-02-04
JP2002541661A (ja) 2002-12-03
US20020086532A1 (en) 2002-07-04
EP1166339A1 (de) 2002-01-02

Similar Documents

Publication Publication Date Title
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
EP1113493A1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10393793B4 (de) Strahlungsschutz in integrierten Schaltungen
DE19915078A1 (de) Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
EP1182698A2 (de) Barriereschicht für einen Speicherkondensator
DE10344273B4 (de) Verbesserter Kontakt für Speicherzellen
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
EP1394843A2 (de) Barriereschicht und Verfahren zur Unterdrückung von Diffusionsvorgängen bei der Herstellung von Halbleitereinrichtungen
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE10120516B4 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE19857039A1 (de) Mikroelektronische Struktur
DE19860080B4 (de) Mikroelektronische Struktur
DE10058886C1 (de) Verfahren zur Herstellung eines integrierten Halbleiter-Produkts
DE19743268A1 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection