CN1346511A - 处理单晶半导体晶片的方法和局部处理的半导体晶片 - Google Patents
处理单晶半导体晶片的方法和局部处理的半导体晶片 Download PDFInfo
- Publication number
- CN1346511A CN1346511A CN00805917A CN00805917A CN1346511A CN 1346511 A CN1346511 A CN 1346511A CN 00805917 A CN00805917 A CN 00805917A CN 00805917 A CN00805917 A CN 00805917A CN 1346511 A CN1346511 A CN 1346511A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- sio
- semiconductor wafer
- described method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 7
- 150000002910 rare earth metals Chemical class 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 64
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 3
- 238000007667 floating Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 2
- 230000000593 degrading effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 230000035515 penetration Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
单晶Si半导体晶片(1)的处理方法包含温度超过550℃的退火工艺。事先把防止在退火期间金属和/或稀土金属物质进入Si半导体晶片(1)内的保护层(15)淀积到Si半导体晶片的背面。
Description
本发明涉及根据权利要求1的前序部分处理单晶Si半导体晶片的方法，此外涉及根据权利要求12的前序部分具有针对一系列层淀积工艺的、至少局部处理正面的单晶硅半导体晶片。
传统的微电子存储器(DRAM)大多利用介质常数最大约为8的氧化物层或氮化物层作为存储器介质。为了使存储电容器小型化以及为了制造非易失存储器(FRAM)必须具有显著较高介质常数的“新型”电容器材料(介电体或铁电体)。为此，从分类出版物“NeueDielektrika für Gbit-Speicherchip(千兆位存储器芯片用的新介电体)”W·Hnlein，Phys.B1.55(1999)，51-53页获悉电容器材料Pb(Zr，Ti)O3[PZT]，SrBi2Ta2O9(SBT)，SrTiO3[ST]和(Ba，Sr)TiO3[BST]。
这种新型高ε介电体/铁电体的应用由于不同的原因遇到问题。首先这些新型材料不再可以与传统的电极材料(多晶)硅组合。因此，必须使用如例如Pt或导电氧化物(例如RuO2)惰性电极材料。此外，在电极材料和到晶体管的导电连接结构(插塞)之间插入(例如由TiN，TaN，Ir，IrO2和MoSi2构成的)扩散壁垒。
最后，这种结构的建立必须在氧气氛内淀积新型高ε介电体/铁电体，并且—通常多次—在温度超过550℃对已局部处理的Si半导体晶片进行退火。
这种新型物质(金属和稀土金属)用作高ε介质/铁电介质，电极和壁垒层结合需要必须应用有利于扩散过程的高处理温度，在实际上，意味着在制造时Si半导体晶片显著提高的掺杂危险或污染危险。
US专利说明书5,679,405描述了一种方法，其中为了阻止污染的积聚，在CVD设备内经固定在衬底支架上的半导体晶片的背侧通入氩气流。
US专利说明书5,424,224描述了一种方法，其中，在晶片的正侧和边缘抛光期间，半导体晶片的背侧通过淀积SiO2或Si3N4保护层加以保护。在抛光过程之后重新去除保护层。
在日本专利说明书JP 56-83948A的摘要中描述了一种半导体衬底的处理方法，其中在半导体衬底的背侧上淀积由半导体材料或其氧化物构成的含杂质的层。在稍后的退火工艺中，杂质分布在半导体衬底里。
本发明的任务是提供一种可以在进行退火工艺期间减少半导体晶片污染或掺杂危险的Si半导体晶片的处理方法。此外，本发明的目的在于：产生在随后的退火工艺里防止污染的、正面至少局部处理的Si半导体晶片。
本任务通过权利要求1和12的特征解决。
通过本发明的保护层淀积到Si半导体晶片的背面，阻止了在退火工艺前或期间金属物质和/或稀土金属物质可以聚积到半导体晶片的“裸露的”背侧，并且阻止在退火工艺期间扩散到单晶硅材料内并污染它们。半导体材料的这类污染是不希望的，因为它们可以导致在半导体晶片正面上制造的元件寿命和/或电特性变差。
根据本发明的第1优选实施结构，保护层包含Si3N4阻挡层。事实表明氮化物层形成—尤其对Pt一极为有效的扩散壁垒。
Si3N4阻挡层优先通过LPCVD(低压化学汽相淀积)工艺淀积。由此得到具有低腐蚀速率和良好阻挡扩散特性的极“密”氮化物。
在淀积Si3N4阻挡层之前，合适地在Si半导体晶片上淀积SiO2缓冲层。这阻止了在单晶硅衬底和Si3N4阻挡层之间建立过度的应力，该应力可以损害Si3N4阻挡层的均匀性、机械稳定性和扩散壁垒作用。
本发明方法的第二优选实施结构的特征为，保护层包含一个SiO2阻挡层。SiO2阻挡层也对单晶Si半导体衬底的杂质起反作用，其中假设：在更大程度上其对层内应阻止的物质的淀积过程或富集过程的作用比在Si3N4阻挡层大。
在本发明的第3优选实施结构中，保护层包含由嵌入到两SiO2层间的多晶硅层构成的三层结构或由交替地安排的SiO2层和多晶硅层构成的多层结构组成的阻挡层。
保护层的厚度可以依据应用的层材料、类型，物质剂量和工艺条件(尤其是退火工艺的温度和时间长短)来选择。保护层优先具有大于30nm的厚度，尤其是大于100nm的厚度。
另一具有优点采用的措施，其特征为，保护层用一种对应避开Si半导体衬底的物质起浮获中心作用的材料，尤其是磷掺杂。通过这种掺杂提高了保护层对物质的淀积能力及收集能力。
通常在处理Si半导体晶片的正面时实施多次层淀积步骤，其中，释放了各种这类物质(金属和/或稀土金属)。根据有利的工艺过程控制可以规定，在一个层淀积工艺后保护层经受清洁处理以去除积聚物质和/或在层淀积工艺后或在两退火工艺之间局部剥蚀掉保护层以去除高度污染的表面区。因此在随后的退火工艺前可以达到降低保护层被污染物的复盖度或富集度。
另一有利的措施在于：在保护层淀积前，将Si半导体晶片的背侧在近表面区特意引入损伤。按此方式形成的“损伤层”有能力收集上述物质，并把它“去活”，因此—除了保护层之外还附加地—抵制其扩散到单晶硅半导体衬底里。
本发明按照示例的方式依靠附图说明如下。其中唯一的图以示意方式示出具有开关晶体管和高ε或铁电叠层电容器的、在半导体晶片内形成的DRAM存储单元的层序列。
借助通常的平面工艺法(层淀积、应用光刻和蚀刻技术使层结构化、层掺杂)在p掺杂Si半导体衬底1上制造N沟道MOS晶体管。
n+掺杂的漏区2经由衬底材料制成的处于其间的沟道4与n+掺杂的源区3分开。薄栅氧化物层5处于沟道4之上。多晶硅栅极6淀积在栅氧化物层5上。
在上述MOS晶体管2，3，4，5，6之上淀积包含一接触孔8的氧化物覆盖层7。接触孔8充填由多晶硅构成的导电连接结构9(所谓“插塞”)。
上述结构的建立和制造方式是众知的。也可以提供双极晶体管或别的单片半导体功能器件代替这里描述的MOS晶体管2，3，4，5，6。
在氧化物覆盖层7之上制造一电容器10。
电容器10具有下电极11(所谓“底电极”)、上电极12和处于其间的高ε介电体/铁电体13。
高ε介电体/铁电体13，例如PZT，SBT，ST或BST通过MOD(金属有机物淀积)，MOCVD(金属有机物化学汽相淀积)工艺或溅射工艺淀积。
在高ε介电体/铁电体13淀积之后，它必须在含氧气氛下在约550-800℃的温度下，必要时多次退火(调理)。为了避免高ε介电体/铁电体13与电极11，12不希望的化学反应，它由铂(或其它足够耐温和惰性的材料)制成。
为了制造电极11，12，在高ε电体/铁电体13淀积前和后，其它的淀积工艺是必要的。
因为在上述退火工艺中，例如Bi，Ba，Sr可以从高ε介电体/铁电体13扩散透过Pt下电极11。此外，Pt在温度高于约550℃时在Si内具有高扩散能力。因此，为了保护连线结构9，在Pt下电极之下提供由TiN，TaN，Ir，IrO2，MoSi2或其它合适材料构成的贯穿的壁垒层14。壁垒层14也通过淀积工艺(必要时通过后继的退火工艺)产生，根据上述层序，它在Pt电极11，12和高ε介电体/铁电体13淀积之前进行。
为电容器结构和壁垒层结构必需的全部“新型”物质(金属和稀土金属)或许可能在上述淀积工艺中也直接与—通常露出的—硅半导体晶片的背侧接触。为了防止这些物质从背侧聚积到Si半导体衬底1，并随后在后继的退火工艺中扩散到其内，在Si半导体晶片的背侧淀积保护层15。
保护层15可以在MOS晶体管2，3，4，5，6制造前、期间或后产生。当然，它必须至少在所有情况下应当阻止从其背侧进入硅半导体晶片的那些“新型”物质积聚前淀积。通常保护层15在壁垒层14淀积前，或最迟在淀积Pt下电极11前产生。
保护层15可以例如由厚度30nm或更厚的Si3N4阻挡层构成，该层以选择的方式垫上主要至少10nm厚的氧化物层用于消除过渡区应力。另一可能性在于：提供“增密的”，必要时掺杂的SiO2阻挡层作为保护层15。此外可以使用由埋入两氧化物层的掺杂的多晶硅层构成的夹层和由交替地氧化物层和掺杂的多晶硅层构成的多层。作为掺杂物可应用例如磷，其中掺杂物(P+)起着配位组分的作用。
在实际上已经证实，在上述物质中Pt(电极材料)显示特别高的污染倾向。在保护层厚度大于30nm时，单晶硅有关Pt的污染明显，并且在层厚大于100nm时可降低几个量级。
诚然，根据其层厚，应用的工艺参量(例如退火工艺的温度和时间长短)以及污染物质的背景剂量，保护层15始终只能阻止有限量的污染。为了即使在很小层厚或不利的工艺条件下(例如频繁退火，长时间退火，高退火温度)下维持在Si半导体衬底1内的污染度很低，可以附加地设置清洁处理工艺和/或材料剥蚀工艺。
通过在淀积过程后用王水清洁处理可以溶解掉在保护层15上的Pt，或其它金属的聚积或至少在数量上降低。
材料剥蚀可以通过腐蚀工艺进行，其中，外部强污染的层例如保护层15小于10nm的层被去除。氮化物保护层15可以例如用HF/HNO3腐蚀。
两项工艺(清洁处理材料剥蚀)可以或者组合或者重复进行。如果设置多次退火工艺，则也在单个退火工艺之间进行重复的材料剥蚀对降低污染度也是有意义的。
保护层15也可以根据应淀积到Si半导体衬底1的正面上的结构的工艺步骤数依次分级地被剥蚀。这种保护层15部分地、因此重复地去除对于降低晶片背面的杂质到合理的程度是有贡献的。尤其是这样采取的措施具有优点：可以相当快地去除保护层15的各最强污染的最上层，并因此显著降低污染继续进入的概率。为了依次去除，保护层15应当敷涂足够厚度。
在应用由氮化物阻挡层和氧化物缓冲层组成的保护层15以及应用上述清洁处理工艺和材料剥蚀工艺，在去除该层之后借助TRXRF(全反射X射线荧光技术)可以验证：Si半导体衬底在1mm晶片厚度情况下，Pt掺杂度小于1011原子/cm2。
Claims (12)
1.单晶Si半导体晶片(1)的处理方法，其中，Si半导体晶片(1)经受在温度超过550℃的退火工艺，其特征为，
事前在Si半导体晶片(1)的背侧淀积用于防止在退火工艺期间一种或多种金属和/或稀土金属物质进入Si半导体晶片(1)的保护层(15)。
2.根据权利要求1所述的方法，其特征为，
保护层(15)包含Si3N4阻挡层。
3.根据权利要求2所述的方法，其特征为，
Si3N4阻挡层通过LPCVD工艺淀积。
4.根据权利要求2和3之一所述的方法，其特征为，
保护层(15)的淀积包含以下步骤：
-SiO2缓冲层的淀积；以及
-Si3N4阻挡层淀积到SiO2缓冲层上。
5.根据前述权利要求之一所述的方法，其特征为，
保护层(15)包含SiO2阻挡层。
6.根据前述权利要求之一所述的方法，其特征为，
保护层(15)包含由埋入两个SiO2层的一个多晶硅层和这两个SiO2层构成的三层结构，或由交替地安排的SiO2和多晶硅层构成的多层结构组成的阻挡层。
7.根据前述权利要求之一所述的方法，其特征为，
保护层(15)具有大于30nm的厚度，尤其具有大于100nm的厚度。
8.根据前述权利要求之一所述的方法，其特征为，
保护层(15)用一种对应避开的物质起浮获中心作用的材料，尤其是磷，掺杂。
9.根据前述权利要求之一所述的方法，其特征为，
在一个层淀积工艺后，保护层(15)经受清洁处理，以去除聚积的物质。
10.根据前述权利要求之一所述的方法，其特征为，
在一个层淀积工艺后和/或在两个退火工艺之间部分地剥蚀保护层(15)，以去除污染的表面区。
11.根据前述权利要求之一所述的方法，其特征为，
在淀积保护层(15)前，将Si半导体晶片(1)的背侧在近表面区引入损伤。
12.具有涉及一系列层淀积工艺的、至少局部处理过的正侧的单晶Si半导体晶片，其特征为，
将阻止一种或多种金属和/或稀土金属物质进入Si半导体晶片(1)的保护层(15)淀积到Si半导体晶片(1)的背侧，该保护层包含一个Si3N4阻挡层和/或包含由埋入两个SiO2层的一个多晶硅层和这两个SiO2层构成的三层结构或由交替地安排的SiO2层和多晶硅层组成的多层结构建立的阻挡层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19915078.8 | 1999-04-01 | ||
| DE19915078A DE19915078A1 (de) | 1999-04-01 | 1999-04-01 | Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1346511A true CN1346511A (zh) | 2002-04-24 |
| CN1155054C CN1155054C (zh) | 2004-06-23 |
Family
ID=7903385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008059179A Expired - Fee Related CN1155054C (zh) | 1999-04-01 | 2000-03-24 | 处理单晶半导体晶片的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6531378B2 (zh) |
| EP (1) | EP1166339A1 (zh) |
| JP (1) | JP2002541661A (zh) |
| KR (1) | KR100451451B1 (zh) |
| CN (1) | CN1155054C (zh) |
| DE (1) | DE19915078A1 (zh) |
| WO (1) | WO2000060646A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290349A (zh) * | 2010-06-21 | 2011-12-21 | 无锡华润上华半导体有限公司 | 半导体结构及其形成方法 |
| CN105336568A (zh) * | 2014-07-10 | 2016-02-17 | 北大方正集团有限公司 | 功率器件快速退火方法和功率器件 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369490A (en) * | 2000-11-25 | 2002-05-29 | Mitel Corp | Prevention of wafer distortion when annealing thin films |
| US8569142B2 (en) * | 2003-11-28 | 2013-10-29 | Blackberry Limited | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same |
| US7727581B2 (en) * | 2004-03-17 | 2010-06-01 | Essilor International Compagnie Generale D' Optique | Process for applying a coating on an optical lens face and implementation system |
| US7095095B2 (en) * | 2004-06-28 | 2006-08-22 | Micron Technology, Inc. | Semiconductor constructions |
| US7737004B2 (en) * | 2006-07-03 | 2010-06-15 | Semiconductor Components Industries Llc | Multilayer gettering structure for semiconductor device and method |
| JP2010212589A (ja) * | 2009-03-12 | 2010-09-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
| KR101087797B1 (ko) * | 2010-06-15 | 2011-11-30 | 주식회사 하이닉스반도체 | 웨이퍼 가공 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3494809A (en) * | 1967-06-05 | 1970-02-10 | Honeywell Inc | Semiconductor processing |
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| JPS5469964A (en) * | 1977-11-15 | 1979-06-05 | Toshiba Corp | Production of semiconductor device |
| JPS5683948A (en) * | 1979-12-12 | 1981-07-08 | Sony Corp | Processing of semiconductor |
| AT380974B (de) * | 1982-04-06 | 1986-08-11 | Shell Austria | Verfahren zum gettern von halbleiterbauelementen |
| DD286459A5 (de) * | 1987-03-19 | 1991-01-24 | Akademie Der Wissenschaften Der Ddr,De | Verfahren zur herstellung von mos-bauelementen mit sio tief 2-si tief 3n tief 4-isolatorschichten |
| JP2575545B2 (ja) * | 1990-07-05 | 1997-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US5133284A (en) | 1990-07-16 | 1992-07-28 | National Semiconductor Corp. | Gas-based backside protection during substrate processing |
| JP2726583B2 (ja) * | 1991-11-18 | 1998-03-11 | 三菱マテリアルシリコン株式会社 | 半導体基板 |
| US5223734A (en) * | 1991-12-18 | 1993-06-29 | Micron Technology, Inc. | Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion |
| US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| US5424224A (en) | 1993-01-19 | 1995-06-13 | Texas Instruments Incorporated | Method of surface protection of a semiconductor wafer during polishing |
| JP2743904B2 (ja) * | 1996-02-16 | 1998-04-28 | 日本電気株式会社 | 半導体基板およびこれを用いた半導体装置の製造方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| JP2943728B2 (ja) * | 1996-10-18 | 1999-08-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19648498C1 (de) * | 1996-11-22 | 1998-06-10 | Steag Micro Tech Gmbh | Vorrichtung zum Behandeln von Substraten, insbesondere von Halbleiter-Wafern |
| JP3114643B2 (ja) * | 1997-02-20 | 2000-12-04 | 日本電気株式会社 | 半導体基板の構造および製造方法 |
| JP3279532B2 (ja) * | 1998-11-06 | 2002-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-04-01 DE DE19915078A patent/DE19915078A1/de not_active Ceased
-
2000
- 2000-03-24 CN CNB008059179A patent/CN1155054C/zh not_active Expired - Fee Related
- 2000-03-24 JP JP2000610048A patent/JP2002541661A/ja not_active Abandoned
- 2000-03-24 WO PCT/DE2000/000938 patent/WO2000060646A1/de not_active Application Discontinuation
- 2000-03-24 KR KR10-2001-7012140A patent/KR100451451B1/ko not_active IP Right Cessation
- 2000-03-24 EP EP00929254A patent/EP1166339A1/de not_active Withdrawn
-
2001
- 2001-10-01 US US09/968,576 patent/US6531378B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290349A (zh) * | 2010-06-21 | 2011-12-21 | 无锡华润上华半导体有限公司 | 半导体结构及其形成方法 |
| CN105336568A (zh) * | 2014-07-10 | 2016-02-17 | 北大方正集团有限公司 | 功率器件快速退火方法和功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020010589A (ko) | 2002-02-04 |
| US20020086532A1 (en) | 2002-07-04 |
| EP1166339A1 (de) | 2002-01-02 |
| WO2000060646A1 (de) | 2000-10-12 |
| US6531378B2 (en) | 2003-03-11 |
| JP2002541661A (ja) | 2002-12-03 |
| CN1155054C (zh) | 2004-06-23 |
| DE19915078A1 (de) | 2000-10-12 |
| KR100451451B1 (ko) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0698918B1 (en) | A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| EP0697720B1 (en) | A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
| US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
| CN1139979C (zh) | 对氢暴露具有低敏感度的铁电集成电路及其制造方法 | |
| KR100355585B1 (ko) | 박막커패시터 | |
| CN1236986A (zh) | 利用氧来抑制和修复氢退化的制造铁电集成电路的方法 | |
| KR100504318B1 (ko) | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 | |
| US20020117700A1 (en) | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors | |
| CN1130765C (zh) | 具有自对准的氢阻挡层的集成电路及其制做方法 | |
| CN1155054C (zh) | 处理单晶半导体晶片的方法 | |
| KR100334354B1 (ko) | 강유전체집적회로의 제조방법 | |
| CN1159763C (zh) | 具有高介电常数介质层的半导体器件电容器的制造方法 | |
| JP4214553B2 (ja) | 誘電体キャパシタおよび不揮発性メモリ | |
| CN1167118C (zh) | 用来减少在一集成电路中的向外扩散的方法 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| CN1199287C (zh) | 减少可移动物质从金属氧化物陶瓷的扩散 | |
| US6180482B1 (en) | Method for manufacturing high dielectric capacitor | |
| JP2003163284A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| CN1334960A (zh) | 微电子结构 | |
| CN1898799A (zh) | 半导体装置的制造方法 | |
| JP3250664B2 (ja) | 半導体記憶素子の製造方法 | |
| KR100325458B1 (ko) | 반도체메모리소자의제조방법 | |
| JP2005347766A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |