CN1334960A - 微电子结构 - Google Patents

微电子结构 Download PDF

Info

Publication number
CN1334960A
CN1334960A CN99816134A CN99816134A CN1334960A CN 1334960 A CN1334960 A CN 1334960A CN 99816134 A CN99816134 A CN 99816134A CN 99816134 A CN99816134 A CN 99816134A CN 1334960 A CN1334960 A CN 1334960A
Authority
CN
China
Prior art keywords
conductive layer
layer
microelectronic structure
additive
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99816134A
Other languages
English (en)
Other versions
CN1179396C (zh
Inventor
R·布鲁赫豪斯
C·马祖雷-埃斯佩霍
R·普里米格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1334960A publication Critical patent/CN1334960A/zh
Application granted granted Critical
Publication of CN1179396C publication Critical patent/CN1179396C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

本发明建议一种微电子结构,在其上第一导电层(20,25)阻止氧扩散。为此,第一导电层(20,25)由一种基本材料和至少一种束缚氧的添加物组成。此添加物具有来自第四副族中的,或来自镧系中的至少一种元素。在具有金属氧化物电介层的半导体存储组件上优先采用这种微电子结构作为电容器电介层。

Description

微电子结构
本发明位于半导体技术领域,和涉及包括至少一个衬底和一个第一导电层的微电子结构。尤其是在半导体存储器中采用这种微电子结构。
以增长的趋势采用具有高介电常数(Epsilon>20)或具有铁电特性的材料,用于进一步提高半导体存储器上的集成密度。当今处于主要关注中的材料,是在较高温度下,在存在氧的条件下,淀积出的金属氧化物电介材料。杰出的代表例如是钛酸钡锶((Ba,Sr)TiO3,BST),钛酸铅锆(PbZrTiO3,PZT),钽酸锶铋(SrBi2Ta2O9,SBT)以及上述材料的衍生物。必要的高淀积温度以及存在的氧气气氛对半导体衬底上已经形成的结构,尤其是对存储电容器的下电极以及对位于电极下的阻挡层提出高的要求。尤其是已建议使用耐氧的贵金属作为电极材料。由于这样的贵金属,尤其是优先的铂,与硅形成起干扰作用的金属硅化物,所以一种通常布置在电极和硅衬底或多晶硅层之间的阻挡层应阻止硅扩散入铂电极。阻挡层由钛或钛-氮化钛组成。
在较高的淀积温度下(500℃以上)钛却不利地较迅速被氧化,并且因此阻止电极和硅之间的导电连接。所以已建议一系列措施,以便保护阻挡层在金属氧化物的淀积期间免受氧化。
一种可能性,例如是在抗氧的氮化物层中掩埋阻挡层,例如在US5,619,393中建议了这种氮化物层。在此解决办法上,阻挡层是由氮化物层凸缘状地包围的,并且在它的上侧面上完全由延伸至超越凸缘的电极所覆盖。这种结构的制造却是要用较多的工艺步骤的。回避阻挡层氧化问题的一种其它的可能性在于,采用在其上不是下电极而是上电极经导电层与所分配的选择晶体管连接的一种结构。因此可以舍弃下电极之下的导电阻挡层。例如在US5,122,477中所说明的这种结构却不利地要求较多的面积,并且是因而不适合于极高集成的存储器元件的。
因此本发明的任务在于,建议使简单而可靠地防护氧敏感层成为可能的一种微电子结构,以及提供用于制造这种结构的一种方法。
在按本发明开始时所述类型的微电子结构上,如此解决此任务,使得第一导电层由具有至少一种束缚氧的添加物的至少一种基本材料组成,此添加物含有来自第四副族(Nebengruppe)中的,或来自镧系中的至少一种元素。
本发明的基本构思在于,用合适的束缚氧的添加物配备导电层。这些添加物应阻止氧的或爱扩散的氧化物的扩散,并且因此保护位于导电层下的结构不受氧化。为此目的第一导电层由至少一种基本材料组成,此基本材料一方面是导电的,而另一方面是在很大程度上抗氧的,并且束缚氧的添加物是尽可能均匀地分布到此基本材料中的。重要的是,束缚氧的添加物是已经在氧作用到要保护的结构中之前存在于基本材料中的,并且因此阻止穿过第一导电层的氧扩散。
至少一种束缚氧的添加物与可以由一个或多个组分组成的基本材料形成一种合金或一个混合层,在此束缚氧的添加物在基本材料中可以至少部分地也作为微细分布的析出物存在着。束缚氧的添加物均匀分布的优点尤其是,第一导电层的均匀的氧再吸收能力,通过第一导电层层厚的变化来适配再吸收能力,和由于氧结合导致均匀的和在很大程度上无应力的体积增加。
尤其是来自第四副族中的,或来自镧系中的元素已证明为有利的束缚氧的添加物,在此,尤其是优先锆,铪,铈或这些元素的组合物。此外有利的是,以在0.5%和20%之间的,优先在1%和10%之间的重量份额给基本材料添加束缚氧的添加物。
第一导电层的合适的基本材料是贵金属,尤其是铂,钯,铑,铱,钌,锇,铼,上述金属的导电氧化物,或上述化合物和元素的混合物。
此外优先的是,微电子结构具有至少部分地覆盖第一导电层的金属氧化物电介层。金属氧化物电介层尤其是在半导体存储器上用作为电容器电介层的,在此第一导电层至少是存储电容器的一个电极的部分。由于通常将金属氧化物电介层直接安放到第一导电层上,在含氧气氛中淀积金属氧化物电介层时要保护尤其位于第一导电层下的阻挡层免受氧气侵蚀。在第一导电层中通过束缚氧的添加物,尤其是通过铪实现这一点。
金属氧化物电介层优先由普遍形式ABO的化合物组成,在此O代表氧,A和B各自代表来自钡,锶,钽,钛,铅,锆,铌,镧,钙和钾这组中的至少一个元素。一般的化合物ABO常常具有类似钙钛矿的晶体结构,这种晶体结构对于所谋求的介电(高介电常数)特性,或对于铁电特性起着决定性的作用。这种化合物的一个实例是SrBi2Ta2O9
为了改善金属氧化物电介层的电性能,优先在第一导电层和金属氧化物电介层之间布置了优先由尤其是铂的贵金属组成的一个第二导电层。此附加的导电层一方面是用于金属氧化物电介层生长的一种惰性和光滑的界面,和另一方面辅助金属氧化物电介层在其淀积期间的,或在以后的热处理期间的晶体生长,并且除此之外是一种附加的氧化防护。
应通过添加物多少的适当选择调节第一导电层在氧方面的束缚容量,使得其它附加的阻止氧扩散的层是不必要的。因此为了几乎完全抑制在金属氧化物电介层淀积时或热处理时出现的,穿过具有约100nm厚度的第一导电层的氧扩散,例如在8和10%之间的添加物是足够的。因此为了节省费用可以较薄地实施第一导电层。
通过用于制造包括至少一个衬底和一个第一导电层的微电子结构的一种方法解决本发明任务的第二部分,在此第一导电层由具有至少一种束缚氧的添加物的至少一种基本材料组成,此添加物含有来自第四副族中的,或来自镧系中的至少一种元素,此方法具有以下的步骤:-准备衬底;和-同时将基本材料和束缚氧的添加物淀积到衬底上用于形成第一导电层。
在此方法上,优先同时将基本材料和束缚氧的添加物淀积到衬底上,使得在那里第一导电层逐渐形成为由基本材料和束缚氧的添加物组成的混合物。在合适地选择淀积温度和束缚氧的添加物的添加量多少时,可以至少部分地从基本材料中淀积后者,或共同与基本材料形成一种混合晶体。
通过物理的雾化方法(溅射)将基本材料和束缚氧的添加物淀积到衬底上是有利的。优先在采用基本材料和束缚氧的添加物的一个共同源的条件下实现这一点,在此以简单的方式和方法,通过由基本材料组成的,带有被安放上的包含束缚氧的添加物的薄片的溅射靶来实现这一点。因此提供一种混合源是不必要的。更准确地说,以简单的方式和方法可以变化束缚氧的添加物的种类和它的添加量的大小。
例如为了制造具有束缚氧的铪添加物的铱层,优先在约0.02毫巴压力和约200℃的衬底温度下工作。
在安放第一导电层之后借助MOCVD法或旋转涂覆(spin-on)法放置金属氧化物电介层。
优先在存储装置中采用微电子结构,在此,第一导电层是一个第一电极,此第一电极与一个其它的电极和布置在这些电极之间的金属氧化物电介层共同形成一个存储电容器。许多这样的存储电容器是优先布置在一个衬底上的。
除此之外,微电子结构一般适合于作为氧扩散阻挡,以便保护微电子结构的,尤其是半导体结构的氧敏感的范围免受氧侵蚀。
以下借助实施例说明和在附图中展示本发明。这些附图是:
图1至3为在采用按本发明的微电子结构条件下存储电容器的不同实施结构,和
图4为用于制造这种微电子结构的一种溅射反应器。
图1中示出了布置在衬底10上的一种存储电容器5。此存储电容器5包括由一个氧化铱层20,一个铱层25和一个铂层30成层地构造的一个下电极15。选择地采用氧化钌和钌代替氧化铱和铱也是可能的。氧化铱层20和铱层25一起是第一导电层。氧化铱层20及铱层25中的至少一个含有优先由铪形成的一种束缚氧的添加物。此添加物取决于它的在1%和10%之间的添加量的多少与有关的层可以形成一种混合晶体,或部分地作为析出物存在。
铂层30在本实施结构上是第二导电层。优先通过三个层20,25和30的共同刻蚀结构化成层地构造的下电极15。例如通过具有例如在氩溅射过程时达到的高度物理组分的各向异性的刻蚀过程来实现这一点。辅助地可以给氩等离子体添加氯或溴化氢(HBr)。
含钛的阻挡层35位于下电极15之下。此阻挡层35一方面用于改善衬底10上的下电极15的附着性能,并且另一方面用于阻止硅扩散。由于下电极15是通过衬底10中用多晶硅充填的接触孔40与在这里未详示的选择晶体管连接的,这一点因而尤其是必要的。将由钛-氮化钛组成的阻挡层35优先共同与下电极15结构化。因此对于由下电极15和阻挡层35组成的结构只需一个单个刻蚀步骤。
由一个SBT层45完全覆盖了下电极15,在此,后者是金属氧化物电介层。SBT层45因此也有通向阻挡层35边缘范围的直接接触。这意味着,这些范围在SBT层45淀积时是未受保护的。然而由于氧扩散入阻挡层35中的扩散深度是有限的,所以不是氧化整个阻挡层35,而是仅氧化直接毗邻到SBT层45上的范围。在通过布置在其上的下电极15,和尤其是通过位于氧化铱层20或铱层25中的铪添加物防止氧化来保护阻挡层35的,尤其是位于接触孔40范围中的中心范围。此外,铱层25本身已经起着保护层的作用,因为在S BT工艺条件下(约800℃,含氧气氛)至少部分地将铱氧化,并且因此阻止氧扩散。
在放上SBT层之后,整个面积地将一个其它的电极50淀积到SBT层45上。其它的电极50与下电极15和SBT层45一起形成铁电的存储电容器5。
用图2中所示的结构是可能改善阻挡层35的保护的。在这种结构上,铂层30也覆盖由阻挡层35,氧化铱层20和铱层25组成的层堆的侧面范围,使得SBT层45没有通向阻挡层35的直接的接触。此外,在这种结构上有利的是,由铂层30形成下电极15通向SBT层45的整个界面,并且因此改善了SBT层45的界面特性和存储器性能。
图3中表示了一种其它的结构。在这种结构上,仅在接触孔40的范围中构成了阻挡层35,使得阻挡层35是完全由氧化铱层20覆盖的。因此在SBT淀积时阻挡层35是完全受保护防止氧化的。在这种结构上也可以选择地将铂层30敷设到氧化铱层20和铱层25的侧面范围上,以便改善电容器性能。
已经指明,在采用铪时的氧吸纳仅导致氧化铱层或铱层20,25的较小的体积增加,使得也许因而出现的机械应力不导至损伤。
为了说明用于制造微电子结构的按本发明方法请参阅图4,在此微电子结构上第一导电层由基本材料和束缚氧的添加物组成。这里示意地表示了具有衬底载体60和靶支架65的溅射反应器55,这些衬底载体60和靶支架65同时用作为阴极或阳极。在进一步工艺中体现为衬底10的硅晶片70位于衬底载体60上。在布置在硅晶片70对面的靶支架65上固定了安放上铪片80的铱片75。这些片一起是溅射工艺期间的共同的源。通过铪片的大小的选择可以调节淀积的铪的份额。通过在溅射反应器55中激励的氩等离子体从各自的源中共同射出铪和铱,并且作为混合物堆积到硅晶片70上。由氧化铱片代替铱片75也是可能的。
为了改善在硅晶片70上所溅射的层的附着强度,可以通过置放在晶片之下的加热器加热此硅晶片70。有利的温度在200°至500℃的范围中。
参考符号清单
5存储电容器
10衬底
15下电极
20氧化铱层(氧化钌)/第一导电层
25铱层(钌)/第一导电层
30铂层/第二导电层
35阻挡层
40接触孔
45 SBT层/金属氧化物电介层
50其它的电极
55溅射反应器
60衬底载体
65靶支架
70硅晶片
75铱片
80铪片

Claims (18)

1.包括至少一个衬底(10)和一个第一导电层(20,25)的微电子结构,
其特征在于,
第一导电层(20,25)由具有至少一种束缚氧的添加物的至少一种基本材料组成,此添加物含有来自第四副族中的,或来自镧系中的至少一种元素。
2.按权利要求1的微电子结构,
其特征在于,
束缚氧的添加物是锆(Zr),铪(Hf),铈(Ce)或这些元素的组合。
3.按权利要求1或2的微电子结构,
其特征在于,
束缚氧的添加物在第一导电层(20,25)中,以在0.5%至20%之间的,优先在1%至10%之间的重量份额存在。
4.按以上权利要求之一的微电子结构,
其特征在于,
基本材料由一种贵金属尤其是铂,由钯,铑,铱,钌,锇,铼,由上述金属的一种导电氧化物,或由上述化合物和元素的一种混合物组成。
5.按以上权利要求之一的微电子结构,
其特征在于,
微电子结构具有至少部分地覆盖第一导电层(20,25)的一种金属氧化物电介层(45)。
6.按权利要求5的微电子结构,
其特征在于,
微电子结构具有至少布置在第一导电层(20,25)和金属氧化物电介层(45)之间的一个第二导电层(30)。
7.按权利要求6的微电子结构,
其特征在于,
第二导电层(30)由尤其是铂的一种贵金属组成。
8.按以上权利要求之一的微电子结构,
其特征在于,
阻挡层(35)是布置在第一导电层(20,25)和衬底(10)之间的。
9.按权利要求8的微电子结构,
其特征在于,
阻挡层(35)是一种含钛的层。
10.用于制造包括至少一个衬底(10)和一个第一导电层(20,25)的微电子结构的方法,在此,第一导电层(20,25)由具有至少一种束缚氧的添加物的至少一种基本材料组成,此添加物含有来自第四副族中的,或来自镧系中的至少一种元素,
具有以下的步骤:
-准备衬底(10);和
-同时将基本材料和束缚氧的添加物淀积到衬底(10)上,用于形成第一导电层(20,25)。
11.按权利要求10的方法,
其特征在于,
通过用一种共同源(75,80)的物理雾化法(溅射)将基本材料和束缚氧的添加物淀积到衬底(10)上。
12.按权利要求10或11之一的方法,
其特征在于,
基本材料由一种贵金属尤其是铂,由钯,铑,铱,钌,锇,铼,由上述金属的一种导电氧化物,或由上述化合物和元素的一种混合物组成。
13.按权利要求10至12之一的方法,
其特征在于,
束缚氧的添加物在第一导电层(20,25)中,以在0.5%至20%之间的,优先在1%至10%之间的重量份额存在。
14.按权利要求10至13之一的方法,
其特征在于,
束缚氧的添加物包括锆(Zr),铪(Hf),铈(Ce)或这些元素的组合。
15.按权利要求10至14之一的方法,
其特征在于,
将金属氧化物电介层(45)淀积到第一导电层(20,25)上。
16.按权利要求15的方法,
其特征在于,
在淀积金属氧化物电介层(45)之前将一个第二导电层(30)淀积到第一导电层(20,25)上。
17.按权利要求16的方法,
其特征在于,
第二导电层(30)由铂组成。
18.在存储装置中采用按权利要求1至9之一的微电子结构,
在此,由微电子结构的第一导电层(20,25)所形成的一个电极(15),一个其它的电极(50)和布置在这些电极(15,50)之间的金属氧化物电介层(45)形成存储装置中的至少一个存储电容器(5)。
CNB998161349A 1998-12-10 1999-12-01 微电子结构 Expired - Fee Related CN1179396C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19857039.2 1998-12-10
DE19857039A DE19857039A1 (de) 1998-12-10 1998-12-10 Mikroelektronische Struktur

Publications (2)

Publication Number Publication Date
CN1334960A true CN1334960A (zh) 2002-02-06
CN1179396C CN1179396C (zh) 2004-12-08

Family

ID=7890645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998161349A Expired - Fee Related CN1179396C (zh) 1998-12-10 1999-12-01 微电子结构

Country Status (7)

Country Link
US (2) US6377311B1 (zh)
EP (1) EP1149408A1 (zh)
JP (1) JP2002532872A (zh)
KR (1) KR20010080742A (zh)
CN (1) CN1179396C (zh)
DE (1) DE19857039A1 (zh)
WO (1) WO2000034988A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599811A (zh) * 2019-02-20 2020-08-28 三星电子株式会社 集成电路器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
JP2002141483A (ja) * 2000-08-24 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
DE10044451C1 (de) * 2000-09-08 2002-04-04 Epcos Ag Elektrode und Kondensator mit der Elektrode
DE102005004375A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Halbleiterspeicherzelle, Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
TWI279139B (en) * 2005-09-16 2007-04-11 Realtek Semiconductor Corp Data recovery device and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2734433A1 (fr) 1982-08-02 1996-11-22 Telecommunications Sa Procede et egaliseur adaptatif pour egaliser un signal numerique transmis par liaisons hertzienne
JPH01229516A (ja) * 1988-03-10 1989-09-13 Sony Corp 自動等化器
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5119196A (en) 1990-06-25 1992-06-02 At&T Bell Laboratories Ghost cancellation of analog tv signals
WO1993021637A1 (en) * 1992-04-13 1993-10-28 Ceram, Inc. Multilayer electrodes for ferroelectric devices
JP3633154B2 (ja) * 1996-03-22 2005-03-30 株式会社日立製作所 薄膜型電子源および薄膜型電子源応用機器
JP3412051B2 (ja) * 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
DE4401786A1 (de) 1994-01-21 1995-07-27 Aeg Mobile Communication Verfahren zur Prüfung der Qualität eines Übertragungskanals
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
DE4441789C1 (de) 1994-11-24 1995-11-23 Becker Gmbh Verfahren zur Erkennung von Daten in einem, insbesondere gestörten, RDS-Signal
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
JP3119584B2 (ja) * 1996-06-20 2000-12-25 日本電気株式会社 ゴースト除去装置
JP3396131B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 半導体装置およびその製造方法
US6239843B1 (en) * 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599811A (zh) * 2019-02-20 2020-08-28 三星电子株式会社 集成电路器件及其制造方法
US12009387B2 (en) 2019-02-20 2024-06-11 Samsung Electronics, Co. Ltd. Integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
US6377311B1 (en) 2002-04-23
JP2002532872A (ja) 2002-10-02
KR20010080742A (ko) 2001-08-22
CN1179396C (zh) 2004-12-08
WO2000034988A1 (de) 2000-06-15
US20020017676A1 (en) 2002-02-14
DE19857039A1 (de) 2000-06-21
EP1149408A1 (de) 2001-10-31

Similar Documents

Publication Publication Date Title
EP0697720B1 (en) A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes
EP0698918B1 (en) A conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) Conductive exotic-nitride barrier layer for high-dielectric-constant materials
EP0609081B1 (en) Improved electrical connections to dielectric materials
KR100355585B1 (ko) 박막커패시터
US5554564A (en) Pre-oxidizing high-dielectric-constant material electrodes
JP4011334B2 (ja) 強誘電体キャパシタの製造方法およびターゲット
CN1873917A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
KR20060048987A (ko) 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자
US6573542B2 (en) Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer
US20070080388A1 (en) Capacitor assembly
CN1159763C (zh) 具有高介电常数介质层的半导体器件电容器的制造方法
CN1179396C (zh) 微电子结构
US6670668B2 (en) Microelectronic structure, method for fabricating it and its use in a memory cell
CN1156905C (zh) 结构化的含金属氧化物层的制法
CN1155054C (zh) 处理单晶半导体晶片的方法
CN1513203A (zh) 具氢阴障层的微电子结构
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
KR20010113111A (ko) 초고압 열처리를 이용한 커패시터 형성방법
KR20040003127A (ko) 캡핑층을 갖는 mim 캐패시터 및 그의 제조방법
JP2001015713A (ja) 容量性素子

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee