CN1513203A - 具氢阴障层的微电子结构 - Google Patents

具氢阴障层的微电子结构 Download PDF

Info

Publication number
CN1513203A
CN1513203A CNA028107969A CN02810796A CN1513203A CN 1513203 A CN1513203 A CN 1513203A CN A028107969 A CNA028107969 A CN A028107969A CN 02810796 A CN02810796 A CN 02810796A CN 1513203 A CN1513203 A CN 1513203A
Authority
CN
China
Prior art keywords
layer
hydrogen
barrier layer
dielectric layer
microelectronic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028107969A
Other languages
English (en)
Other versions
CN100429762C (zh
Inventor
W
W·哈特纳
Z·加布里
M·克罗恩科
G·欣德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1513203A publication Critical patent/CN1513203A/zh
Application granted granted Critical
Publication of CN100429762C publication Critical patent/CN100429762C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一微电子结构,其提供已获得改善的对氢敏感介电层的保护,以抵抗氢的污染。根据本发明,该氢敏感介电层(14)至少被厚度至少为该氢敏感介电层五倍厚的一中间氧化层(18)所覆盖,而该中间氧化层(18)同时作用为一金属间介电层以及其表面为此目的而加以金属化,此具有足够厚度的中间氧化层(18)乃是因为会吸收于沉积一氢阻障层(22、26)期间可能会释放出的氢,而能保护该氢敏感介电层(14)。

Description

具氢阻障层的微电子结构
技术领域
本发明涉及半导体技术的领域,且亦涉及具有被氢阻障层所覆盖之氢敏感介电层(hydrogen-sensitive dielectric)的微电子结构,此外,本发明涉及制造此型态微电子结构的方法。
背景技术
于许多微电子结构中会使用与氢反应敏感的介电或铁电(ferroelectric)层,举例而言,在含金属氧化物(metal-oxide-containing)的铁电层的例子中,极化率(polarizability)可能会降低,而使得铁电层的功能受限。
然而,在制造微电子结构的半导体产品的过程中却几乎不可能避免氢的使用,举例而言,金属化层与晶体管的调节(conditioning)需要于形成气体(95%N2及5%H2)存在下执行回火步骤(annealing),而且,许多层都是必须在含氢的大气中沉积,举例而言,钨及氮化硅。在铁电层的例子中,氢的作用已被证实会对电特性造成不利的影响,特别是会造成漏电流的增加,短路及较低的极化(polarization)。若铁电层系作为一储存电容中的电容介电层时,氢的作用亦会导致铁电层间结合的降低,也因此降低储存电容在基板上的结合。
为了能在接续于含氢大气中施行之加工步骤期间保护该氢敏感介电层,已有建议施加已知为氢阻障层者于该氢敏感层之上,以减少氢对氢敏感层的影响,而在储存电容的例子中,电容模块习惯上会被一氢阻障层(概括阻障层encapsulation barrier layer,EBL)所覆盖。
举例而言,从DE 199 04 379 A1的内容可知,可以一惰性层(passivation layer)覆盖一储存电容的上部电极,而该惰性层系倾向于藉由沉积该惰性层所需之含金属上部电极而避免氨发生催化性裂解,氨之催化裂解将导致直接释放出氢,而氢在该上部电极未覆盖的情形下可扩散进入其中。然而,已经发现虽然此惰性层实质上会避免氨的催化性裂解,但是其并没有相同地对原本即会因沉积反应而释放之氢提供足够的保护。
而从EP 0 513 894 A2的内容亦可知,其可于该电容模块上直接施加一氢阻障层,特别是对该电容电极未被该铁电层所覆盖之边缘区域,若该氢阻障层包含一导电材质时,根据EP 0 513 894 A2则必须要有一绝缘层提供于该氢阻障层及该电容模块之间。
相比之下,根据US 6,027,947,氢扩散的问题应可藉由以该铁电层将该上部电极封住而获得减缓。
再者,亦已发现,于该氢阻障层沉积期间,不仅该铁电层有被氢污染的危险,而且更有于沉积接下来各层(如:氢扩散阻障层、氧化层)期间所使用之电浆所带来的问题。而此些困难则可能会特别影响到电容电极之静电起电,也因此会损害该铁电层。
发明内容
因此,本发明的目的在于提供实质上避免如此的伤害的微电子结构。
此目的系于先前所介绍的微电子结构中,藉由配置至少一该氢敏感介电层五倍厚之中间氧化层于该氢敏感介电层及该氢阻障层间之事实之优点而达成。
根据本发明,该中间层的最小厚度为五倍,而较佳地甚至是大于该氢敏感介电层的十倍厚,因此,该氢阻障层并没有被直接置于该氢敏感介电层之上或紧邻其附近,而是与其分开至少该中间氧化层。此一相对而言较大的中间层厚度可以确定任何形成于该氢阻障层沉积期间的氢无法扩散远至该氢敏感介电层。该中间氧化层会吸收相当高比例的扩散进来的氢,而该中间氧化层的吸收能力则是随着其厚度的增加而增加。因此,其较佳的是,该中间氧化层的厚度大于该氢敏感介电层的五倍厚度许多。
较佳地是,该中间氧化层能同时实现已知作为一金属间介电层(intermetal dielectric)的功能,换言之,作为将配置于该中间氧化层上之一金属化层,以及连接该金属化层至该中间氧化层下的功能性组件之将形成于该中间氧化层中的接触孔,在这个例子中,该接触孔较佳地是填充以一导电材质,因此,该氢阻障层于该中间氧化层上的区域中被移至于该氢敏感介电层的区域之外。而既然该中间氧化层要同时实现一金属间介电层的功能,则在这个例子中,若一金属间介电层基本上出现于该微电子结构中时,则其有可能排除沉积一额外层的需要,正如先前所述的习知技术所需的一样。而这将会于之后以一半导体构件的一内存胞元之一铁电电容作为例子中有更详细描述。
此种型态的铁电电容一般而言位于实际上将其与半导体基板分开之一绝缘层之上,该电容包括一下部电极、一上部电极以及一铁电层位于此两者之间,该下部电极经由一形成于该绝缘层内之一导电连接而连接至该半导体基板,相比之下,该上部电极则是导电连接至配置于以一平坦化方式覆盖该电容之一金属间介电层上之一金属化层,而于该金属化层及该上部电极间的该连接的产生乃是藉由于接触孔中充填导电材质而达成。
根据本发明,该氢阻障层系施加于同时作为一中间氧化层之此种型态金属间介电层上,因此,正如习知技术一样,该氢阻障层将不再配置于该金属间介电层之下,而是配置于其上。而此种配置之优点是,首先,氢吸收度获得改善,再者,对电浆所导致之损害之保护亦获得改善。特别的是,该金属间介电层或该中间氧化层足够的厚度提供了对氢足够的保护,另外,该金属间介电层或该中间氧化层系于该氢阻障层电浆沉积其间保护该电容电极免于静电起电。
更进一步之优点是,根据本案,在微电子结构中,为了消除任何于该氢阻障层沉积之前形成于该氢敏感层中损害,已知为一复原回火步骤(recovery anneal)可以于该中间氧化层沉积之后才实行。而已经以此方式回火之氢阻障层,其于该氢阻障层之接续沉积期间可藉由该相对而言较厚的中间氧化层而受到保护。
该中间氧化层较佳的是一藉由TEOS法或使用SOG(spin-on glass)法所施加之二氧化硅层。这些方法的优点来自于其可以在没有氨的大气中施行的事实,举例而言,该TESO法可简单的以臭氧之活化作用而实施。一更进一步的优点在于,该微电子结构的表面因该中间氧化层而平坦化,而该平坦化则有利于接续的加工步骤,因此,该中间氧化层较佳的为一平坦层。
而为了避免侧向的氢渗透进入该中间氧化层,其较佳的是该氢阻障层亦作为该接触孔侧壁之衬里。而该氢阻障层可包含一绝缘材质或一导电材质,若使用一导电材质时,为了避免该金属化层的任何短路,其较佳地应是藉由一绝缘层加以覆盖。而为了更进一步改善有关于产生自一导电材质之电绝缘性,其有可能让该氢阻障层自该接触孔的边缘退回。
该氢敏感介电层较佳的为会形成顺电性或铁电性之含金属氧化物层,在这个例子中,该含金属氧化物层较佳地系为一般ABOx的形式,其中A系代表选自钡(Ba,Barium)、锶(Sr,Strontium)、铋(Bi,Bismuth)、铅(Pb,lead)、锆(Zr,Zirconium)、镧(La,lanthanum)、铌(Nb,Niobium)、钾(K,Ptassium)及钙(Ca,calcium)至少其中之一的金属,B系代表钛(Ti,titanium)、钽(Ta,tantalum)、铌(Nb,Niobium)、或钌(Ru,ruthenium),而O系代表氧(O,oxygen)。
更进一步,该氢敏感介电层较佳者系作为一电容介电层,并且配置于两含金属电极之间,在上述例子中,该两电极其中之一系配置于该氢敏感介电层及该中间氧化层之间。在这个例子中,该电容电极较佳的是由铂(Pt,platinum)、钌(Ru,ruthenium)、铼(Re,rhenium)、铑(Rh,rhodium)、钯(Pa,palladium)、铱(Ir,Iridium)、氧化铱、氧化钌、氧化锶钌(Strontium ruthenium oxide)、或此些材质之合金所构成。
该中间氧化层之厚度系高度取决于使用于制造该微电子结构之特征尺寸(feature size),特征尺寸越小(最小之石刻印刷分辨率所能达成者),则个别功能层之层厚度普遍来说就越低,在动态半导体内存的例子中(dynamic semiconductor memory),是因为一储存电容总是必须储存最小的电荷,而在降低尺寸之结构以及因此具有已降低之表面积的例子中,则其只能藉由降低该电容介电层之层厚度才能达成。当结构在尺寸上减少时,尤其是,通常所有其它的层亦必须被制成较薄。就目前习惯上介于0.25μm至0.17μm间之特征尺寸而言,该中间氧化层必须具有大于200nm之层厚度,而其甚至较佳的是该中间氧化层的厚度大于400nm。所形成之中间层厚度越厚,则其前端之保护作用越强。而对将来0.1μm或更低之特征尺寸而言,既然该氢阻障层亦将会一起变薄且因此在含氢大气中的沉积时间将会减少,则该中间氧化层可具有少于200nm的层厚度。
一个更进一步融入于其中之优点是,即使在一形成气体回火(forming gas anneal)之后,则由于连接该氢扩散阻障层之该厚中间氧化层之保护作用,该氢敏感介电层之结合仍然维持不变的高品质,而没有观察到个别层之分离。再者,该厚中间氧化层亦保护其下之该氢敏感介电层免于电浆沉积制程之机械影响,举例而言,因冲撞的离子所造成者。
更进一步,本发明系基于提供制造具有一氢敏感层之微电子结构之方法的目的,而在该微电子结构中,对该氢敏感介电层之保护系获得改善。此一目的系藉由制造具有被氢阻障层所覆盖之氢敏感层之微电子结构之方法而达成,其包含下列步骤:
--施加一氢敏感介电层于一基板上;
--施加至少一中间氧化层于该氢敏感介电层之上,其中,该中间氧化层系具有至少与该氢敏感介电层之五倍厚度相同之一厚度;以及
--以一氢阻障层覆盖该中间氧化层。
该中间氧化层较佳的是藉由旋涂式玻璃法(spin-on glass)或TEOS法施加于该中间氧化层之上,更甚者,较佳的是,于施加该氢阻障层之后,将接触孔蚀刻进入该中间氧化层以及该接触孔之侧壁以一绝缘层作为衬里,于这个例子中,该绝缘层可由与该氢阻障层一样的材质构成,因此这两者一起表现出氢阻障层之功能;另一方面,在该氢阻障层应被该绝缘层所覆盖的例子中,该氢阻障层亦可由一导电材质构成。
原则上,该绝缘层亦可由两分层形成,而在这个例子中,该第一分层系于蚀刻该接触孔之前先施加于该中间氧化层之上或施加于该氢阻障层之上,但第二分层则于蚀刻该接触孔之后系均匀施加于该中间氧化层之上,接着,该第二分层系被非等向性蚀刻以形成作为该接触孔衬里之边缘网件(edge webs)。在这个例子中,该绝缘层系藉由位于该中间层表面上或氢阻障层表面上之该第一分层而形成,而该第二分层则作为该接触孔侧壁之衬里。该绝缘层较佳地是由氮化硅构成。
附图说明
本发明将以图式中所举例之实施例为基础而于之后进行说明,其中:
图1:表示根据本案之微电子结构;
图2A~C:表示根据本发明的微电子结构的制造方法的个别步骤;
图3:表根据本发明的具有自接触孔的边缘退回之氢阻障层以及绝缘层之微电子结构;以及
图4:表示根据本发明的已施加一金属化层的微电子结构。
具体实施方式
图1表示一半导体基板2,其被一绝缘层6所覆盖,而接触孔4穿透该绝缘层2。个别储存电容的下部电极8位于该绝缘层2上的对应于该接触孔4的位置。在这个例子中,该电极8包含一金属电极10以及位于该金属电极10与该对应接触孔4间之一氧阻障层12,该氧阻障层12为了避免穿透由导电材质填满之该接触孔4而到该半导体基板2的氧扩散。若该接触孔4由多晶硅所形成,则该氧阻障层18会避免多晶硅的氧化,因此而确保该接触孔4不会被一绝缘氧化硅层所覆盖。该氧阻障层亦可以包含多个个别层,一个适合于产生该氧阻障层之材质的例子是部分氧化的氧化铱,若适当的话,结合媒介层(bonding agent layer)可为于该氧阻障层及该绝缘层6之间。
每个该下部电极8被一铁电层14所覆盖,而一上部电极16则为一金属层的形式,每个该铁电层以及该金属层系个别均匀的沉积,并且较佳地一起藉由非等向性蚀刻法而加以图案化,则该上部电极16接着由已以此法图案化之该金属层所形成。
该金属电极10以及该上部电极16较佳者由一贵金属,举例而言,如铂、铱、铼、锇、或钌,而对铁电层14而言,较佳的金属是锶铋钽(SBT,strontium bismuth tantalate,SrBi2Ta2O9)、铌掺杂之锶铋钽(SBTN,niobium-doped strontium bismuth tantalate,SrBi2(Ta,Nb)2O9)、锆钛酸铅(lead zirconium titanate,Pb(Zr,Ti)O3)、或钛酸铋bismuth titanate(BTO,Bi4Ti3O12)。
铁电层的另一个选择是,亦有可能使用具有高介电常数的顺电性层(如大于20,较佳者为大于50),举例而言,此种型态的材质为钛酸钡锶(BST,barium strontium tantalate,(Ba,Sr)TiO3)。上述材质一般为具有一般形式ABOx的含金属氧化物材质。
在每个例子中,该下部电极、该铁电层以及该上部电极一起形成一储存电容,该储存电容被在这个例子中形成该中间氧化层的一平坦层18所覆盖,为了避免氢及电浆的损害,该中间氧化层18可藉由,举例而言,使用SOG法或使用臭氧活化之TEOS法。该SOG法是一不会造成电浆或氢损害的低温法,该SOG法的更进一步的优点在于高度平面化的表面;而臭氧活化的TEOS法同样系于一不含氢的大气中作用。原则上,任何氧化物,即使其系为在一含氢的大气中所沉积者,对该中间氧化层18而言皆为适合的材质。然而,由于此型态之氧化物应供应足够之对氧的渗透性,因此为了消除在该铁电层中之该氢损害,在含氧大气中之复原回火步骤可于沉积后实行。
该中间氧化层18具有延伸远至该上部电极16或远至该半导体基板2的接触孔20,该接触孔具有一绝缘层22作为衬里,并由一导电材质24所填满,在此同时,该绝缘层22覆盖了该中间氧化层18的表面,而该绝缘层22同时形成该氢阻障层,而具有作为一氢阻障层的该绝缘层22的该接触孔的该衬里则会减少氢侧向向内的扩散,因此,该接触孔20亦可,举例而言,被通常于含氢大气中沉积或于其沉积期间会有大量氢释放的钨所填满。
该铁电层较佳的是具有50nm至100nmm的厚度,相较之下,该中间氧化层的厚度应该至少在300至800nm之间,而这些数值系藉由具有特征尺寸0.25μm之技术的例子所得出。
被使用为一氢扩散阻障层的该绝缘层22由藉LP-CVD(低温化学气相沉积)制程所沉积的氮化硅所构成,在此例子中,氮化硅应尽可能的化学计量比(stoichiometric ratio)。
接下来将要更详细的叙述根据本案的制造方法的个别步骤。图2A举例说明具有一中间氧化层18位于其上之一半导体基板2,一氢阻障层以一第一分层28之形式而配置于该中间氧化层18之表面,而该第一分层28以及该中间氧化层18已一起图案化,而两者择一地,该第一分层28亦有可能首先被蚀刻,接着该中间氧化层18再藉由使用该已图案化之该分层28作为一屏蔽而被蚀刻,而该蚀刻则在该中间氧化层18中创建出接触孔。
在蚀刻举行之后,一特地覆盖该接触孔20的侧壁的第二分层30均匀地施加于其上,而此一制程步骤之结果如图2B所示。
接着,该第二分层30被非等向性的回蚀,因此,仅该接触孔之侧壁的边缘网件(edge webs)继续留下,最后,该接触孔20由一导电材质24所填满,图2C表示在此方法中所获得的结构。该第一分层28以及该第二分层30一起形成该氢阻障层22,而此形成该氢阻障层22的两阶段方法特别以该氢阻障层完全覆盖除了基底的区域之外的该中间氧化层18。
若该氢阻障层系由一导电材质所构成时,为了避免短路,其必须覆盖以一绝缘层,在此例子中,所有氢阻障层的第一层施加于该中间氧化层18之上,接着施加该绝缘层,较佳的是以一第一分层的形式,然后,该绝缘层的该第一分层、该氢阻障层以及该中间氧化层被蚀刻,一第二分层接着被均匀沉积以及被非等性地回蚀。此方法的次序中不同于图2A~2B所示,仅在于视为优势的该氢阻障层位于现在作为一绝缘层22之该分层28、30之下的事实。
图3表示如此之一个结构,在此例子中,由一导电材质所构成的该氢扩散阻障层26系额外地从该接触孔20的边缘侧向向内,意欲于改善该氢扩散阻障层相对于该接触孔而言的绝缘性。
最后,图4表示由一导电材质所制成的一氢阻障层,其亦同样自该接触孔的边缘向内,而较佳地是为由铝、铜、铝合金或铜合金构成的金属化层32沉积于该接触孔20之上,若该氢阻障层26或该绝缘层22突出远至该接触孔20的侧边缘,甚至进入该接触孔20,则该金属化层32亦可沉积于此些层之上。
适合于该氢扩散阻障层的材质为,举例而言,如氮化系以及氮氧化硅作为电绝缘材质,以及如氮化钛、氮硅化钛、氮化钽、氮硅化钛作为导电材质(比较,举例而言,作为参考文件的与本申请案相同的德国专利申请100 56 295.7之整个内容系藉此达成)。
组件符号列表:
2   semiconductor substrate             半导体基板
4   contact hole                        接触孔
6   insulation layer                    绝缘层
8   lower electrode                     下部电极
10  metal electrode                     金属电极
12  oxygen barrier layer                氧阻障层
14  ferroelectric layer/paraelectric layer/metal-oxide-containing layer
    铁电层/顺电性层/含金属氧化物层
16  upper electrode                     下部电极
18  intermediate oxide                  中间氧化层
20  contact hole                        接触孔
22  insulating layer/hydrogen barrier layer
    绝缘层/氢阻障层
24  conductive material                 导电层
26  hydrogen barrier layer              氢阻障层
28  first partiallayer                  第一分层
30  second partiallayer/edge webs       第二分层/边缘网件
32  metallization                       金属化层

Claims (24)

1.一具有一氢敏感介电层(hydrogen-sensitive dielectric)(14)的微电子结构,该氢敏感介电层是由一氢阻障层(22、26)所覆盖,其特征在于,至少一中间氧化层(18),其至少为该氢敏感介电层(14)的五倍厚,且是配置于该氢敏感介电层(14)与该氢阻障层(22、26)之间。
2.如权利要求1所述的微电子结构,其特征在于,藉由导电材质(24)填满的接触孔(20)配置于该中间氧化层(18)之中。
3.如权利要求1或2所述的微电子结构,其特征在于,该中间氧化层(18)为一旋涂式玻璃(spin-on glass)或TEOS层。
4.如权利要求1至2其中之一所述的微电子结构,其特征在于,该氢阻障层(22、26)由一电绝缘材质所构成。
5.如权利要求4所述的微电子结构,其特征在于,该氢阻障层(22、26)是由氮化矽所构成。
6.如权利要求4至5项其中之一所述的微电子结构,其特征在于,该氢阻障层(22)是作为该接触孔(20)的侧壁的衬里。
7.如权利要求1至3项其中之一所述的微电子结构,其特征在于,该氢阻障层(26)是由一导电材质所构成。
8.如权利要求7所述的微电子结构,其特征在于,该氢阻障层(26)是自接触孔的边缘退回。
9.如权利要求7或8项其中之一所述的微电子结构,其特征在于,该氢阻障层(26)是由作为该接触孔的该侧壁的该衬理得一绝缘层(22、28、30)所覆盖。
10.如前述权利要求之一所述的微电子结构,其特征在于,该氢敏感介电层(14)是为一含金属氧化物层(14)。
11.如权利要求10所述的微电子结构,其特征在于,该含金属氧化物层(14)是为一铁电层或一顺电性(paraelectric)层。
12.如权利要求10或11项所述的微电子结构,其特征在于,该含金属氧化物层(14)具有一般式ABOx,其中A系代表选自钡(Ba,Barium)、锶(Sr,Strontium)、铋(Bi,Bismuth)、铅(Pb,lead)、锆(Zr,Zirconium)、镧(La,lanthanum)、铌(Nb,Niobium)、钾(K,Ptassium)及钙(Ca,calcium)至少其中之一的金属,B系代表钛(Ti,titanium)、钽(Ta,tantalum)、铌(Nb,Niobium)、或钌(Ru,ruthenium),而O代表氧(O,oxygen)。
13.如前述权利要求之一所述的微电子结构,其特征在于,该氢敏感介电层(14)作为电容介电层,且配置于二含金属电极(8、16)之间,而该二含金属层(8、16)其中之一配置于该氢敏感介电层(14)与该中间氧化层(18)之间。
14.如权利要求13所述的微电子结构,其特征在于,该含金属电极(8、16)由铂(Pt,platinum)、钌(Ru,ruthenium)、铼(Re,rhenium)、铑(Rh,rhodium)、钯(Pa,palladium)、铱(Ir,Iridium)、氧化铱、氧化钌、氧化锶钌(strontium ruthenium oxide)、或此些材质的合金所构成。
15.一种用于制造具有一氢敏感介电层(14)的微电子结构之方法,其中该氢敏感介电层(14)被一氢阻障层(22、26)所覆盖,该方法包含下列步骤:
--施加一氢敏感介电层(14)于一基板(2)上,
--施加至少一中间氧化层(18)于该氢敏感介电层(14)之上,其中,该中间氧化层(18)具有至少与该氢敏感介电层(14)的五倍厚度相同的厚度;以及
--以一氢阻障层(22、26)覆盖该中间氧化层(18)。
16.如权利要求15的方法,其特征在于,该中间氧化层(18)藉由一旋涂式玻璃(spin-on glass)或TEOS法而加以施加。
17.如权利要求15或16所述的方法,其特征在于,在施加该氢阻障层(22、26)后,在该中间氧化层(18)中蚀刻出接触孔(20),且该接触孔(20)的侧壁以一绝缘层(22、30)作为衬里。
18.如权利要求17所述的方法,其特征在于,该绝缘层(22、28、30)由相同于该氢阻障层(22、26)的材质所构成,且两者一起形成该氢阻障层。
19.如权利要求17所述的方法,其特征在于,该氢阻障层(22、26)是由被该绝缘层(22、28、30)所覆盖之一导电材质所构成。
20.如权利要求17至19其中之一所述的方法,其特征在于,该绝缘层(22)产生自二分层(28、30),该第一分层(28)在蚀刻该接触孔(20)之前先被施加于该中间氧化层(18)之上或施加于该氢阻障层(26)之上,以及该第二分层(30)在蚀刻该接触孔(20)之后,被均匀施加于该中间氧化层(18)以及该第一分层(28)之上,该第二分层(30)接着被非等向性回蚀以形成作为该接触孔(20)的衬里的边缘网件(edgewebs)(30)。
21.如权利要求17至20其中之一所述之方法,其特征在于,该绝缘层(22、28、30)层由氮化矽所构成。
22.如权利要求15至21其中之一所述的方法,其特征在于,该氢敏感介电层(14)由具有一般式ABOx之一含金属氧化物层所形成,其中A系代表选自钡(Ba,Barium)、锶(Sr,Strontium)、铋(Bi,Bismuth)、铅(Pb,lead)、锆(Zr,Zirconium)、镧(La,lanthanum)、铌(Nb,Niobium)、钾(K,Ptassium)及钙(Ca,calcium)至少其中之一的金属,B系代表钛(Ti,titanium)、钽(Ta,tantalum)、铌(Nb,Niobium)、或钌(Ru,ruthenium),而O系代表氧(O,oxygen)。
23.如权利要求15至22其中之一所述的方法,其特征在于,一含金属电极(16)系施加于该氢敏感介电层(14)之上,且被该中间氧化层(18)所覆盖。
24.如权利要求23所述的方法,其特征在于,该含金属电极(16)由铂(Pt,platinum)、钌(Ru,ruthenium)、铼(Re,rhenium)、铑(Rh,rhodium)、钯(Pa,palladium)、铱(Ir,Iridium)、氧化铱、氧化钌、氧化锶钌(Strontium ruthenium oxide)、或此些材质的合金所构成。
CNB028107969A 2001-05-03 2002-04-22 具氢阻障层的微电子结构 Expired - Fee Related CN100429762C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10121657A DE10121657B4 (de) 2001-05-03 2001-05-03 Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10121657.2 2001-05-03

Publications (2)

Publication Number Publication Date
CN1513203A true CN1513203A (zh) 2004-07-14
CN100429762C CN100429762C (zh) 2008-10-29

Family

ID=7683582

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028107969A Expired - Fee Related CN100429762C (zh) 2001-05-03 2002-04-22 具氢阻障层的微电子结构

Country Status (6)

Country Link
US (1) US7276300B2 (zh)
JP (1) JP2004525525A (zh)
KR (1) KR100614291B1 (zh)
CN (1) CN100429762C (zh)
DE (1) DE10121657B4 (zh)
WO (1) WO2002091432A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800627B2 (ja) * 2004-03-24 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ素子
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR101954452B1 (ko) 2012-05-14 2019-03-06 전북대학교산학협력단 촉매층을 포함하는 능동형 수소 확산 방지막
CN104076067A (zh) * 2014-06-10 2014-10-01 桂林电子科技大学 一种氢敏感纳米复合材料及其制备方法
CN114892150B (zh) * 2022-04-29 2023-12-05 广东伟智创科技有限公司 Mocvd双腔体生长氧化物薄膜设备及使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
JP3265593B2 (ja) 1991-10-02 2002-03-11 松下電器産業株式会社 半導体装置の製造方法
EP0739037B1 (en) * 1993-08-05 2000-10-25 Matsushita Electronics Corporation Semiconductor device having capacitor and manufacturing method thereof
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JPH09293869A (ja) 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
JP3157734B2 (ja) * 1997-02-03 2001-04-16 松下電子工業株式会社 強誘電体メモリ装置及びその製造方法
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6060766A (en) * 1997-08-25 2000-05-09 Advanced Micro Devices, Inc. Protection of hydrogen sensitive regions in semiconductor devices from the positive charge associated with plasma deposited barriers or layers
JPH1187633A (ja) * 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR20010004368A (ko) 1999-06-28 2001-01-15 김영환 강유전체 메모리 소자 및 그 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
EP1218928A1 (en) * 1999-09-28 2002-07-03 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
DE10065976A1 (de) 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US7442944B2 (en) 2004-10-07 2008-10-28 Varian Semiconductor Equipment Associates, Inc. Ion beam implant current, spot width and position tuning

Also Published As

Publication number Publication date
DE10121657B4 (de) 2010-02-11
US7276300B2 (en) 2007-10-02
CN100429762C (zh) 2008-10-29
DE10121657A1 (de) 2002-11-28
WO2002091432A2 (de) 2002-11-14
JP2004525525A (ja) 2004-08-19
KR100614291B1 (ko) 2006-08-21
WO2002091432A3 (de) 2003-05-01
KR20040000449A (ko) 2004-01-03
US20040191532A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
US6603169B2 (en) Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
JP3412051B2 (ja) キャパシタ
CN1144290C (zh) 半导体器件及其生产方法
US5612574A (en) Semiconductor structures using high-dielectric-constant materials and an adhesion layer
EP0697718B1 (en) Method of making electrical connections to materials with high dielectric constant
KR100648500B1 (ko) 반도체기억장치
EP0785579B1 (en) Dielectric capacitor and process for preparing the same
US20020102810A1 (en) Method for fabricating a semiconductor device
US20060001070A1 (en) Capacitor of a memory device and fabrication method thereof
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1741250A (zh) 三维电容器及其制造方法
CN1184691C (zh) 半导体存储器件
CN1162900C (zh) 制造微电子器件的方法和微电子器件
CN1513203A (zh) 具氢阴障层的微电子结构
US6531378B2 (en) Method for processing wafer by applying layer to protect the backside during a tempering step and removing contaminated portions of the layer
CN1835239A (zh) 半导体器件及其制造方法
CN1179396C (zh) 微电子结构
US6420267B1 (en) Method for forming an integrated barrier/plug for a stacked capacitor
CN1294625C (zh) 半导体装置及其制造方法
KR100546291B1 (ko) 커패시터의 전극 제조 방법
US6437968B1 (en) Capacitive element
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20040003127A (ko) 캡핑층을 갖는 mim 캐패시터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081029

Termination date: 20160422