KR100614291B1 - 수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물 - Google Patents

수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물 Download PDF

Info

Publication number
KR100614291B1
KR100614291B1 KR1020037014243A KR20037014243A KR100614291B1 KR 100614291 B1 KR100614291 B1 KR 100614291B1 KR 1020037014243 A KR1020037014243 A KR 1020037014243A KR 20037014243 A KR20037014243 A KR 20037014243A KR 100614291 B1 KR100614291 B1 KR 100614291B1
Authority
KR
South Korea
Prior art keywords
hydrogen
layer
oxide
dielectric
intermediate oxide
Prior art date
Application number
KR1020037014243A
Other languages
English (en)
Other versions
KR20040000449A (ko
Inventor
하르트너발터
가브릭츠포니미르
크뢴케마티아스
쉰들러귄터
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040000449A publication Critical patent/KR20040000449A/ko
Application granted granted Critical
Publication of KR100614291B1 publication Critical patent/KR100614291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 수소-감응 유전체를 수소 오염으로부터 양호하게 보호하는 마이크로일렉트로닉 구조물에 관한 것이다. 본 발명에 따라 수소-감응 유전체(14)가 그 두께의 5배 이상의 두께를 가진 중간 산화물(8)에 의해 커버된다. 상기 중간 산화물(18)은 동시에 금속간 유전체로도 작용하며, 이 목적을 위해 그 표면에 금속층을 갖는다. 충분한 두께를 가진 상기 중간 산화물(18)은 수소 배리어 층(22, 26)의 디포지션 동안 방출될 수 있는 수소를 흡수하여, 수소-감응 유전체(14)를 보호한다.

Description

수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물{MICROELECTRONIC STRUCTURE COMPRISING A HYDROGEN BARRIER LAYER}
본 발명은 반도체 기술 분야에서, 수소 배리어 층에 의해 커버되는 수소-감응 유전체를 가진 마이크로일렉트로닉 구조물에 관한 것이다. 또한, 본 발명은 이러한 타입의 마이크로일렉트로닉 구조물을 제조하는 방법에 관한 것이다.
다수의 마이크로일렉트로닉 구조물에서는 수소에 민감하게 반응하는 유전층 또는 강유전층이 사용된다. 따라서, 예컨대 금속-산화물-함유 강유전층에서는 분극 가능성이 감소됨으로써, 강유전층의 기능이 제한될 수 있다.
그러나, 마이크로일렉트로닉 구조물 형태의 반도체 제품의 제조 시에 수소의 작용을 막는 것은 거의 불가능하다. 따라서, 예컨대 금속층 및 트랜지스터의 컨디셔닝 시에 성형 가스(95% N2, 5% H2)에서의 어닐링 단계가 필요하다. 또한, 많은 층들, 예컨대 텅스텐 및 실리콘 질화물이 수소-함유 분위기에서 디포짓된다. 강유전층의 경우, 수소의 작용은 명백하게 전기적 특성의 열화, 특히 누설 전류의 증가, 단락의 증가 및 낮은 분극을 야기한다. 강유전층이 메모리 커패시터의 커패시터 유전체로서 사용되면, 수소의 작용은 강유전층의 접착(bonding) 감소 및 그에 따라 기판 상의 메모리 커패시터의 접착 감소를 야기할 수도 있다.
수소-감응층에 대한 수소의 작용을 줄이기 위해, 소위 수소 배리어 층들이 수소-감응층 상에 제공됨으로써, 수소-감응층들이 수소-함유 분위기에서의 후속 프로세스 단계에서 보호된다. 메모리 커패시터의 경우, 통상적으로 커패시터 모듈이 수소 배리어 층(캡슐화 배리어 층, EBL)에 의해 커버된다.
예컨대, 독일 특허 출원 제 199 04 379 A1호에는 메모리 커패시터의 상부 전극이 먼저 패시베이션 층으로 그리고 그 다음에 수소 배리어 층으로 커버되는 것이 공지되어 있다. 패시베이션 층은 금속-함유 상부 전극에 의한 암모니아의 촉매 분열(catalytic cracking)을 방지하도록 되어 있다. 상기 암모니아는 패시베이션 층의 디포지션을 위해 필요하다. 암모니아의 촉매 분열은 상부 전극이 커버되지 않을 때 상부 전극을 통해 커패시터 유전체까지 확산시킬 수 있는 수소의 직접적인 해제(release)를 유도한다. 그러나, 상기 패시베이션 층이 암모니아의 촉매 분열을 실질적으로 막기는 하지만, 디포지션 반응에 의해 본질적으로 해제된 수소에 대한 충분한 보호를 제공하지 않는 것으로 나타났다.
EP 0 513 894 A2에도 수소 배리어 층을 커패시터 모듈에, 특히 강유전층에 의해 커버되지 않은, 커패시터 전극의 에지 영역에 직접 제공하는 것이 공지되어 있다. 수소 배리어 층이 도전성 재료로 이루어지면, EP 0 513 894 A2에 따라 수소 배리어 층과 커패시터 모듈 사이에 절연층이 제공되어야 한다.
이에 반해, 수소 확산의 문제는 US 6,027,947에 따라 강유전체에 의한 상부 커패시터 전극의 캡슐화에 의해 경감된다고 본다.
또한, 수소 배리어 층의 디포지션 시에 수소에 의한 강유전층의 오염 위험과 더불어, 후속하는 층(예컨대, 수소 확산 배리어, 산화물 층)의 디포지션 시에 사용되는 플라즈마에 의한 또 다른 문제들이 주어지는 것으로 나타났다. 특히, 커패시터 전극의 정전하가 일어나고, 그 결과 강유전층의 손상이 나타날 수 있다.
본 발명의 목적은 상기 손상이 가급적 배제되는 마이크로일렉트로닉 구조물을 제공하는 것이다.
상기 목적은 전술한 마이크로일렉트로닉 구조물에 있어서, 수소-감응 유전체와 수소 배리어 층 사이에 하나 이상의 중간 산화물이 배치되고, 상기 중간 산화물은 수소-감응 유전체 보다 5배 이상 더 두꺼운 두께를 가짐으로써 달성된다.
본 발명에 따르면, 중간층은 수소-감응 유전체 두께의 5배, 바람직하게는 10배 이상의 최소 두께를 갖는다. 따라서, 수소 배리어 층은 직접 수소-감응 유전체 상에 또는 그것의 바로 근처에 놓이지 않고, 적어도 중간 산화물에 의해 그것으로부터 분리된다. 중간 산화물의 비교적 두꺼운 두께는 수소 배리어 층의 디포지션 시에 발생하는 수소가 수소-감응 유전체까지 확산될 수 없게 한다. 중간 산화물은 내방 확산된 수소의 비교적 많은 양을 흡수한다. 중간 산화물의 흡수력은 그 두께에 따라 증가한다. 따라서, 중간 산화물의 두께가 수소-감응층 두께의 5배 보다 훨씬 더 큰 것이 바람직하다.
바람직하게는 중간 산화물이 동시에 소위 금속간 유전체의 기능을 한다. 즉, 중간 산화물 상에 금속층이 배치되고, 중간 산화물 내에 콘택 홀들이 형성되는 데, 상기 콘택 홀은 금속층을 중간 산화물 하부의 기능 소자에 접속시킨다. 이 경우, 콘택 홀들은 바람직하게는 도전성 재료로 채워진다. 따라서, 수소 배리어 층은 수소-감응 유전체의 영역으로부터 중간 산화물 상부의 영역으로 변위된다. 중간 산화물이 동시에 금속간 유전체의 기능을 하기 때문에, 원칙적으로 금속간 유전체가 마이크로일렉트로닉 구조물에 제공되면, 상기 선행 기술에서 요구되는 바와 같은 부가 층의 디포지션이 여기서는 생략될 수 있다. 이것은 이하에서 반도체 소자의 메모리 셀의 강유전 커패시터의 예에서 구체적으로 설명된다.
이러한 강유전 커패시터는 일반적으로 그것을 실제 반도체 기판으로부터 분리시키는 절연층 상에 배치된다. 커패시터는 하부 전극, 상부 전극 및 그 사이에 놓인 강유전 유전체로 이루어진다. 하부 전극은 절연층 내에 형성된 도전성 연결부를 통해 반도체 기판에 접속된다. 이에 반해, 상부 전극은 커패시터를 평탄하게 커버하는 금속간 유전체 상에 배치된 금속층에 도전 접속된다. 금속층과 상부 전극 사이의 접속은 도전성 재료로 채워진 콘택 홀에 의해 이루어진다.
본 발명에 따르면, 중간 산화물로 동시에 작용하는 상기 금속간 유전체 상에 수소 배리어 층이 제공되므로, 상기 수소 배리어 층이 선행 기술에서와 같이 금속간 유전체의 하부에 배치되지 않고 금속간 유전체의 상부에 배치된다. 이에 따른 장점은 한편으로는 향상된 수소 흡수력이고 다른 한편으로는 플라즈마에 의해 유도되는 손상에 대한 보호의 개선을 들 수 있다. 특히, 금속간 유전체 또는 중간 산화물의 충분한 두께는 수소에 대한 충분한 보호를 제공한다. 또한, 금속간 유전체 또는 중간 산화물은 수소 배리어 층의 플라즈마 디포지션 시에 정전하로부터 커패 시터 전극을 보호한다.
그외 장점은 본 발명에 따른 마이크로일렉트로닉 구조물에서 수소 배리어 층의 디포지션 전에 경우에 따라 발생된, 수소-감응층 내의 어떠한 손상을 제거하기 위해 중간 산화물의 디포지션 후에 소위 회복 어닐링이 수행될 수 있다는 것이다. 이렇게 어닐링된, 수소-감응층은 수소 배리어 층의 후속 디포지션 시에 비교적 두꺼운 중간 산화물에 의해 보호된다.
티이오에스(TEOS) 방법 또는 에스오쥐(SOG)(spin-on glas) 방법에 의해 제공되는 실리콘 산화물 층이 중간 산화물로서 사용되는 것이 바람직하다. 상기 방법은 암모니아 없는 분위기에서 수행될 수 있다는 장점을 갖는다. 예컨대, TEOS 방법은 간단한 오존 활성화로 수행될 수 있다. 또 다른 장점은 중간 산화물에 의한 마이크로일렉트로닉 구조물 표면의 평탄화에 있다. 상기 평탄화는 후속 프로세스 단계를 용이하게 한다. 따라서, 중간 산화물은 평탄화 층이 바람직하다.
바람직하게는 수소 배리어 층이 콘택 홀의 측벽을 라이닝함으로써, 중간 산화물 내로 수소의 측면 침투가 방지된다. 수소 배리어 층은 절연 재료 또는 도전 재료로 이루어질 수 있다. 도전 재료가 사용되면, 이것이 절연층에 의해 커버됨으로써, 금속화에 대한 단락이 방지되어야 한다. 도전성 재료로 제조된 수소 배리어 층의 전기 절연을 더욱 개선하기 위해, 수소 배리어 층이 콘택 홀의 에지로부터 물러날 수 있다.
바람직하게는 수소-감응 유전체가 상유전체 또는 강유전체를 이루는 금속-산 화물-함유 층이다. 이 경우, 금속-산화물-함유 층은 바람직하게는 일반 식 ABOX을 취하며, 상기 식에서 A는 바륨(Ba), 스트론튬(Sr), 비스무트(Bi), 납(Pb), 지르코늄(Zr), 란탄(La), 니오븀(Nb), 칼륨(K) 또는 칼슘(Ca) 중 하나 이상의 금속이고, B는 티탄(Ti), 탄탈(Ta), 니오븀(Nb) 또는 루테늄(Ru)이며, O는 산소(O)이다.
또한, 수소-감응 유전체가 커패시터 유전체로 사용되며 2개의 금속-함유 전극 사이에 배치되는 것이 바람직하다. 2개의 전극 중 하나는 수소-감응 유전체와 중간 산화물 사이에 배치된다. 이 경우의 상기 커패시터 전극은 바람직하게는 백금(Pt), 루테늄(Ru), 레늄(Re), 로듐(Rh), 팔라듐(Pa), 이리듐(Ir), 이리듐 산화물, 루테늄 산화물, 스트론튬 루테늄 산화물 또는 상기 재료들의 합금으로 이루어진다.
중간 산화물의 두께는 마이크로일렉트로닉 구조물의 제조 시에 사용되는 피처 크기에 상당히 의존한다. 피처 크기(얻어질 수 있는 최소 리소그래피 분해능)가 작을 수록, 일반적으로 개별 기능 층들의 층 두께가 얇아진다. 다이내믹 반도체 메모리의 경우, 이것은 메모리 커패시터가 항상 최소 전하를 저장해야 하기 때문에 나타나고, 이것은 구조물의 크기 감소 시에 그리고 그에 따른 표면적의 감소 시에 커패시터 유전체의 층 두께 감소에 의해서만 얻어질 수 있다. 구조물의 크기가 감소함에 따라, 원칙적으로 모든 다른 층들이 보다 얇아져야 한다. 0.25 내지 0.17 ㎛의 현재 통상의 피처 크기에서, 중간 산화물은 200 nm 보다 두꺼운 층 두께를 가져야 한다. 중간 산화물은 400 nm 보다 더 두꺼운 것이 바람직하다. 중간 산화물이 두껍게 형성될 수록, 그 보호 작용이 더욱 커진다. 0.1 ㎛ 이하의 차후 피처 크기에서, 중간 산화물은 200 nm 보다 작은 층 두께를 가질 수 있는데, 그 이유는 수소 배리어 층 자체가 얇게 형성되므로 수소-함유 분위기에서의 디포지션 시간이 감소되기 때문이다.
또 다른 장점으로는 수소-감응 유전체의 접착이 수소 확산 배리어와 관련한 두꺼운 중간 산화물의 보호 작용으로 인해 성형 가스 어닐링 후에도 변함 없이 유지된다는 것이다. 개별 층들의 분리는 나타나지 않는다. 또한, 두꺼운 중간 산화물은 그 아래 놓인 수소-감응 유전체를 플라즈마 디포지션 프로세스의 기계적 영향, 예컨대 부딪치는 이온에 의해 야기될 수 있는 기계적 영향으로부터 보호한다.
본 발명의 또 다른 목적은 수소-감응 유전체의 보호가 개선되는, 수소-감응 유전체를 포함하는 마이크로일렉트로닉 구조물의 제조 방법을 제공하는 것이다. 상기 목적은,
- 수소-감응 유전체를 기판 상에 제공하는 단계;
- 하나 이상의 중간 산화물을 수소-감응 유전체 두께의 5배 이상의 두께로 수소-감응층 상에 제공하는 단계; 및
- 중간 산화물을 수소 배리어 층으로 커버하는 단계를 포함하여 이루어지는,
수소 배리어 층에 의해 커버되는 수소-감응 유전체를 포함하는 마이크로일렉트로닉 구조물의 제조 방법에 의해 달성된다.
바람직하게는 중간 산화물이 스핀-온 글래스 또는 TEOS 방법에 의해 제공된다. 또한, 수소 배리어 층의 제공 후에 중간 산화물 내에서 콘택 홀이 에칭되고 콘택 홀의 측벽이 절연층에 의해 라이닝되는 것이 바람직하다. 상기 절연층은 수소 배리어 층과 동일한 재료로 이루어질 수 있으므로, 2개가 함께 수소 배리어 층의 기능을 한다. 한편, 수소 배리어 층은 도전성 재료로도 이루어질 수 있으며, 이 경우 수소 배리어 층이 절연층에 의해 커버되어야 한다.
원칙적으로 절연층은 2개의 부분층으로 제조될 수 있고, 이 경우 제 1 부분층은 콘택 홀의 에칭 전에 중간 산화물 또는 수소 배리어 층 상에 제공되지만, 제 2 부분층은 콘택 홀의 에칭 후에 컨포멀하게 중간 산화물 상에 제공된다. 그리고 나서, 제 2 부분층은 콘택 홀의 측변을 라이닝하는 에지 웨브(web)들을 형성하기 위해 이방성으로 에치백 된다. 이 경우에는 절연층이 중간 산화물 또는 수소 배리어 층의 표면 상에 놓인 제 1 부분층 및, 콘택 홀의 측벽을 라이닝하는 제 2 부분층으로 형성된다. 바람직하게는 절연층이 실리콘 질화물로 이루어진다.
이하, 본 발명을 첨부한 도면에 도시된 실시예를 참고로 구체적으로 설명한다.
도 1은 본 발명에 따른 마이크로일렉트로닉 구조물의 도면.
도 2a~2c는 본 발명에 따른 마이크로일렉트로닉 구조물을 제조하기 위한 개별 단계를 도시한 도면.
도 3은 콘택 홀의 에지로부터 물러난 수소 배리어층 및 절연층을 가진 본 발명에 따른 마이크로일렉트로닉 구조물의 도면.
도 4는 금속층을 가진 본 발명에 따른 마이크로일렉트로닉 구조물의 도면.
도 1은 관통하는 콘택 홀(4)을 가진 절연층(6)에 의해 커버되는 반도체 기판(2)을 도시한다. 대응하는 콘택 홀(4) 상부에 있는 절연층(6)상에 개별 메모리 커패시터의 하부 전극(8)이 배치된다. 상기 전극(8)은 금속 전극(10) 및, 상기 금속 전극(10)과 대응하는 콘택 홀(4) 사이에 있는 산소 배리어 층(12)으로 이루어진다. 상기 산소 배리어 층(12)은 산소가 도전성 재료로 채워진 콘택 홀(4)을 통해 반도체 기판(2)으로 확산되는 것을 방지하도록 되어 있다. 상기 콘택 홀(4)이 폴리실리콘으로 형성되면, 산소 배리어 층(12)은 폴리실리콘의 산화를 방지하므로, 콘택 홀(4)이 절연 실리콘 산화물 층에 의해 커버되지 않아도 된다. 상기 산소 배리어 층은 복수의 개별 층으로 구성될 수도 있다. 산소 배리어 층을 제조하기 위한 적합한 재료는 예컨대 부분적으로 산화된 이리듐 산화물이다. 경우에 따라 산소 배리어 층과 절연층(6) 사이에 접착제(bonding agent) 층이 배치된다.
하부 전극(8)들은 강유전층(14)과 금속층의 형태인 상부 전극(16)으로 각각 커버된다. 강유전층과 금속층은 컨포멀하게 각각 디포짓되고 바람직하게는 이방성 에칭 방법에 의해 함께 패터닝된다. 이러한 방식으로 패터닝된 금속층으로부터 상부 전극(16)이 형성된다.
바람직하게는 금속 전극(10) 및 상부 전극(16)이 예컨대 백금과 같은 귀금속 또는 팔라듐, 이리듐, 레늄, 오스뮴 또는 루테늄으로 이루어진다. 강유전층(14)의 바람직한 재료로는 스트론튬 비스무트 탄탈레이트(SBT, SrBi2Ta2O9), 니오븀-도핑 스 트론튬 비스무트 탄탈레이트(SBTN, SrBi2(Ta,Nb)2O9), 납 지르콘 티타네이트 (Pb(Zr,Ti)O3) 또는 비스무트 티타네이트(BTO, Bi4Ti3O12)이다. 강유전층 대신에, 높은 유전 상수(예컨대, 20 보다 큰, 바람직하게는 50 보다 큰)를 가진 상유전 층이 사용될 수도 있다. 이러한 재료로는 예컨대 바륨 스트론튬 티타네이트(BST, (Ba,Sr)TiO3)가 있다. 상기 재료로는 일반 식 ABOx 의 금속-산화물-함유 재료가 있다.
하부 전극, 강유전층 및 상부 전극은 함께 각각의 경우에 메모리 커패시터를 형성한다. 메모리 커패시터는 여기서 중간 산화물을 형성하는 평탄화 층(18)에 의해 커버된다. 중간 산화물(18)은 수소 및 플라즈마 손상을 피하기 위해 예컨대 SOG 방법에 의해 또는 오존-활성화 TEOS 방법에 의해 디포짓될 수 있다. SOG 방법은 플라즈마 또는 수소 손상이 일어날 수 없는 저온 방법이다. SOG 방법의 또 다른 장점은 그것의 높은 표면 평탄화에 있다. 오존-활성화 TEOS 방법에서도 수소 없는 분위기에서 처리된다. 수소-함유-분위기에서 디포짓된다 할지라도, 원칙적으로 모든 산화물이 중간 산화물(18)의 재료로서 적합하다. 그러나, 디포지션 후에 강유전층에서 수소 손상을 제거하기 위해 산소-함유 분위기에서 회복 어닐링이 수행될 수 있도록 하기 위해, 이러한 산화물은 충분한 산소 투과성(permeability)을 가져야 한다.
중간 산화물(18)은 상부 전극(16)까지 또는 반도체 기판(2)까지 연장되는 콘택 홀(20)을 갖는다. 콘택 홀은 절연층(22)으로 라이닝되며 도전성 재료(24)로 충 전된다. 이와 동시에, 절연층(22)은 또한 중간 산화물(18)의 표면을 커버한다. 상기 절연층(22)은 동시에 수소 배리어 층을 형성한다. 콘택 홀을 수소 배리어 층으로서 사용하는 절연층(22)으로 라이닝함으로써, 수소의 측면 내방 확산이 감소된다. 이로 인해, 콘택 홀(20)은 예컨대 일반적으로 수소-함유 분위기에서 디포짓되거나, 또는 그것의 디포짓 시에 많은 양의 수소가 해제되는 텅스텐으로 채워질 수 있다.
바람직하게는 강유전층은 50 ~ 100 nm의 두께를 갖는다. 이에 반해, 중간 산화물의 두께는 적어도 300 ~ 800 nm이어야 한다. 상기 값은 예컨대 0.25 ㎛의 피처 폭을 가진 기술에서 주어진다.
수소 확산 배리어로서 사용되는 절연층(22)은 바람직하게는 LP-CVD(low pressure chemical vapor deposition) 프로세스에 의해 디포짓되는 실리콘 질화물로 이루어진다. 실리콘 질화물은 가급적 화학량론적으로 주어져야 한다.
이하, 본 발명에 따른 제조 방법의 개별 단계를 상세히 설명한다. 도 2a에는 반도체 기판(2)과 그 위에 있는 중간 산화물(18)이 도시된다. 중간 산화물(18)의 표면에, 수소 배리어 층이 제 1 부분층(28)의 형태로 배치된다. 제 1 부분층(28)과 중간 산화물(18)은 함께 패터닝되었다. 대안으로서, 먼저 제 1 부분층(28) 그리고 후속해서 중간 산화물(18)이 마스크로서 패터닝된 부분층(28)을 사용해서 에칭될 수도 있다. 에칭에 의해 콘택 홀(20)이 중간 산화물(18)내에 형성된다.
에칭이 이루어진 후에, 특히 콘택 홀(20)의 측벽을 커버하는 제 2 부분층(30)이 컨포멀하게 제공된다. 상기 프로세스 단계의 결과는 도 2b에 도시된 다.
그런 다음, 제 2 부분층(30)이 이방성으로 에치백 되므로, 콘택 홀의 측벽에 있는 에지 웨브만이 남는다. 끝으로, 콘택 홀(20)은 도전성 재료(24)로 채워진다. 이렇게 해서 얻어진 구조물이 도 2c에 도시된다. 제 1 부분층(28) 및 제 2 부분층(30)은 함께 수소 배리어 층(22)을 형성한다. 수소 배리어 층(22)을 제조 하기 위한 2-스테이지 방법이 특히 중간 산화물(18)을 기저 영역으로부터 떨어져 수소 배리어 층으로 완전히 커버하기 위해 사용된다.
수소 배리어 층이 도전성 재료로 이루어지면, 이것은 단락을 피하기 위해 절연층에 의해 커버되어야 한다. 이 경우, 먼저 수소 배리어 층 그리고 그 다음에 절연층이, 바람직하게는 제 1 부분층의 형태로 상기 중간 산화물(18)상에 제공된다. 그 후, 절연층의 제 1 부분층, 수소 배리어 층 및 중간 산화물이 에칭되고, 제 2 부분층이 컨포멀하게 디포짓되며 이방성으로 에치백된다. 상기 방법은 수소 배리어 층이 이제 절연층(22)으로 사용되는 부분층(28, 30) 밑에 놓인다는 사실만이 도 2a ~ 2b에 도시된 방법과 상이하다.
이것과 관련한 구조물이 도 3에 도시된다. 이 경우, 도전성 재료로 이루어진 수소 확산 배리어(26)가 부가적으로 콘택 홀(20)의 에지로부터 횡방향으로 물러난다. 따라서, 콘택 홀에 대한 도전성 수소 확산 배리어의 절연이 개선된다.
끝으로, 도 4는 마찬가지로 콘택 홀의 측면 에지로부터 물러난, 도전성 재료로 된 수소 확산 배리어를 도시한다. 콘택 홀(20)의 상부에는, 바람직하게는 알루미늄, 구리, 알루미늄 합금 또는 구리 합금으로 이루어진 금속층(32)이 배치된다. 수소 배리어 층(26) 또는 절연층(22)이 콘택 홀(20)의 측면 에지까지 그리고 심지어는 콘택 홀(20)내로 돌출하면, 금속층(32)도 상기 층 상부에 배치된다.
수소 확산 배리어의 적합한 재료로는 예컨대 실리콘 질화물 및 실리콘 옥시 질화물과 같은 전기 절연 재료, 및 TiN, TiSiN, TaN, TaSiN과 같은 도전성 재료 (예컨대, 여기서 참고자료로 채택하는 동일 출원인의 독일 특허 출원 제 100 56 295.7호 참조)가 사용된다.

Claims (24)

  1. 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물에 있어서,
    수소 배리어 층(22, 26)에 의해 커버되는, 강유전체 또는 상유전체인 금속-산화물-함유 층을 포함하여 이루어지며,
    상기 수소 배리어 층(22, 26)은 전기 절연 재료로 이루어지고,
    상기 수소-감응 유전체(14)의 두께의 최소 5배 이상의 두께를 가진 하나 이상의 중간 산화물(18)이 상기 수소-감응 유전체(14)와 상기 수소 배리어 층(22, 26) 사이에 배치되는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  2. 제 1항에 있어서,
    도전성 재료(24)로 채워진 콘택 홀(20)이 상기 중간 산화물(18)내에 배치되는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  3. 제 1항 또는 제 2항에 있어서,
    상기 중간 산화물(18)이 스핀-온 글래스 또는 티이오에스(TEOS) 층인 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  4. 제 1항 또는 제 2항에 있어서,
    상기 수소 배리어 층(22, 26)이 실리콘 질화물로 이루어지는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  5. 제 1항 또는 제 2항에 있어서,
    상기 수소 배리어 층(22)이 콘택 홀(20)의 측벽을 라이닝하는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  6. 제 1항 또는 제 2항에 있어서,
    상기 금속-산화물-함유 층(14)은, A가 바륨(Ba), 스트론튬(Sr), 비스무트(Bi), 납(Pb), 지르코늄(Zr), 란탄(La), 니오븀(Nb), 칼륨(K) 또는 칼슘(Ca)으로 이루어진 그룹으로부터 선택된 하나 이상의 금속을 나타내고, B는 티탄(Ti), 탄탈(Ta), 니오븀(Nb) 또는 루테늄(Ru)을 나타내며, O는 산소(O)를 나타내는, 일반 식 ABOx을 취하는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  7. 제 1항 또는 제 2항에 있어서,
    상기 수소-감응 유전체(14)가 커패시터 유전체로서 작용하고, 2개의 금속-함유 전극(8, 16) 사이에 배치되며, 상기 2개의 전극(8, 16) 중 하나는 수소-감응 유전체(14)와 중간 산화물(18) 사이에 배치되는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  8. 제 7항에 있어서,
    상기 금속-함유 전극(8, 16)이 백금(Pt), 루테늄(Ru), 레늄(Re), 로듐(Rh), 팔라듐(Pa), 이리듐(Ir), 이리듐 산화물, 루테늄 산화물, 스트론튬 루테늄 산화물 또는 상기 재료들의 합금으로 이루어져 있는 것을 특징으로 하는 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물.
  9. 수소 배리어 층(22, 26)에 의해 커버된, 수소-감응 유전체(14)를 가진 마이크로일렉트로닉 구조물의 제조 방법에 있어서,
    - 강유전체 또는 상유전체인 금속-산화물-함유 층으로 이루어진, 수소-감응 유전체(14)를 기판(2, 6)상에 제공하는 단계;
    - 하나 이상의 중간 산화물(18)을 수소-감응 유전체(14) 두께의 5배 이상의 두께로 수소-감응 유전체(14)상에 제공하는 단계; 및
    - 중간 산화물(18)을 전기 절연 재료로 이루어진 수소 배리어 층(22, 26)으로 커버하는 단계를 포함하여 이루어지는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  10. 제 9항에 있어서,
    상기 중간 산화물(18)이 스핀-온 글래스 또는 티이오에스(TEOS) 방법에 의해 제공되는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 수소 배리어 층(22, 26)의 제공 후에, 콘택 홀(20)이 중간 산화물(18)에서 에칭되고, 상기 콘택 홀(20)의 측벽이 절연층(22, 30)으로 라이닝되는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  12. 제 11항에 있어서,
    상기 절연층(22, 28, 30)이 수소 배리어 층(22, 26)과 동일한 재료로 이루어지고, 상기 2개가 함께 수소 배리어 층을 형성하는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  13. 제 11항에 있어서,
    상기 절연층(22)이 2개의 부분층(28, 30)으로 제조되고, 상기 제 1 부분층(28)은 콘택 홀(20)의 에칭 전에 중간 산화물(18) 또는 수소 배리어 층(26)상에 제공되며, 상기 제 2 부분층(30)은 콘택 홀(20)의 에칭 후에 중간 산화물(18)과 제 1 부분층(28)상에 컨포멀하게 제공되고, 그 후 상기 제 2 부분층(30)이 콘택 홀(20)의 측벽을 라이닝하는 에지 웨브(30)를 형성하기 위해 이방성으로 에치백 되는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  14. 제 11항에 있어서,
    상기 절연층(22, 28, 30)이 실리콘 질화물로 이루어지는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  15. 제 9항 또는 제 10항에 있어서,
    상기 수소-감응 유전체(14)는, A가 바륨(Ba), 스트론튬(Sr), 비스무트(Bi), 납(Pb), 지르코늄(Zr), 란탄(La), 니오븀(Nb), 칼륨(K) 또는 칼슘(Ca)으로 이루어진 그룹으로부터 선택된 하나 이상의 금속을 나타내고, B는 티탄(Ti), 탄탈(Ta), 니오븀(Nb) 또는 루테늄(Ru)을 나타내며, O는 산소(O)를 나타내는, 일반식 ABOx의 금속-산화물-함유 층으로 형성되는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  16. 제 9항 또는 제 10항에 있어서,
    금속 함유 전극(16)이 수소-감응 유전체(14)상에 제공되고, 상기 중간 산화물(18)에 의해 커버되는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  17. 제 16항에 있어서,
    상기 금속-함유 전극(16)이 백금(Pt), 루테늄(Ru), 레늄(Re), 로듐(Rh), 팔라듐(Pa), 이리듐(Ir), 이리듐 산화물, 루테늄 산화물, 스트론튬 루테늄 산화물 또는 상기 재료들의 합금을 포함하여 이루어지는 것을 특징으로 하는 마이크로일렉트로닉 구조물의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020037014243A 2001-05-03 2002-04-22 수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물 KR100614291B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10121657A DE10121657B4 (de) 2001-05-03 2001-05-03 Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10121657.2 2001-05-03
PCT/EP2002/004422 WO2002091432A2 (de) 2001-05-03 2002-04-22 Mikroelektronische struktur mit einer wasserstoffbarrierenschicht

Publications (2)

Publication Number Publication Date
KR20040000449A KR20040000449A (ko) 2004-01-03
KR100614291B1 true KR100614291B1 (ko) 2006-08-21

Family

ID=7683582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014243A KR100614291B1 (ko) 2001-05-03 2002-04-22 수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물

Country Status (6)

Country Link
US (1) US7276300B2 (ko)
JP (1) JP2004525525A (ko)
KR (1) KR100614291B1 (ko)
CN (1) CN100429762C (ko)
DE (1) DE10121657B4 (ko)
WO (1) WO2002091432A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130127297A (ko) 2012-05-14 2013-11-22 전북대학교산학협력단 촉매층을 포함하는 능동형 수소 확산 방지막

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800627B2 (ja) * 2004-03-24 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ素子
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
CN104076067A (zh) * 2014-06-10 2014-10-01 桂林电子科技大学 一种氢敏感纳米复合材料及其制备方法
CN114892150B (zh) * 2022-04-29 2023-12-05 广东伟智创科技有限公司 Mocvd双腔体生长氧化物薄膜设备及使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
JP3265593B2 (ja) 1991-10-02 2002-03-11 松下電器産業株式会社 半導体装置の製造方法
EP0739037B1 (en) * 1993-08-05 2000-10-25 Matsushita Electronics Corporation Semiconductor device having capacitor and manufacturing method thereof
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JPH09293869A (ja) 1996-04-25 1997-11-11 Nec Corp 半導体装置およびその製造方法
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
JP3157734B2 (ja) * 1997-02-03 2001-04-16 松下電子工業株式会社 強誘電体メモリ装置及びその製造方法
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6060766A (en) * 1997-08-25 2000-05-09 Advanced Micro Devices, Inc. Protection of hydrogen sensitive regions in semiconductor devices from the positive charge associated with plasma deposited barriers or layers
JPH1187633A (ja) * 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR20010004368A (ko) 1999-06-28 2001-01-15 김영환 강유전체 메모리 소자 및 그 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
EP1218928A1 (en) * 1999-09-28 2002-07-03 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
DE10065976A1 (de) 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US7442944B2 (en) 2004-10-07 2008-10-28 Varian Semiconductor Equipment Associates, Inc. Ion beam implant current, spot width and position tuning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130127297A (ko) 2012-05-14 2013-11-22 전북대학교산학협력단 촉매층을 포함하는 능동형 수소 확산 방지막

Also Published As

Publication number Publication date
DE10121657B4 (de) 2010-02-11
US7276300B2 (en) 2007-10-02
CN100429762C (zh) 2008-10-29
DE10121657A1 (de) 2002-11-28
WO2002091432A2 (de) 2002-11-14
JP2004525525A (ja) 2004-08-19
WO2002091432A3 (de) 2003-05-01
KR20040000449A (ko) 2004-01-03
CN1513203A (zh) 2004-07-14
US20040191532A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
US6603169B2 (en) Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
KR100901950B1 (ko) 집적 회로 및 그 형성 방법
US6635913B2 (en) Semiconductor storage device
EP1276139B1 (en) Capacitor and method of manufacturing the same
US20020021544A1 (en) Integrated circuit devices having dielectric regions protected with multi-layer insulation structures and methods of fabricating same
EP1271624A2 (en) Capacitor, semiconductor memory device, and method for manufacturing the same
JP2001044376A (ja) 半導体装置およびその製造方法
JPH11126881A (ja) 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
WO2007077598A1 (ja) 半導体装置及びその製造方法
US6815227B2 (en) Method of fabricating a ferroelectric memory device
JP3269528B2 (ja) 容量素子を有する半導体装置及びその製造方法
US6818457B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US20040104754A1 (en) Radiation protection in integrated circuits
JP5168273B2 (ja) 半導体装置とその製造方法
KR100614291B1 (ko) 수소 배리어 층을 포함하는 마이크로일렉트로닉 구조물
US6911362B2 (en) Methods for forming electronic devices including capacitor structures
US6933549B2 (en) Barrier material
JP2000174213A (ja) 半導体装置及びその製造方法
US6596580B2 (en) Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure
US7045837B2 (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
US6501113B2 (en) Semiconductor device with capacitor using high dielectric constant film or ferroelectric film
US6436786B1 (en) Method for fabricating a semiconductor device
KR20010080742A (ko) 마이크로일렉트로닉 구조물
KR20010087297A (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
JP2007207970A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee