CN1835239A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1835239A CN1835239A CNA2005100914278A CN200510091427A CN1835239A CN 1835239 A CN1835239 A CN 1835239A CN A2005100914278 A CNA2005100914278 A CN A2005100914278A CN 200510091427 A CN200510091427 A CN 200510091427A CN 1835239 A CN1835239 A CN 1835239A
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor device
- ferroelectric condenser
- dielectric film
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000004544 sputter deposition Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 11
- 230000035515 penetration Effects 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 239000001257 hydrogen Substances 0.000 description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001764 infiltration Methods 0.000 description 6
- 230000008595 infiltration Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000003197 catalytic effect Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- -1 tetraethyl orthosilicate salt Chemical class 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体器件及其制造方法。在形成铁电电容器之后，在铁电电容器的上电极上形成由Ti或Ir制成的覆盖膜。随后，形成覆盖铁电电容器的氧化铝膜作为保护膜。此外，通过溅射方法形成覆盖铁电电容器的SiO2膜，其中氧化铝膜位于铁电电容器与SiO2膜之间。在形成层间绝缘膜之后，分别形成抵达覆盖膜和下电极的孔，并且在孔中形成由Ti或TiN制成的阻挡金属膜和W膜。
Description
相关申请的交叉参考
本申请基于并要求在2005年3月17日申请的在先日本专利申请No.2005-077888的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种适用于铁电存储器的半导体器件及其制造方法。
背景技术
在传统的铁电存储器中，Al布线连接到铁电电容器的上电极(IrOx电极)和下电极(Pt电极)。应当注意的是，例如在0.35μm的设计规则下，Al布线在Al膜与各电极之间需要100nm厚或更厚的阻挡金属膜(TiN膜)。特别优选为150nm或150nm以上。这是为了抑制上电极与Al膜之间的电阻增大，以及抑制下电极与Al膜之间的反应。阻挡金属膜被上电极中的氧所氧化，因此如果阻挡金属膜太薄则不能获得充分的效果。另一方面，在不具有铁电电容器的逻辑器件中，作为在类似位置处形成的Al布线的阻挡金属膜，例如使用60nm厚度的Ti膜和30nm厚度的TiN膜。换句话说，包含铁电电容器的半导体器件需要较厚的阻挡金属膜。
而且，近年来，对更高密度的铁电存储器的需求不断增加。然而，随着密度的增大，Al膜的制造变得更困难。此外，为了获得稳定的制造精度，优选使Al膜的厚度变薄。这样，在0.18μm或更细微的设计规则下，难以使阻挡金属膜增厚。
在“关于固态器件和材料的1996国际会议的扩充摘要(ExtendedAbstracts of 1996 International Conference on Solid State Devices andMaterials)，800-802页”中公开了相关技术(非专利文献1)。
发明内容
本发明的目的是提供一种能够避免伴随更高密度的各种问题的半导体器件及其制造方法。
实现稳定制造的一种方式是也在铁电存储器中采用与其它逻辑器件相同的Al布线结构。但是，为此需要将W塞连接到上电极和下电极，而不是将Al布线与其直接连接。
但是，为了将W塞连接到上电极，需要在高温还原气氛中形成W膜。当形成W膜时，就产生了氢。大多数氢被作为W塞的粘合膜(glue film)的TiN膜阻挡，但是在氢的产生量增大时，就会存在克服TiN膜的阻挡并到达上电极的氢。结果，构成上电极的IrOx被还原，上电极的体积缩小，从而在粘合膜与上电极之间产生间隙。由此，上电极的接触电阻变得不稳定。
附带地，同样在Al布线连接到上电极的传统结构中，W塞在某些情况下连接到Al布线上面的布线。然而，在这种结构中，上电极的接触电阻不会出现问题。人们认为这是由于W膜远离上电极，并且在上电极与W膜之间存在阻挡氢运动的多个阻挡金属膜。
此外，作为W塞的粘合膜，经常使用Ti膜或TiN膜。然而，如果Ti膜或TiN膜形成在由IrOx制成的上电极上，则粘合膜会被IrOx中的氧所氧化，从而导致接触电阻增大。
由此，人们考虑在上电极与粘合膜之间形成不包含氧的金属膜比如Pt，Ir等膜。通过在上电极与粘合膜之间形成这种膜(覆盖(cap)膜)，能防止粘合膜的氧化，并且能稳定上电极的接触电阻。
然而，当仅设置这种覆盖膜时，存在通过覆盖膜的催化作用产生氢、导致铁电电容器的铁电特性退化的可能性。也就是说，如果CVD氧化膜比如等离子体TEOS膜被用作层间绝缘膜并且其中的水分到达覆盖膜，则在构成覆盖膜的催化金属的作用下会产生氢。
通常，形成氧化铝膜、TiO2膜等作为铁电存储器中的保护膜，但是没有考虑到水分的渗透，其通过催化作用而导致氢的产生。如果产生了氢，则铁电膜的成分被这些氢还原，从而导致氢退化。附带地，由于每层保护膜都是通过溅射方法形成，其覆盖度不够高，因此即使不存在覆盖膜，也会出现水分的渗透，且没有太大关系。然而，当存在覆盖膜时，相对于等量的水分渗透，氢的产生量显著增大，从而不能认为传统的保护膜是充分的。如果增厚保护膜，则能够抑制水分的渗透，但这会导致另一问题的产生，即保护膜的制造(例如接触孔的形成)变得困难。
而且，在非专利文献1中，公开了一种通过溅射方法形成SiO2膜作为含有由SBT(SrBi2Ta2O9)制成的电容器绝缘膜的铁电电容器的保护膜的方法。然而，作为含有由PZT(Pb(Zr，Ti)O3)制成的电容器绝缘膜的铁电电容器的保护膜，SiO2膜不能被用来代替氧化铝膜。这是因为氧化铝膜不仅防止水分的渗透，而且防止PZT膜中Pb的解吸，而通过溅射方法形成的SiO2膜不能防止Pb的解吸。
由此，作为为解决上述问题而进行的努力研究的结果，本发明人得出如下所示的本发明的方案。
在按照本发明的半导体器件中，用能够抑制水分渗透到铁电电容器中的第一绝缘膜来覆盖铁电电容器。此外，用具有高于第一绝缘膜的加工性(fabricability)且能够抑制水分渗透到铁电电容器中的第二绝缘膜来覆盖铁电电容器，其中第一绝缘膜位于铁电电容器与第二绝缘膜之间。
在按照本发明的半导体器件制造方法中，在形成铁电电容器之后，形成覆盖铁电电容器并抑制水分渗透到铁电电容器中的第一绝缘膜。然后，形成覆盖铁电电容器并且抑制水分渗透到铁电电容器的第二绝缘膜，该第二绝缘膜具有高于第一绝缘膜的加工性，且该第一绝缘膜位于第二绝缘膜与铁电电容器之间。
附图说明
图1是示出通过按照本发明实施例的方法制造的铁电存储器的存储单元阵列的结构电路图；以及
图2A至2I是按步骤示出按照本发明实施例的铁电存储器的制造方法的剖视图。
具体实施方式
下面参照附图具体描述本发明的实施例。图1是示出通过按照本发明实施例的方法制造的铁电存储器(半导体器件)的存储单元阵列的结构电路图
在该存储单元阵列中，设置在一个方向上延伸的多条位线3以及在与位线3延伸的方向垂直的方向上延伸的多条字线4和板线5。此外，以与这些位线3、字线4和板线5构成的网格相匹配的方式，将铁电存储器的多个存储单元排列成阵列形式。在每个存储单元中，设置铁电电容器1和MOS晶体管2。
MOS晶体管2的栅极连接到字线4。MOS晶体管2的一个源极/漏极连接到位线3，并且MOS晶体管2的另一源极/漏极连接到铁电电容器1的一个电极。铁电电容器1的另一电极连接到板线5。附带地，每条字线4和板线5由在与其延伸方向相同的方向上排列的多个MOS晶体管2共享。类似地，每条位线3由在与其延伸方向相同的方向上排列的多个MOS晶体管2共享。字线4及板线5延伸的方向和位线3延伸的方向有时分别被称为行方向和列方向。
在这样构造的铁电存储器的存储单元阵列中，按照铁电电容器1中设置的铁电膜的极化状态来存储数据。
接下来，描述本发明的实施例。请注意，此处为方便起见，将利用铁电存储器的制造方法来描述其横截面结构。图2A至图2I是按步骤示出按照本发明实施例的铁电存储器(半导体器件)的制造方法的剖视图。
在本实施例中，首先如图2A所示，在硅衬底11的表面上形成元件隔离绝缘膜12。然后，通过对每个预定有源区选择性掺入杂质，形成阱(未示出)。硅衬底11的导电类型可以是p型或n型。随后，在有源区中形成具有LDD结构的MOS晶体管13。该MOS晶体管对应于图1中的MOS晶体管2。随后，通过CVD方法形成覆盖MOS晶体管13的抗氧化膜14。作为抗氧化膜14，例如形成SiON膜。然后，例如通过CVD方法在抗氧化膜14上形成SiO2膜15。附带地，当形成SiO2膜15时，例如使用TEOS(四乙基正硅酸盐)作为反应气体。
随后，如图2B所示，通过化学机械研磨(CMP)方法来研磨SiO2膜的上表面而使SiO2膜平坦化(planarized)。
随后，如图2C所示，通过溅射方法在SiO2膜15上形成将成为下电极的Pt膜16(下电极膜)。然后，同样如图2C所示，通过溅射方法在Pt膜16上以非晶态形成将成为铁电电容器的电容器绝缘膜的PLZT((Pb，La)(Zr，Ti)O3)膜17(铁电膜)。随后，还是如图2C所示，通过溅射方法在PLZT膜17上形成将成为铁电电容器的上电极的二氧化铱(IrO2)膜18(上电极膜)。此外，还是如图2C所示，在IrO2膜18上形成覆盖膜19。作为覆盖膜，例如可形成Pt膜、Ir膜等。
随后，如图2D所示，在覆盖膜19上形成具有铁电电容器的上电极的图案形状的抗蚀图案(未示出)，并且利用该抗蚀图案作为掩模，蚀刻覆盖膜19和IrO2膜18。结果，如图2D所示，从IrO2膜18得到上电极22。然后，去除抗蚀图案，形成具有铁电电容器的电容器绝缘膜的图案形状的新的抗蚀图案(未示出)，并且利用该抗蚀图案作为掩模，蚀刻PLZT膜17。结果，如图2D所示，从PLZT膜17得到电容器绝缘膜21。随后，去除该抗蚀图案，形成具有铁电电容器的下电极的图案形状的新的抗蚀图案(未示出)，并且利用该抗蚀图案作为掩模，蚀刻Pt膜16。结果，如图2D所示，从Pt膜16得到下电极20，由此形成铁电电容器。该铁电电容器对应于图1中的铁电电容器1。
随后，如图2E所示，通过溅射方法形成覆盖铁电电容器的氧化铝23作为保护膜。
然后，如图2F所示，通过溅射方法形成覆盖铁电电容器的氧化硅膜24，其中氧化铝膜23位于铁电电容器与氧化硅膜24之间。替代氧化铝膜23，可形成氧化钛膜。
随后，如图2G所示，在整个表面上形成层间绝缘膜25。作为层间绝缘膜25，例如通过CVD方法形成氧化硅膜。随后，将层间绝缘膜25平坦化。
然后，如图2H所示，在层间绝缘膜25中分别形成抵达覆盖膜19和下电极20的孔26，并且在每个孔26中形成粘合膜27和W膜28。也就是说，形成W塞。作为粘合膜27，例如可形成Ti膜或TiN膜。
随后，如图2I所示，在层间绝缘膜25上形成连接到W塞的布线29。例如，形成包含阻挡金属膜和Al膜的布线作为布线29。
尽管未示出，但进一步执行层间绝缘膜的形成、接触塞的形成、在从底部起第二层和后续的层中布线的形成等。随后，形成例如由TEOS氧化膜和SiN膜制成的覆盖膜，由此完成包含铁电电容器的铁电存储器。
在上述实施例中，通过溅射方法形成的氧化硅膜24不包含水分并且致密。因此，与氧化铝膜23类似，氧化硅膜24能抑制水分从铁电电容器周围渗透到铁电电容器中。相应地，通过氧化铝膜23和氧化硅膜24抑制水分的渗透，导致水分的渗透量显著降低，从而即使存在含有催化金属的覆盖膜19，也能抑制PLZT膜17的铁电特性退化。此外，由于存在氧化铝膜23，不会发生Pb从PLZT膜17中解吸。而且，氧化硅膜24的加工性高于氧化铝膜23的加工性，因此在随后形成开口时不会存在不便。
附带地，要求通过溅射方法形成的氧化硅膜24的厚度近似为不小于100nm并且不大于200nm。如果氧化硅膜24的厚度小于100nm，则存在不能充分抑制水分渗透的可能性。而且，溅射方法中的沉积率低于CVD方法中的沉积率。此外，氧化硅膜24的阶梯(step)覆盖度低于通过CVD方法形成的氧化硅膜(层间绝缘膜25)的阶梯覆盖度。由此，要求氧化硅膜24的厚度为200nm或以下。
附带地，本发明不限于上述实施例。例如，作为铁电材料，除了PZT或PLZT，例如还可使用SBT、SBTN等。而且，铁电膜的沉积方法不限于MOCVD方法，也可使用其它沉积方法比如溶胶-凝胶(sol-gel)方法、溅射方法等。而且，作为铁电电容器，不仅可形成具有平面结构的铁电电容器，也可形成具有叠层结构的铁电电容器。
按照本发明，用第一和第二绝缘膜覆盖铁电电容器，从而大多数水分都不会到达铁电电容器。相应地，即使设置含有催化金属的覆盖膜，也不易出现氢退化。当使用PZT膜作为铁电电容器的电容器绝缘膜时，在使用氧化铝膜等作为第一绝缘膜时，Pb的向外扩散可得到抑制。而且，由于使用具有高于第一绝缘膜的加工性的膜作为第二绝缘膜，因此能够比仅增厚第一绝缘膜时获得更高的加工性。
本实施例是示例性的而非限制性的，并且落入权利要求等效意义和范围内的所有变化都涵盖在本发明的保护范围之内。在不脱离本发明的精神和实质特性的条件下，本发明可实施为其它具体形式。
Claims (19)
1.一种半导体器件，包括：
铁电电容器；
第一绝缘膜，其覆盖所述铁电电容器并抑制水分渗透到所述铁电电容器中；以及
第二绝缘膜，其具有高于所述第一绝缘膜的加工性，并且覆盖所述铁电电容器并抑制水分渗透到所述铁电电容器中，其中所述第一绝缘膜位于所述铁电电容器与所述第二绝缘膜之间。
2.如权利要求1所述的半导体器件，其中所述第一绝缘膜是氧化铝膜或氧化钛膜。
3.如权利要求1所述的半导体器件，其中所述第二绝缘膜是氧化硅膜。
4.如权利要求1所述的半导体器件，其中所述第二绝缘膜的厚度在100nm和200nm之间。
5.如权利要求1所述的半导体器件，还包括金属膜，其形成在所述铁电电容器上并被所述第一绝缘膜覆盖。
6.如权利要求5所述的半导体器件，其中所述金属膜是Pt膜或Ir膜。
7.如权利要求5所述的半导体器件，还包括层间绝缘膜，其形成在所述第二绝缘膜上，其中，
在所述层间绝缘膜、所述第二绝缘膜以及所述第一绝缘膜中形成抵达所述金属膜的开口；并且
在该开口中形成阻挡金属膜和W膜。
8.如权利要求7所述的半导体器件，其中该阻挡金属膜是Ti膜或TiN膜。
9.一种半导体器件的制造方法，包括如下步骤：
形成铁电电容器；
形成第一绝缘膜，其覆盖该铁电电容器并且抑制水分渗透到该铁电电容器中；以及
形成第二绝缘膜，其具有高于该第一绝缘膜的加工性，并且覆盖该铁电电容器并抑制水分渗透到该铁电电容器中，其中该第一绝缘膜位于该铁电电容器与该第二绝缘膜之间。
10.如权利要求9所述的半导体器件的制造方法，其中形成氧化铝膜或氧化钛膜作为该第一绝缘膜。
11.如权利要求9所述的半导体器件的制造方法，其中通过溅射方法形成该第一绝缘膜。
12.如权利要求9所述的半导体器件的制造方法，其中形成氧化硅膜作为该第二绝缘膜。
13.如权利要求12所述的半导体器件的制造方法，其中通过溅射方法形成该第二绝缘膜。
14.如权利要求9所述的半导体器件的制造方法，其中该第二绝缘膜的厚度在100nm和200nm之间。
15.如权利要求9所述的半导体器件的制造方法，在形成第一绝缘膜的所述步骤之前还包括如下步骤：在该铁电电容器上形成金属膜。
16.如权利要求15所述的半导体器件的制造方法，其中形成Pt膜或Ir膜作为该金属膜。
17.如权利要求15所述的半导体器件的制造方法，还包括如下步骤：
在该第二绝缘膜上形成层间绝缘膜；
在该层间绝缘膜、该第二绝缘膜以及该第一绝缘膜中形成抵达该金属膜的开口；以及
在该开口中形成阻挡金属膜和W膜。
18.如权利要求17所述的半导体器件的制造方法，其中形成Ti膜或TiN膜作为该阻挡金属膜。
19.如权利要求17所述的半导体器件的制造方法，其中通过CVD方法形成氧化硅膜作为该层间绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005077888 | 2005-03-17 | ||
| JP2005077888A JP2006261443A (ja) | 2005-03-17 | 2005-03-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1835239A true CN1835239A (zh) | 2006-09-20 |
| CN100521212C CN100521212C (zh) | 2009-07-29 |
Family
ID=37002920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100914278A Expired - Fee Related CN100521212C (zh) | 2005-03-17 | 2005-08-11 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060220082A1 (zh) |
| JP (1) | JP2006261443A (zh) |
| KR (1) | KR100692468B1 (zh) |
| CN (1) | CN100521212C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311610A (ja) * | 2006-05-19 | 2007-11-29 | Elpida Memory Inc | 半導体装置、及び、その製造方法 |
| US8166972B2 (en) * | 2008-11-14 | 2012-05-01 | Shahriar Daliri | Antiseptic mask and method of using antiseptic mask |
| JP2012215518A (ja) * | 2011-04-01 | 2012-11-08 | Rohm Co Ltd | 圧電薄膜構造および角速度検出装置 |
| WO2014088691A1 (en) * | 2012-12-03 | 2014-06-12 | Advanced Technology Materials Inc. | IN-SITU OXIDIZED NiO AS ELECTRODE SURFACE FOR HIGH k MIM DEVICE |
| JP2015072998A (ja) * | 2013-10-02 | 2015-04-16 | 富士通株式会社 | 強誘電体メモリ及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869406A (en) * | 1995-09-28 | 1999-02-09 | Mosel Vitelic, Inc. | Method for forming insulating layers between polysilicon layers |
| KR100300868B1 (ko) * | 1997-12-27 | 2001-09-22 | 박종섭 | 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법 |
| JP2000223666A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 半導体メモリ素子の製造方法 |
| US6232174B1 (en) * | 1998-04-22 | 2001-05-15 | Sharp Kabushiki Kaisha | Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film |
| KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| JP3496576B2 (ja) * | 1999-06-04 | 2004-02-16 | 日本電気株式会社 | 半導体装置 |
| US7132709B2 (en) * | 2001-01-15 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide |
| US6734477B2 (en) * | 2001-08-08 | 2004-05-11 | Agilent Technologies, Inc. | Fabricating an embedded ferroelectric memory cell |
| JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100476376B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
| JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2004158738A (ja) * | 2002-11-08 | 2004-06-03 | Sony Corp | 半導体装置の製造方法 |
| KR100504693B1 (ko) * | 2003-02-10 | 2005-08-03 | 삼성전자주식회사 | 강유전체 메모리 소자 및 그 제조방법 |
| JP2004349474A (ja) * | 2003-05-22 | 2004-12-09 | Toshiba Corp | 半導体装置とその製造方法 |
| EP1628327A2 (en) * | 2004-08-20 | 2006-02-22 | Matsushita Electric Industrial Co., Ltd. | Dielectric memory device and method for fabricating the same |
| KR101443063B1 (ko) * | 2008-07-17 | 2014-09-24 | 삼성전자주식회사 | 강유전체 박막의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |
-
2005
- 2005-03-17 JP JP2005077888A patent/JP2006261443A/ja active Pending
- 2005-07-28 US US11/190,937 patent/US20060220082A1/en not_active Abandoned
- 2005-07-29 KR KR1020050069582A patent/KR100692468B1/ko not_active IP Right Cessation
- 2005-08-11 CN CNB2005100914278A patent/CN100521212C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006261443A (ja) | 2006-09-28 |
| KR20060101165A (ko) | 2006-09-22 |
| US20060220082A1 (en) | 2006-10-05 |
| KR100692468B1 (ko) | 2007-03-09 |
| CN100521212C (zh) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1143398C (zh) | 用于集成电路的半导体构件及其制造方法 | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| US7400005B2 (en) | Semiconductor memory device having ferroelectric capacitors with hydrogen barriers | |
| US20050212020A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7781812B2 (en) | Semiconductor device for non-volatile memory and method of manufacturing the same | |
| US7910968B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100909029B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080111173A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20020132426A1 (en) | Semiconductor memory and process for fabricating the same | |
| CN100521212C (zh) | 半导体器件及其制造方法 | |
| US7132709B2 (en) | Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| US7868420B2 (en) | Semiconductor device which includes a capacitor and an interconnection film coupled to each other and a manufacturing method thereof | |
| CN100362660C (zh) | 半导体器件及其制造方法 | |
| JP2006302976A (ja) | 半導体装置及びその製造方法 | |
| US6762476B2 (en) | Dielectric element including oxide dielectric film and method of manufacturing the same | |
| JP2001250925A (ja) | 半導体装置およびその製造方法 | |
| JP2009094363A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| US6906908B1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1926686A (zh) | 半导体装置及其制造方法 | |
| JP2008283022A (ja) | 半導体装置およびその製造方法 | |
| WO2005024919A1 (en) | A device and method for inhibiting hydrogen damage in ferroelectric capacitor devices | |
| JP2007103769A (ja) | 半導体装置 | |
| JP2007329296A (ja) | キャパシタ、強誘電体メモリおよびキャパシタの製造方法 | |
| KR20070011273A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Applicant after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20110811 |