CN1294625C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1294625C
CN1294625C CNB2004100287807A CN200410028780A CN1294625C CN 1294625 C CN1294625 C CN 1294625C CN B2004100287807 A CNB2004100287807 A CN B2004100287807A CN 200410028780 A CN200410028780 A CN 200410028780A CN 1294625 C CN1294625 C CN 1294625C
Authority
CN
China
Prior art keywords
oxygen barrier
barrier layers
semiconductor device
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100287807A
Other languages
English (en)
Other versions
CN1532892A (zh
Inventor
长野能久
久都内知惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1532892A publication Critical patent/CN1532892A/zh
Application granted granted Critical
Publication of CN1294625C publication Critical patent/CN1294625C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7687Thin films associated with contacts of capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置及其制造方法,在层间绝缘膜(12)上,与触点(13)的上面相接地布图,形成防止氧原子从上方朝触点(13)扩散的导电性氧阻挡层(14)。该导电性氧阻挡层(14)由导电性氧化物(例如TiAlN)构成的下部层(14a),和由导电性氧化物(例如IrO2)构成的上部层(14b)组成。在导电性氧阻挡层(14)的侧面上,形成由Al2O3构成的、厚度为20nm左右的绝缘性氧阻挡层(15),防止来自导电性氧阻挡层(14)的下部层(14a)的侧傍、即来自朝向触头(13)的侧傍的氧原子的扩散。从而对与触点连接的电容元件,即使是小面积,也能防止触点氧化。

Description

半导体装置及其制造方法
技术领域
本发明涉及包含具有立体结构、可以高集成化的的电容元件的半导体装置。
背景技术
近年来,伴随着数字技术的发展,在处理并保存大容量数据趋势的推动下,电子产品的功能越来越高,所使用的半导体装置,其元件也越来越细微。与此同时,为了实现动态RAM装置的高集成化,代替现有技术的硅氧化物或硅氮化物,在电容绝缘膜中使用高电介质的手法,受到积极的研制和开发。
进一步,为了将可以用现有技术所没有的低动作电压进行高速写入及读出动作的非易失性RAM装置实用化,对具有自发极化特性的铁电体膜的研制和开发,也在积极地进行之中。
为了能在兆位级的高集成存储装置中,采用电容绝缘膜由高电介质或铁电体等构成的绝缘性金属氧化物制造的电容元件,需要将电容元件做成即使面积不大也能确保很大电容的立体构造。
下面,参阅附图,讲述现有技术的电容元件。
图7示出现有技术中的电容元件主要部位的剖面结构。(例如,参阅专利文献1)
如图7所示,在半导体基板100上,形成层间绝缘膜101,在该层间绝缘膜101中,形成有由聚脂硅构成的触点102。在层间绝缘膜101之上,在包括触点102在内的区域布图形成由导电性氮化物构成的氧扩散阻挡层103,在其上还形成下部电极104。在这里,氧扩散阻挡层103,由氮化钛(TiN)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)或氮化钨(WN)等构成。另外,下部电极104,由钌(Ru)、铱(Ir)、铂(Pt)、锇(Os)、钯(Pd)、钨(W)、钼(Mo)或钴(Co)等构成。
与氧扩散阻挡层103的侧面、下部电极104的上面及侧面连接地形成由金属构成的保护层105。保护层105,是采用电场电镀法,有选择地在氧扩散阻挡层103的侧面、下部电极104的上面及侧面形成的。其材料使用钌(Ru)、铱(Ir)、铂(Pt)、锇(Os)、钨(W)、钼(Mo)、钴(Co)、镍(Ni)、金(Au)或银(Ag)。再形成由高电介质或铁电体构成的电容绝缘膜106,以便覆盖保护层105,进而形成上部电极107,以便覆盖电容绝缘膜106。
据专利文献1记载:保护层105,在使电容绝缘膜106结晶化的热处理(例如在500℃以上,850℃以下的温度的氧气氛中进行热处理)时,具有防止氧原子从氧扩散阻挡层103的侧面,向其内部扩散的功能,从而能抑制触点102的表面因氧化而导致电阻的上升。【专利文献1】
美国专利第5877062号说明书。
本专利发明人,经过一系列的探讨,得出如下结论:使用设置着防止触点102氧化的保护层105的所述现有技术的电容元件,无法实现兆位级的高集成化。下面,详述其理由。
本专利发明人,通过试验确认:保护触点102不被氧化的保护层105所用的材料中,能在为使电容绝缘膜106结晶化而必须进行的500℃以上、850℃以下的温度中的热处理中,防止氧气扩散的材料,只有铱(Ir)。进而还确认:为了不使氧气扩散阻挡层103的侧面部位氧化,铱的膜厚必须在100nm以上。因此,假如在所述现有技术的电容元件中,增加保护层105,那么电容元件的尺寸,在横方向、即在基板的面内,就要增大200nm(2层100nm的厚度)。
为了实现兆位级的高集成化的存储装置,需要使下部电极在横方向上的尺寸,在500nm以下。所以,在这种情况下,象现有技术的电容元件那样,如果采用厚度至少为100nm的保护层105,那么下部电极104的横方向尺寸,与保护层105的两层的厚度(200nm)合计起来,就成为700nm。就是说,每个电容元件,都大于期望的设计值,是其1.4倍。因此,无法用低成本制造高集成化的存储装置。事实上,所述现有技术的电容元件,就无法实现兆位级的高集成化的存储装置。
还有,由于保护层105采用电场电镀法成膜,所以,无法使用金属以外的材料。
发明内容
本发明旨在解决现有技术的上述问题,以便能对与触点连接的电容元件,尽管是小面积,也能可靠地防止触点的氧化。
为了达到所述目的,本发明采用:在包括与触点连接的电容元件在内的半导体装置中,在触点的上侧设置导电性的第1氧阻挡层,并在该第1氧阻挡层的侧面上,设置具有绝缘性的第2氧阻挡层的结构。
具体地说,本发明涉及的半导体装置,包括:在半导体区域上的层间绝缘膜上形成的、与半导体区域电连接的触点;在层间绝缘膜上形成的、与触点连接的、具有导电性而且防止氧扩散的第1氧阻挡层;与第1氧阻挡层的侧面连接,具有绝缘性而且防止氧扩散的第2氧阻挡层;与第1氧阻挡层的上面连接的下部电极;与下部电极连接的电容绝缘膜;与电容绝缘膜连接的上部电极。
采用本发明的半导体装置后,具有在层间绝缘膜上形成的、与触点连接的、具有导电性而且防止氧扩散的第1氧阻挡层,和与第1氧阻挡层的侧面连接、具有绝缘性而且防止氧扩散的第2氧阻挡层。由于相当于所述现有技术的电容元件的保护膜的第2氧阻挡层,可以选用绝缘性材料,所以即使将其厚度做成现有技术的由金属构成的保护层的厚度的一半以下,也足以确保氧阻挡性。其结果,就能实现电容元件的小面积化,从而能将包括电容元件在内的存储装置,做成立体结构,使之高集成化。
在本发明的半导体装置中,第1氧阻挡层最好具有:含有导电性氮化物,且与触点连接的下部层;和在该下部层上形成的、含有导电性氧化物的上部层。
这时,导电性氮化物,最好至少包括从下述物质中选择的1种材料:氮化钛(TiN)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、氮化钽(TaN)、氮化钽铝(TaAlN)及氮化钽硅(TaSiN)。
另外,这时,第2氧阻挡层最好与下部层的侧面连接。
在本发明的半导体装置中,第2氧阻挡层的厚度最好在5nm以上,而且在50nm以下。
另外,在本发明的半导体装置中,第2氧阻挡层最好由氧化物构成。
另外,在本发明的半导体装置中,第2氧阻挡层最好含有氧化铝(Al2O3)。
在本发明的半导体装置中,第2氧阻挡层最好至少含有氧化铝(Al2O3)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中的某一个。
在本发明的半导体装置中,触点的侧面与第2氧阻挡层的距离,最好在0nm以上,而且在100nm以下。
在本发明的半导体装置中,电容绝缘膜最好至少包含从下述物质群中选择的1种材料:SrBi2(TaxNb1-x)2O9、Pb(ZryTi1-y)O3、(BaZSr1-Z)TiO3、(BiULa1-U)4Ti3O12(分子式中,x、y、z、u分别为:0≤x≤1,0≤y≤1,0≤z≤1,0≤u≤1)及Ta2O5
本发明涉及的半导体装置的制造方法,包括:在半导体区域上,形成层间绝缘膜的第1工序;在层间绝缘膜上,有选择地形成与半导体区域连接的触点的第2工序;在层间绝缘膜上,形成与触点连接、具有导电性而且防止氧扩散的第1氧阻挡层的第3工序;在第1氧阻挡层的侧面,形成具有绝缘性而且防止氧扩散的第2氧阻挡层的第4工序;形成与第1氧阻挡层上面连接的下部电极的第5工序;在下部电极之上,形成覆盖该下部电极的电容绝缘膜的第6工序;在电容绝缘膜上,形成覆盖该电容绝缘膜的上部电极的第7工序;对电容绝缘膜进行氧气氛的热处理的第8工序。
采用本发明的半导体装置的制造方法后,就能可靠地制造出具有包括旨在保护触点的上部的具有导电性的第1氧阻挡层和旨在保护第1氧阻挡层的侧面部位、防止触点氧化的具有绝缘性的第2氧阻挡层的结构的本发明的半导体装置。
在本发明的半导体装置的制造方法中,第3工序最好包括:形成含有导电性氧化物的下部层,使之与触点连接的工序;和在下部层的上面,形成含有导电性氧化物的上部层的工序。
在本发明的半导体装置的制造方法中,第8工序中的热处理的温度,最好在500℃以上,且在850℃以下。
在本发明的半导体装置的制造方法中,第4工序包括:在层间绝缘膜上,包括第1氧阻挡层在内,全面形成氧阻挡层形成层的工序;和采用各向异性蚀刻的方法,对形成的氧阻挡层形成层进行蚀刻去除(etchback),在第1氧阻挡层侧面上,形成由氧阻挡层形成层构成的第2氧阻挡层的工序;对第2氧阻挡层形成层进行蚀刻去除的工序,最好使用以氯为主要成分的蚀刻气体。
附图说明
图1是表示本发明的一种实施方式涉及的半导体装置的主要部位的结构剖面图。
图2(a)~(c)是表示本发明的一种实施方式涉及的半导体装置的制造方法的工序顺序的结构剖面图。
图3(a)及(b)是表示本发明的一种实施方式涉及的半导体装置的制造方法的工序顺序的结构剖面图。
图4是表示本发明的一种实施方式涉及的半导体装置中的触点的电阻与绝缘性氧阻挡层的厚度的依存性的曲线图。
图5是表示本发明的一种实施方式涉及的半导体装置中的触点的电阻与触点的侧面和绝缘性氧阻挡层之间的距离的依存性的曲线图。
图6是表示本发明的一种实施方式涉及的半导体装置中的极化特性的曲线图。
图7是表示现有技术的电容元件的主要部位的结构剖面图。
图中:11—半导体基板;12—层间绝缘膜;13—触点;14—导电性氧阻挡层(第1氧阻挡层);14a—下部层;14b—上部层;15—绝缘性氧阻挡层(第1氧阻挡层);15A—氧阻挡层形成层;16—下部电极;17—电容绝缘膜;18—上部电极。
具体实施方式
下面参阅附图,讲述本发明的一种实施方式。
图1示出本发明的一种实施方式涉及的半导体装置的电容元件的主要部位的剖面结构。
如图1所示,例如,在由硅(Si)构成的半导体基板11上,形成由氧化硅(SiO2)构成的层间绝缘膜12,在该层间绝缘膜12中,形成由聚脂硅或钨(W)构成的、充填着直径约0.3μm的栓塞所构成的触点13。
在该层间绝缘膜12上,挨着触点13的上面进行布图,形成防止氧原子从上方向触点13扩散的导电性氧阻挡层14。该导电性氧阻挡层14,由导电性氮化物(例如氮化钛铝(TiAlN))构成的下部层14a,和由导电性氧化物(例如氧化铱(IrO2))构成的上部层14b组成。在这里,导电性氧阻挡层14的横方向(基板面方向)的尺寸,约为0.5μm。另外,下部层14a的厚度为20~150nm,上部层14b的厚度最好为100nm以上,其上限值取决于所需的电容器的电容。
图中虽然没有示出,但在下部层14a和上部层14b之间,还可以设置由铱(Ir)等构成的、具有氧阻挡层性的中间层。设置中间层时,中间层和上部层14b的厚度之和,可以在100nm以上,厚度的上限值,与只有上部层14b时一样,取决于所需的电容器的电容。
另外,构成的下部层14a的导电性氮化物,并不限于氮化钛铝(TiAlN)。就是说,在下部层14a中,只要使用至少包含下述物质中的一种就行:氮化钛铝(TiAlN)、氮化钛(TiN)、氮化钛硅(TiSiN)、氮化钽(TaN)、氮化钽铝(TaAlN)及氮化钽硅(TaSiN)。
在导电性氧阻挡层14的侧面上,形成防止来自下部层14a的侧面、即从下部层14a与层间绝缘膜12的界面的氧原子向触点13扩散的绝缘性氧阻挡层15。该绝缘性氧阻挡层15,由氧化铝(Al2O3)构成。在这里,绝缘性氧阻挡层15的厚度约20nm。但是正如后文所述,绝缘性氧阻挡层15的厚度,可以是5nm~50nm。另外,绝缘性氧阻挡层15,至少与导电性氧阻挡层14中的下部层14a的侧面相接即可。另外,绝缘性氧阻挡层15不限于氧化铝,只要由至少包含氧化铝(Al2O3)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中的一个材料构成就行。
以铂(Pt)为主要成分,形成厚度为30nm~100nm的下部电极16,并使其与导电性氧阻挡层14的上面及绝缘性氧阻挡层15的侧面相接。
覆盖下部电极16地形成由铁电体,例如SrBi2(TaXNb1-X)2O9(分子式中,X为:0≤X≤1)构成的厚度为30nm~100nm的电容绝缘膜17;覆盖电容绝缘膜17地还形成以铂(Pt)为主要成分、厚度为30nm~100nm的上部电极18。在这里,电容绝缘膜17的材料,不仅限于SrBi2(TaXNb1-X)2O9,只要使用至少包含下述物质中的一种就行:SrBi2(TaXNb1-X)2O9、Pb(ZrYTi1-Y)O3、(BaZSr1-Z)TiO3、(BiULa1-U)4Ti3O12(分子式中,X、Y、Z、U分别为:0≤X≤1,0≤Y≤1,0≤Z≤1,0≤U≤1)及Ta2O5
下面,参阅附图,对采用上述结构的半导体装置的制造方法,作一介绍。
图2(a)~图2(c)及图3(a)、图3(b)是表示本发明一种实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。
首先,如图2(a)所示,采用化学性气相沉积(Chemical VaporDeposition:CVD)法,在半导体基板11上,沉积由氧化硅构成的层间绝膜12。接着,采用图刻蚀法,在层间绝膜12上形成寄存器图案(图中未示出)。然后将寄存器图案作为掩膜,采用含氟(F)的蚀刻气体,对层间绝膜12进行干蚀刻,形成直径约0.3μm的触点孔。再采用CVD法,在层间绝膜12上全面沉积聚脂硅或钨,利用沉积的膜,填埋触点孔。然后,采用化学机械性研磨(Chemical Mechanical Polishing:CMP)法,去掉沉积在层间绝膜12上的膜,从而形成触点13。随后,再采用溅射法,在层间绝膜12上依次成膜,形成由导电性氮化物(例如TiAlN)构成的下部层14a,和由导电性氧化物(例如IrO2)构成的上部层14b。然后,采用图刻蚀法以及以氯(Cl2)为蚀刻气体的干蚀刻法,进行布图,制作下部层14a(该下部层14a覆盖触点13的上面)及上部层14b,形成由下部层14a及上部层14b构成的、具有叠层结构的导电性氧阻挡层14。
其次,如图2(b)所示,采用CVD法、溅射法或原子层沉积(AtomicLayer Deposition:ALD)法,在层间绝膜12上,在包括导电性氧阻挡层14在内的整个面上,沉积例如由厚度约20nm的氧化铝构成的绝缘性的氧阻挡层形成层15A。
再其次,如图2(C)所示,采用含氯和氟的混合气体的各向异性蚀刻法,对氧阻挡层形成层15A进行全面的蚀刻,使氧阻挡层形成层15A保留在导电性氧阻挡层14的侧面上,从而形成由氧阻挡层形成层15A构成的绝缘性氧阻挡层15。
接着,如图3(a)所示、采用溅射法或CVD法,在层间绝缘膜12上,包括导电性氧阻挡层14及绝缘性氧阻挡层15在内的整个面上,形成以厚度为30nm~100nm的铂为主要成分的金属膜。对形成的金属膜,以含氯的气体为蚀刻气体,进行覆盖导电性氧阻挡层14的上面及绝缘性氧阻挡层15的侧面的布图,从而形成由金属膜构成的下部电极16。
最后,如图3(b)所示、采用CVD法或溅射法,在层间绝缘膜12上,形成例如由厚度为30nm~100nm的SrBi2(TaXNb1-X)2O9(分子式中,X为:0≤X≤1)构成的电容绝缘膜17。接着,采用溅射法或CVD法,在电容绝缘膜17上,制造以厚度为30nm~100nm的铂为主要成分的金属膜,形成上部电极18。然后,在含有500℃~850℃的温度的氧的气氛中进行热处理,以便使构成电容绝缘膜17的铁电体再结晶化。
综上所述,采用本实施方式后,在使电容绝缘膜17再结晶化的温度下进行热处理的工序中,即使将绝缘性氧阻挡层15的厚度设定在50nm以下,也如后文所述,也能可靠地抑制氧从导电性氧阻挡层14中的下部层14a的侧面扩散,更详细地说,能够可靠地抑制来自层间绝缘膜12和导电性氧阻挡层14的下部层14a的界面的氧的扩散。所以,尽管在导电性氧阻挡层14的侧面上设置了绝缘性氧阻挡层15,但由于电容元件的横方向的尺寸的增加量,是现有技术的电容元件的一半以下,所以,可以用于高集成化的存储装置,易于实现具有立体结构的电容元件。
此外,在本实施方式中,采用在半导体基板11上形成触点13,再与该半导体基板11进行电连接的结构。但也可以采用在半导体基板11上形成的其它半导体层上,设置触点13的结构。
图4示出在本实施方式涉及的半导体装置中,使绝缘性氧阻挡层15的厚度(在图1中为t)变化后,测量出来的触点13的电阻值的变化情况。此处的设计及制造条件是:触点13的材料,选用直径为0.3μm的钨;导电性氧阻挡层14的下部层14A的材料,选用厚度为100nm的氮化钛铝;绝缘性氧阻挡层15的材料,选用氧化铝;触点13与绝缘性氧阻挡层15的距离(图1中的d),定为100nm。另外,热处理气氛,是100%的氧气,热处理温度为800℃
由图4可知:绝缘性氧阻挡层15的厚度在5nm~50nm的范围内,触点13的电阻值毫无变化。就是说,覆盖导电性氧阻挡层14的下部层14A的侧面的绝缘性氧阻挡层15的厚度t,与现有技术的示例相比,即使小至其二分之一到二十分之一,也没有出现由于氧的扩散而导致触点被氧化、触点电阻上升的现象。
图5示出在本实施方式涉及的半导体装置中,使触点13的侧面与绝缘性氧阻挡层15的距离d变化后,测量出来的触点13的电阻值的变化情况。此处的设计及制造条件是:触点13的材料,选用直径为0.3μm的钨;导电性氧阻挡层14的下部层14A的材料,选用厚度为100nm的氮化钛铝;绝缘性氧阻挡层15的材料,选用厚度为20nm氧化铝。另外,热处理气氛,是100%的氧气,热处理温度为800℃
由图5可知:如果触点13的侧面与绝缘性氧阻挡层15之间的距离d,在0nm以上,即只要导电性氧阻挡层14的横方向的尺寸,与触点13的宽度相同,触点13的电阻值就毫无变化。所以可以将本实施方式涉及的绝缘性氧阻挡层15,设置在导电性氧阻挡层14的侧面上,使电容元件的横方向的尺寸远远小于现有技术示例中的尺寸。
图6示出本实施方式涉及的半导体装置的极化量的电压依存性。其设计制造条件为:导电性氧阻挡层14的下部层14a的材料,选用厚度为100nm的氮化钛铝;上部层14b的材料,选用厚度为400nm的氧化铱,将其面内方向的尺寸定为0.5μm×0.5μm;绝缘性氧阻挡15的材料,选用厚度为20nm的氧化铝;下部电极16的材料,选用厚度为50nm的铂;下部电极16在层间绝缘膜12上的外周部位与绝缘性氧阻挡层15的距离,定为100nm;将电容绝缘膜17的膜厚,定为90nm。另外,热处理气氛为100%的氧气,热处理温度为800℃
由图6可知:在本实施方式涉及的半导体装置中,实现了极其良好的极化特性。
采用本发明涉及的半导体装置及其制造方法后,由于具有:与触点连接的、具有导电性的第1氧阻挡层,和与该第1氧阻挡层的侧面相接的、具有绝缘性的第2氧阻挡层。所以,即使将第2氧阻挡层的厚度,做成现有技术的厚度的一半以下,也足以确保氧阻挡性,能实现电容元件的小面积化,其结果,就能将含有电容元件的存储装置,做成立体结构,轻易而且可靠地使之高集成化。

Claims (14)

1、一种半导体装置,包括:在半导体区域上的层间绝缘膜中形成的、与所述半导体区域电连接的触点;
在所述层间绝缘膜上与所述触点连接地形成的、具有导电性而且防止氧扩散的第1氧阻挡层;
仅与所述第1氧阻挡层的侧面连接地形成的,具有绝缘性而且防止氧扩散的第2氧阻挡层;
覆盖所述第1氧阻挡层的上面及所述第2氧阻挡层的侧面而形成的下部电极;
在所述下部电极之上形成的电容绝缘膜;和
在所述电容绝缘膜之上形成的上部电极。
2、如权利要求1所述的半导体装置,其特征在于:所述第1氧阻挡层具有:含有导电性氮化物且与触点连接的下部层;和在该下部层之上形成的、含有导电性氧化物的上部层。
3、如权利要求2所述的半导体装置,其特征在于:所述导电性氮化物,至少包括从下述物质群中选择的1种材料:氮化钛、氮化钛铝、氮化钛硅、氮化钽、氮化钽铝及氮化钽硅。
4、如权利要求2或3所述的半导体装置,其特征在于:所述第2氧阻挡层与所述下部层的侧面连接。
5、如权利要求1~3中任一项所述的半导体装置,其特征在于:所述第2氧阻挡层的厚度,在5nm以上,而且在50nm以下。
6、如权利要求1~3中任一项所述的半导体装置,其特征在于:所述第2氧阻挡层由氧化物构成。
7、如权利要求1~3中任一项所述的半导体装置,其特征在于:所述第2氧阻挡层含有氧化铝。
8、如权利要求1~3中任一项所述的半导体装置,其特征在于:所述第2氧阻挡层至少含有氧化铝、氧化钛铝及氧化钽铝中的某一个。
9、如权利要求1~3中任一项所述的半导体装置,其特征在于:所述触点的侧面与所述第2氧阻挡层的距离,在0nm以上,而且在100nm以下。
10、如权利要求1~3任一项所述的半导体装置,其特征在于:电容绝缘膜至少包含从下述物质群中选择的1种材料:SrBi2(TaxNb1-x)2O9、Pb(ZryTi1-y)O3、(BazSr1-z)TiO3、(BiuLa1-u)4Ti3O12(其中,x、y、z、u分别为:0≤x≤1,0≤y≤1,0≤z≤1,0≤u≤1)及Ta2O5
11、一种半导体装置的制造方法,包括:在半导体区域上,形成层间绝缘膜的第1工序;
在所述层间绝缘膜上,有选择地形成与所述半导体区域连接的触点的第2工序;
在所述层间绝缘膜上,形成与所述触点连接、具有导电性而且防止氧扩散的第1氧阻挡层的第3工序;
仅在所述第1氧阻挡层的侧面,形成具有绝缘性而且防止氧扩散的第2氧阻挡层的第4工序;
形成覆盖所述第1氧阻挡层上面及所述第2氧阻挡层侧面的下部电极的第5工序;
在所述下部电极之上,形成覆盖该下部电极的电容绝缘膜的第6工序;
在所述电容绝缘膜上,形成覆盖该电容绝缘膜的上部电极的第7工序;和
对所述电容绝缘膜进行氧气氛的热处理的第8工序。
12、如权利要求11所述的半导体装置的制造方法,其特征在于:所述第3工序包括:与所述触点连接地形成含有导电性氧化物的下部层的工序;和在所述下部层之上,形成含有导电性氧化物的上部层的工序。
13、如权利要求11或12所述的半导体装置的制造方法,其特征在于:所述第8工序中的热处理的温度,在500℃以上,且在850℃以下。
14、如权利要求11或12所述的半导体装置的制造方法,其特征在于:所述第4工序包括:在所述层间绝缘膜上,在包括所述第1氧阻挡层在内的整个面上形成氧阻挡层形成层的工序;和
对形成的所述氧阻挡层形成层进行各向异性蚀刻的蚀刻去除,在所述第1氧阻挡层的侧面上,形成由所述氧阻挡层形成层构成的所述第2氧阻挡层的工序。
CNB2004100287807A 2003-03-19 2004-03-18 半导体装置及其制造方法 Expired - Fee Related CN1294625C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003074874A JP2004281965A (ja) 2003-03-19 2003-03-19 半導体装置及びその製造方法
JP2003074874 2003-03-19

Publications (2)

Publication Number Publication Date
CN1532892A CN1532892A (zh) 2004-09-29
CN1294625C true CN1294625C (zh) 2007-01-10

Family

ID=32984761

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100287807A Expired - Fee Related CN1294625C (zh) 2003-03-19 2004-03-18 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7053436B2 (zh)
JP (1) JP2004281965A (zh)
CN (1) CN1294625C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036126A (ja) * 2005-07-29 2007-02-08 Fujitsu Ltd 半導体装置とその製造方法
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US11672184B2 (en) * 2020-08-14 2023-06-06 United Microelectronics Corp. Magnetic tunnel junction (MTJ) device and manufacturing method thereof
JP7217819B1 (ja) * 2022-01-18 2023-02-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231771A (zh) * 1996-09-30 1999-10-13 西门子公司 具有供叠层件使用备有被保护阻挡层的半导体构件
US6001660A (en) * 1997-04-17 1999-12-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors using metal reflow techniques
JP2000133786A (ja) * 1998-10-28 2000-05-12 Nec Corp キャパシタ構造及びその製造方法
CN1278108A (zh) * 1999-06-16 2000-12-27 松下电子工业株式会社 半导体装置及其制造方法
CN1393931A (zh) * 2001-06-25 2003-01-29 松下电器产业株式会社 电容元件、半导体存储器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US6043529A (en) * 1996-09-30 2000-03-28 Siemens Aktiengesellschaft Semiconductor configuration with a protected barrier for a stacked cell
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231771A (zh) * 1996-09-30 1999-10-13 西门子公司 具有供叠层件使用备有被保护阻挡层的半导体构件
US6001660A (en) * 1997-04-17 1999-12-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors using metal reflow techniques
JP2000133786A (ja) * 1998-10-28 2000-05-12 Nec Corp キャパシタ構造及びその製造方法
CN1278108A (zh) * 1999-06-16 2000-12-27 松下电子工业株式会社 半导体装置及其制造方法
CN1393931A (zh) * 2001-06-25 2003-01-29 松下电器产业株式会社 电容元件、半导体存储器及其制备方法

Also Published As

Publication number Publication date
CN1532892A (zh) 2004-09-29
US20040185653A1 (en) 2004-09-23
JP2004281965A (ja) 2004-10-07
US7053436B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
JP5417445B2 (ja) 半導体記憶装置の製造方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
WO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
WO2008062688A1 (fr) Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
CN1873917A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
US8871561B2 (en) Variable resistance nonvolatile storage device and method for manufacturing the same
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
US20150364681A1 (en) Nonvolatile storage device and method of producing the device
US20230345848A1 (en) Resistive random access memory and method of forming the same
JP4002916B2 (ja) 半導体装置及びその製造方法
CN1294625C (zh) 半导体装置及其制造方法
JP3931113B2 (ja) 半導体装置及びその製造方法
CN1157777C (zh) 形成电容器元件的方法
JP4105656B2 (ja) 半導体装置及びその製造方法
CN1310477A (zh) 半导体存储器件
JP2005057103A (ja) 半導体装置及びその製造方法
JP2008147491A (ja) 半導体記憶装置
JP7177260B2 (ja) 水素障壁材料を有する垂直トランジスタを含むデバイス及び関連する方法
WO2009139185A1 (ja) 不揮発性半導体記憶装置およびその製造方法
CN1606163A (zh) 半导体器件
CN110739395A (zh) 阻变存储器及其制备方法
CN1315191C (zh) 电容元件及半导体存储装置
JP2007221156A (ja) 半導体装置及びその製造方法
JP2012028606A (ja) 不揮発性半導体記憶装置及びその製造方法
US20240057343A1 (en) Ferroelectric tunnel junction (ftj) structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20120318