JP2000133786A - キャパシタ構造及びその製造方法 - Google Patents
キャパシタ構造及びその製造方法Info
- Publication number
- JP2000133786A JP2000133786A JP10306223A JP30622398A JP2000133786A JP 2000133786 A JP2000133786 A JP 2000133786A JP 10306223 A JP10306223 A JP 10306223A JP 30622398 A JP30622398 A JP 30622398A JP 2000133786 A JP2000133786 A JP 2000133786A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- film
- lower electrode
- barrier layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 スタック電極とコンタクト間に位置合わせず
れが生じても、コンタクト抵抗の高抵抗化を抑制するこ
と。 【解決手段】 容量コンタクト１０２及びシリコン拡散
バリア層１０３からなるコンタクト１と耐酸素拡散バリ
ア層１０４からなるスタック電極２とが位置合わせずれ
しており、位置合わせずれ部分に露出しているシリコン
拡散バリア層１０３、及び耐酸素拡散バリア層１０４上
部が、段差被覆性の悪い成膜方法により形成された絶縁
膜１０５に覆われている。その結果、容量膜１０６形成
時の酸素により、シリコン拡散バリア層１０３が酸化さ
れることを防ぐことが可能となる。
れが生じても、コンタクト抵抗の高抵抗化を抑制するこ
と。 【解決手段】 容量コンタクト１０２及びシリコン拡散
バリア層１０３からなるコンタクト１と耐酸素拡散バリ
ア層１０４からなるスタック電極２とが位置合わせずれ
しており、位置合わせずれ部分に露出しているシリコン
拡散バリア層１０３、及び耐酸素拡散バリア層１０４上
部が、段差被覆性の悪い成膜方法により形成された絶縁
膜１０５に覆われている。その結果、容量膜１０６形成
時の酸素により、シリコン拡散バリア層１０３が酸化さ
れることを防ぐことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はキャパシタ構造及び
その製造方法に関し、特にダイナミックランダムアクセ
スメモリ（以下、ＤＲＡＭという）に用いられるキャパ
シタ構造及びその製造方法に関する。
その製造方法に関し、特にダイナミックランダムアクセ
スメモリ（以下、ＤＲＡＭという）に用いられるキャパ
シタ構造及びその製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭに代表される半導体集積回路の
集積化が進んでいる。半導体容量素子は集積化の度合い
によらず、一つの半導体容量素子あたり３０ｆＦ程度の
容量を確保する必要がある。このため、下部電極構造の
立体化による下部電極側面部利用や、容量膜の薄膜化に
より容量確保の検討が行われてきた。
集積化が進んでいる。半導体容量素子は集積化の度合い
によらず、一つの半導体容量素子あたり３０ｆＦ程度の
容量を確保する必要がある。このため、下部電極構造の
立体化による下部電極側面部利用や、容量膜の薄膜化に
より容量確保の検討が行われてきた。
【０００３】従来、これらの半導体集積回路用半導体容
量素子の容量膜には、シリコン酸化膜及びシリコン窒化
膜が用いられている。しかし、ギガビット（Ｇｂｉｔ）
レベル以上のＤＲＡＭで、誘電率が３〜７の上記容量膜
を用いる場合、立体化した下部電極高さが５０００オン
グストローム以上に、さらに容量膜も数原子層レベルに
薄膜化する必要がある。
量素子の容量膜には、シリコン酸化膜及びシリコン窒化
膜が用いられている。しかし、ギガビット（Ｇｂｉｔ）
レベル以上のＤＲＡＭで、誘電率が３〜７の上記容量膜
を用いる場合、立体化した下部電極高さが５０００オン
グストローム以上に、さらに容量膜も数原子層レベルに
薄膜化する必要がある。
【０００４】下部電極高さは、電極加工の際の露光やド
ライエッチングの不具合を生じる。容量膜が数原子層レ
ベルまで薄膜化されると、容量膜中を電子がトンネリン
グする現象が生じ、容量膜として機能しなくなる。
ライエッチングの不具合を生じる。容量膜が数原子層レ
ベルまで薄膜化されると、容量膜中を電子がトンネリン
グする現象が生じ、容量膜として機能しなくなる。
【０００５】上記理由から、容量膜としてシリコン酸化
膜、及びシリコン窒化膜を用いた下部電極の立体化、容
量膜の薄膜化は限界に達している。
膜、及びシリコン窒化膜を用いた下部電極の立体化、容
量膜の薄膜化は限界に達している。
【０００６】容量膜として誘電率の大きな材料を用いた
場合、シリコン酸化膜やシリコン窒化膜を用いた場合に
比べて少ない電極面積で同じ容量を得ることができる。
このため、複雑な下部電極構造を作成することなしに容
量を確保することが期待できる。
場合、シリコン酸化膜やシリコン窒化膜を用いた場合に
比べて少ない電極面積で同じ容量を得ることができる。
このため、複雑な下部電極構造を作成することなしに容
量を確保することが期待できる。
【０００７】上記理由から、シリコン酸化膜やシリコン
窒化膜よりも数十倍から数百倍の誘電率を有するＳｒＴ
ｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３（以下ＢＳＴとい
う）、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３などの高誘電率材料が容
量膜として検討されている。
窒化膜よりも数十倍から数百倍の誘電率を有するＳｒＴ
ｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３（以下ＢＳＴとい
う）、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３などの高誘電率材料が容
量膜として検討されている。
【０００８】たとえば、１９９１年インターナショナル
・エレクトロンデバイセズ・ミーティング（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ）のダイジェスト・オブ・テクニカル
ペイパーズ（Ｄｉｇｅｓｔｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ）第８２３頁〜第８２６頁にはＢＳＴを用
いた２５６Ｍｂｉｔ ＤＲＡＭ用半導体容量素子に関す
る報告がなされている。
・エレクトロンデバイセズ・ミーティング（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ）のダイジェスト・オブ・テクニカル
ペイパーズ（Ｄｉｇｅｓｔｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ）第８２３頁〜第８２６頁にはＢＳＴを用
いた２５６Ｍｂｉｔ ＤＲＡＭ用半導体容量素子に関す
る報告がなされている。
【０００９】上記高誘電率膜は高い成膜温度ほど良好な
電気特性が得られることが、ジャパニーズ・ジャーナル
・オブ・アプライドフィジックス（Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ ｐｈｙｓｉｓ
ｃｓ）第３５巻第５０８９頁〜第５０９３頁で報告され
ている。
電気特性が得られることが、ジャパニーズ・ジャーナル
・オブ・アプライドフィジックス（Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ ｐｈｙｓｉｓ
ｃｓ）第３５巻第５０８９頁〜第５０９３頁で報告され
ている。
【００１０】又、この種のキャパシタ構造及びその製造
方法の一例が特開平８−９７３６９号公報（以下、文献
１という）及び特開平１０−１５０１５５号公報（以
下、文献２という）に開示されている。
方法の一例が特開平８−９７３６９号公報（以下、文献
１という）及び特開平１０−１５０１５５号公報（以
下、文献２という）に開示されている。
【００１１】
【発明が解決しようとする課題】しかし、容量膜を高温
で成膜する場合、コンタクト部のポリシリコンからのシ
リコン拡散による酸化膜形成により、誘電率の低下する
問題があった。本問題を解決するためにシリコン拡散バ
リア層を用い、さらにシリコン拡散バリア層の酸化に伴
うコンタクト抵抗の高抵抗化を抑制するために、その上
に耐酸化バリア層を形成する電極構造がジャパニーズ・
ジャーナル・オブ・アプライドフィジックス（Ｊａｐａ
ｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ ｐ
ｈｙｓｉｓｃｓ）第３４巻第５２２４頁〜５２２８頁で
提案されている。
で成膜する場合、コンタクト部のポリシリコンからのシ
リコン拡散による酸化膜形成により、誘電率の低下する
問題があった。本問題を解決するためにシリコン拡散バ
リア層を用い、さらにシリコン拡散バリア層の酸化に伴
うコンタクト抵抗の高抵抗化を抑制するために、その上
に耐酸化バリア層を形成する電極構造がジャパニーズ・
ジャーナル・オブ・アプライドフィジックス（Ｊａｐａ
ｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ａｐｐｌｉｅｄ ｐ
ｈｙｓｉｓｃｓ）第３４巻第５２２４頁〜５２２８頁で
提案されている。
【００１２】しかし、本構造でもスタック形状に加工
し、さらに電極構造が微細化すると、シリコン拡散バリ
ア層が酸化し、コンタクト抵抗が増加する問題があるた
めに、１９９６年インターナショナル・エレクトロンデ
バイセズミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ）
のダイジェスト・オブ・テクニカルペイパーズ（Ｄｉｇ
ｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）第
６７５〜第６７８頁や、ＵＳＰ５３８１３０２図１３Ａ
でシリコンバリア層をコンタクト中に埋め込み、酸素拡
散バリアでキャップすることで、高温の高誘電率膜成膜
温度でも低コンタクト抵抗を保つことが可能となる構造
が提案されている。
し、さらに電極構造が微細化すると、シリコン拡散バリ
ア層が酸化し、コンタクト抵抗が増加する問題があるた
めに、１９９６年インターナショナル・エレクトロンデ
バイセズミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ）
のダイジェスト・オブ・テクニカルペイパーズ（Ｄｉｇ
ｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）第
６７５〜第６７８頁や、ＵＳＰ５３８１３０２図１３Ａ
でシリコンバリア層をコンタクト中に埋め込み、酸素拡
散バリアでキャップすることで、高温の高誘電率膜成膜
温度でも低コンタクト抵抗を保つことが可能となる構造
が提案されている。
【００１３】上記構造は理想的なスタック加工ができた
場合には有効な方法である。しかし、スタック電極とコ
ンタクト間に位置合わせずれが生じた場合には、酸素雰
囲気中にシリコン拡散バリア層が露出し、コンタクト抵
抗の高抵抗化を抑制することができない問題を有してい
た。この問題を解決する手段は上記文献１及び２にも開
示されていない。
場合には有効な方法である。しかし、スタック電極とコ
ンタクト間に位置合わせずれが生じた場合には、酸素雰
囲気中にシリコン拡散バリア層が露出し、コンタクト抵
抗の高抵抗化を抑制することができない問題を有してい
た。この問題を解決する手段は上記文献１及び２にも開
示されていない。
【００１４】そこで本発明の目的は、スタック電極とコ
ンタクト間に位置合わせずれが生じても、コンタクト抵
抗の高抵抗化を抑制することができるキャパシタ構造及
びその製造方法を提供することにある。
ンタクト間に位置合わせずれが生じても、コンタクト抵
抗の高抵抗化を抑制することができるキャパシタ構造及
びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に本発明は、コンタクトと、このコンタクトの上部に前
記コンタクトの端部とその端部とが位置合せずれを有し
て積層される下部電極と、この下部電極に堆積される容
量膜と、この容量膜に堆積される上部電極とを含むキャ
パシタ構造であって、そのキャパシタ構造は前記位置合
せずれにより生じた段差部分と前記容量膜間に堆積され
る絶縁膜を含むことを特徴とする。
に本発明は、コンタクトと、このコンタクトの上部に前
記コンタクトの端部とその端部とが位置合せずれを有し
て積層される下部電極と、この下部電極に堆積される容
量膜と、この容量膜に堆積される上部電極とを含むキャ
パシタ構造であって、そのキャパシタ構造は前記位置合
せずれにより生じた段差部分と前記容量膜間に堆積され
る絶縁膜を含むことを特徴とする。
【００１６】又、本発明による他の発明は、コンタクト
と、このコンタクトの上部に前記コンタクトの端部とそ
の端部とが位置合せずれを有して積層される下部電極
と、この下部電極に堆積される容量膜と、この容量膜に
堆積される上部電極とを含むキャパシタ構造の製造方法
であって、その製造方法は前記コンタクトを作製する第
１工程と、この第１工程の次に前記コンタクトの上部に
前記下部電極を作製する第２工程と、この第２工程の次
に前記下部電極に絶縁膜を堆積させる第３工程と、この
第３工程の次に前記絶縁膜に前記容量膜を堆積させる第
４工程と、この第４工程の次に前記容量膜に前記上部電
極を堆積させる第５工程と、この第５工程の次に前記上
部電極にドライエッチングを施す第６工程とを含むこと
を特徴とする。
と、このコンタクトの上部に前記コンタクトの端部とそ
の端部とが位置合せずれを有して積層される下部電極
と、この下部電極に堆積される容量膜と、この容量膜に
堆積される上部電極とを含むキャパシタ構造の製造方法
であって、その製造方法は前記コンタクトを作製する第
１工程と、この第１工程の次に前記コンタクトの上部に
前記下部電極を作製する第２工程と、この第２工程の次
に前記下部電極に絶縁膜を堆積させる第３工程と、この
第３工程の次に前記絶縁膜に前記容量膜を堆積させる第
４工程と、この第４工程の次に前記容量膜に前記上部電
極を堆積させる第５工程と、この第５工程の次に前記上
部電極にドライエッチングを施す第６工程とを含むこと
を特徴とする。
【００１７】本発明及び本発明による他の発明によれ
ば、前記下部電極と前記コンタクトとの位置合せずれが
生じている部分が前記絶縁膜で覆われるため、スタック
電極（下部電極）とコンタクト間に位置合わせずれが生
じても、コンタクト抵抗の高抵抗化を抑制することがで
きる。
ば、前記下部電極と前記コンタクトとの位置合せずれが
生じている部分が前記絶縁膜で覆われるため、スタック
電極（下部電極）とコンタクト間に位置合わせずれが生
じても、コンタクト抵抗の高抵抗化を抑制することがで
きる。
【００１８】
【発明の実施の形態】まず、本発明の特徴について概説
する。本発明は、コンタクトとスタック電極の位置合わ
せずれ部分、あるいはスタック電極下部で露出するシリ
コン拡散バリア層が、容量膜成膜時の酸素により酸化さ
れ、コンタクト抵抗が増加することを防止するキャパシ
タ構造を提供することを目的としている。
する。本発明は、コンタクトとスタック電極の位置合わ
せずれ部分、あるいはスタック電極下部で露出するシリ
コン拡散バリア層が、容量膜成膜時の酸素により酸化さ
れ、コンタクト抵抗が増加することを防止するキャパシ
タ構造を提供することを目的としている。
【００１９】具体的には酸素に露出されるシリコン拡散
バリア層あるいはポリシリコン（コンタクト）部分の一
部あるいは全面を、耐酸素拡散バリア性を有する絶縁膜
で覆っている構造を特徴としている。
バリア層あるいはポリシリコン（コンタクト）部分の一
部あるいは全面を、耐酸素拡散バリア性を有する絶縁膜
で覆っている構造を特徴としている。
【００２０】さらに、本発明の構造の作製方法として、
（１）酸素ガスをプロセスガスとして用いない段差被覆
性の低い成膜方法を用いて絶縁膜を露出されたシリコン
拡散バリア層あるいはポリシリコン部分上の一部あるい
は全面に成膜すること。（２）絶縁膜をウエットあるい
はドライのエッチバックにより、露出したシリコン拡散
バリア層あるいはポリシリコン部分上の一部あるいは全
面を覆うように残す方法を用いて形成することを特徴と
している。
（１）酸素ガスをプロセスガスとして用いない段差被覆
性の低い成膜方法を用いて絶縁膜を露出されたシリコン
拡散バリア層あるいはポリシリコン部分上の一部あるい
は全面に成膜すること。（２）絶縁膜をウエットあるい
はドライのエッチバックにより、露出したシリコン拡散
バリア層あるいはポリシリコン部分上の一部あるいは全
面を覆うように残す方法を用いて形成することを特徴と
している。
【００２１】以下、本発明の実施の形態について添付図
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図４は本発明に係るキャパシタ構造の
第１の実施の形態の断面図である。
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図４は本発明に係るキャパシタ構造の
第１の実施の形態の断面図である。
【００２２】図４を参照して、容量コンタクト１０２及
びシリコン拡散バリア層１０３からなるコンタクト１と
耐酸素拡散バリア層１０４からなる下部電極（以下、ス
タック電極という）２とが位置合わせずれしており、位
置合わせずれ部分に露出しているシリコン拡散バリア層
１０３、及び耐酸素拡散バリア層１０４上部が、段差被
覆性の悪い成膜方法により形成された絶縁膜１０５に覆
われている構造を有している。
びシリコン拡散バリア層１０３からなるコンタクト１と
耐酸素拡散バリア層１０４からなる下部電極（以下、ス
タック電極という）２とが位置合わせずれしており、位
置合わせずれ部分に露出しているシリコン拡散バリア層
１０３、及び耐酸素拡散バリア層１０４上部が、段差被
覆性の悪い成膜方法により形成された絶縁膜１０５に覆
われている構造を有している。
【００２３】この結果、容量膜１０６形成時の酸素によ
り、シリコン拡散バリア層１０３が酸化されることを防
ぐことが可能となっている。
り、シリコン拡散バリア層１０３が酸化されることを防
ぐことが可能となっている。
【００２４】なお、第１の実施の形態ではコンタクト１
は容量コンタクト１０２及びシリコン拡散バリア層１０
３で形成されており、スタック電極２は耐酸素拡散バリ
ア層１０４のみで形成されている。
は容量コンタクト１０２及びシリコン拡散バリア層１０
３で形成されており、スタック電極２は耐酸素拡散バリ
ア層１０４のみで形成されている。
【００２５】次に、第２の実施の形態について説明す
る。図８は本発明に係るキャパシタ構造の第２の実施の
形態の断面図である。
る。図８は本発明に係るキャパシタ構造の第２の実施の
形態の断面図である。
【００２６】図８を参照して、容量コンタクト１０２
と、耐酸素拡散バリア層１０４及びシリコン拡散バリア
層１０３からなるスタック電極２が位置合わせずれして
おり、露出しているシリコン拡散バリア層１０３側面の
一部、ポリシリコンからなる容量コンタクト１０２、及
び耐酸素拡散バリア層１０４上部が、段差被覆性の悪い
成膜方法により形成された絶縁膜１０５に覆われてい
る。
と、耐酸素拡散バリア層１０４及びシリコン拡散バリア
層１０３からなるスタック電極２が位置合わせずれして
おり、露出しているシリコン拡散バリア層１０３側面の
一部、ポリシリコンからなる容量コンタクト１０２、及
び耐酸素拡散バリア層１０４上部が、段差被覆性の悪い
成膜方法により形成された絶縁膜１０５に覆われてい
る。
【００２７】この結果、容量膜１０６形成時の酸素によ
り、シリコン拡散バリア層１０３、ポリシリコン１０２
が酸化されるのを防ぐことが可能となっている。
り、シリコン拡散バリア層１０３、ポリシリコン１０２
が酸化されるのを防ぐことが可能となっている。
【００２８】なお、第２の実施の形態ではコンタクト１
は容量コンタクト１０２のみで形成されており、スタッ
ク電極２はシリコン拡散バリア層１０３及び耐酸素拡散
バリア層１０４で形成されている。
は容量コンタクト１０２のみで形成されており、スタッ
ク電極２はシリコン拡散バリア層１０３及び耐酸素拡散
バリア層１０４で形成されている。
【００２９】次に、第３の実施の形態について説明す
る。図１２は本発明に係るキャパシタ構造の第３の実施
の形態の断面図である。
る。図１２は本発明に係るキャパシタ構造の第３の実施
の形態の断面図である。
【００３０】図１２を参照して、容量コンタクト１０２
及びシリコン拡散バリア層１０３からなるコンタクト１
と酸素拡散バリア層１０４からなるスタック電極２とが
位置合わせずれしており、位置合わせずれ部分に露出し
ているシリコン拡散バリア層１０３上の一部が、絶縁膜
１０９で覆われている構造を有している。
及びシリコン拡散バリア層１０３からなるコンタクト１
と酸素拡散バリア層１０４からなるスタック電極２とが
位置合わせずれしており、位置合わせずれ部分に露出し
ているシリコン拡散バリア層１０３上の一部が、絶縁膜
１０９で覆われている構造を有している。
【００３１】この結果、容量膜１０６形成時の酸素雰囲
気中で、シリコン拡散バリア層１０３が酸化するのを防
ぐことが可能となっている。
気中で、シリコン拡散バリア層１０３が酸化するのを防
ぐことが可能となっている。
【００３２】なお、第３の実施の形態は第１の実施の形
態と同様に、コンタクト１は容量コンタクト１０２及び
シリコン拡散バリア層１０３で形成されており、スタッ
ク電極２は耐酸素拡散バリア層１０４のみで形成されて
いる。
態と同様に、コンタクト１は容量コンタクト１０２及び
シリコン拡散バリア層１０３で形成されており、スタッ
ク電極２は耐酸素拡散バリア層１０４のみで形成されて
いる。
【００３３】次に、第４の実施の形態について説明す
る。図１６は本発明に係るキャパシタ構造の第４の実施
の形態の断面図である。
る。図１６は本発明に係るキャパシタ構造の第４の実施
の形態の断面図である。
【００３４】図１６を参照して、容量コンタクト１０２
と、耐酸素拡散バリア層１０４及びシリコン拡散バリア
層１０３からなるスタック電極２が位置合わせずれして
おり、位置合わせずれ部分に露出しているポリシリコン
からなる容量コンタクト１０２上とシリコン拡散バリア
層１０３側面の一部が酸化膜１０９に覆われている構造
を有している。
と、耐酸素拡散バリア層１０４及びシリコン拡散バリア
層１０３からなるスタック電極２が位置合わせずれして
おり、位置合わせずれ部分に露出しているポリシリコン
からなる容量コンタクト１０２上とシリコン拡散バリア
層１０３側面の一部が酸化膜１０９に覆われている構造
を有している。
【００３５】この結果、容量膜１０６形成時の酸素雰囲
気中で、シリコン拡散バリア層１０３が酸化するのを防
ぐことが可能となっている。
気中で、シリコン拡散バリア層１０３が酸化するのを防
ぐことが可能となっている。
【００３６】なお、第４の実施の形態では第２の実施の
形態と同様に、コンタクト１は容量コンタクト１０２の
みで形成されており、スタック電極２はシリコン拡散バ
リア層１０３及び耐酸素拡散バリア層１０４で形成され
ている。
形態と同様に、コンタクト１は容量コンタクト１０２の
みで形成されており、スタック電極２はシリコン拡散バ
リア層１０３及び耐酸素拡散バリア層１０４で形成され
ている。
【００３７】次に、キャパシタ構造及びその製造方法の
詳細を実施例にて説明する。
詳細を実施例にて説明する。
【００３８】
【実施例】まず、第１実施例について説明する。この第
１実施例は第１の実施の形態の実施例を示している。図
１〜４は第１実施例のキャパシタ構造作製工程を示す工
程図、図１９は同工程のフローチャートである。
１実施例は第１の実施の形態の実施例を示している。図
１〜４は第１実施例のキャパシタ構造作製工程を示す工
程図、図１９は同工程のフローチャートである。
【００３９】第１実施例は段差被覆性の悪い成膜方法を
用いて絶縁膜１０５を形成する特徴を有している。
用いて絶縁膜１０５を形成する特徴を有している。
【００４０】図１を参照して、ＳｉＯ２からなる絶縁膜
１０１中に開口されたポリシリコンからなる容量コンタ
クト１０２、さらにその上部には各々５００Ａ（オング
ストローム）の窒化チタン（ＴｉＮ）とチタン（Ｔｉ）
の積層構造からなるシリコン拡散バリア層１０３が絶縁
膜１０１中に形成されている（図１９のＳ１参照）。
１０１中に開口されたポリシリコンからなる容量コンタ
クト１０２、さらにその上部には各々５００Ａ（オング
ストローム）の窒化チタン（ＴｉＮ）とチタン（Ｔｉ）
の積層構造からなるシリコン拡散バリア層１０３が絶縁
膜１０１中に形成されている（図１９のＳ１参照）。
【００４１】さらに、その上に酸化ルテニュウム（Ｒｕ
Ｏ２）からなる耐酸化バリア層１０４が所望の大きさの
スタック電極２にドライエッチング法により加工されて
いる（同図Ｓ２参照）。
Ｏ２）からなる耐酸化バリア層１０４が所望の大きさの
スタック電極２にドライエッチング法により加工されて
いる（同図Ｓ２参照）。
【００４２】ＲｕＯ２からなるスタック電極２と容量コ
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
【００４３】この時のＲｕＯ２１０４の高さは５０００
Ａ（オングストローム）、幅は０．５μｍ×０．２μ
ｍ、ＲｕＯ２１０４とＲｕＯ２１０４のスタック間隔は
０．１５μｍ、容量コンタクト１０２の径は０．１４μ
ｍであり、位置合わせずれ量（＝容量コンタクト１０２
の最大に露出している部分の長さ）は０．０７μｍであ
る。
Ａ（オングストローム）、幅は０．５μｍ×０．２μ
ｍ、ＲｕＯ２１０４とＲｕＯ２１０４のスタック間隔は
０．１５μｍ、容量コンタクト１０２の径は０．１４μ
ｍであり、位置合わせずれ量（＝容量コンタクト１０２
の最大に露出している部分の長さ）は０．０７μｍであ
る。
【００４４】次に、図２にあるように絶縁膜１０５であ
るＳｉＯ２をプロセスガス中に酸素を含まないコリメー
トスパッタ法により５００Ａ堆積する。この時のスパッ
タ条件は以下の通りである。
るＳｉＯ２をプロセスガス中に酸素を含まないコリメー
トスパッタ法により５００Ａ堆積する。この時のスパッ
タ条件は以下の通りである。
【００４５】ターゲットにＳｉＯ２、スパッタガスにＡ
ｒを用い、プラズマパワーは２ｋＷ、直流印可電圧は５
００Ｖ、成膜室圧力は３ｍＴｏｒｒ、基板加熱は１００
℃とする。
ｒを用い、プラズマパワーは２ｋＷ、直流印可電圧は５
００Ｖ、成膜室圧力は３ｍＴｏｒｒ、基板加熱は１００
℃とする。
【００４６】段差被覆性の悪いコリメートスパッタ法を
用いることにより、ＲｕＯ２からなるスタック電極２上
面、及びスタック電極２間にのみ絶縁膜１０５を堆積す
る（同図Ｓ３参照）。
用いることにより、ＲｕＯ２からなるスタック電極２上
面、及びスタック電極２間にのみ絶縁膜１０５を堆積す
る（同図Ｓ３参照）。
【００４７】さらに、図３に示すように容量膜１０６で
あるチタン酸ストロンチウム（ＳｒＴｉＯ３、以下ＳＴ
という）をＥＣＲＣＶＤ法（エレクトロン・サイクロト
ロン・レゾナンス・ケミカルベーパー・デポジション
（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ
ａｎｃｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法（以下ＥＣＲ−ＣＶＤ法という）により
３０ｎｍ堆積する（同図Ｓ４参照）。
あるチタン酸ストロンチウム（ＳｒＴｉＯ３、以下ＳＴ
という）をＥＣＲＣＶＤ法（エレクトロン・サイクロト
ロン・レゾナンス・ケミカルベーパー・デポジション
（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ
ａｎｃｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法（以下ＥＣＲ−ＣＶＤ法という）により
３０ｎｍ堆積する（同図Ｓ４参照）。
【００４８】この際のＳＴ成膜条件は次の通りである。
成膜温度を５００℃、成膜室圧力を７ｍＴｏｒｒ、プラ
ズマパワーを７５０Ｗとし、原料としてＳｒ（ＤＰＭ）
２（ディピバロイルメタネートストロンチウム）、チタ
ンイソプロコキシド（以下Ｔｉ（Ｏ−ｉ−Ｐｒ）４とい
う）を用い、それぞれアルゴン（Ａｒ）をキャリアガス
として成膜室に輸送し、成膜室で酸素ガスと混合して成
膜する。
成膜温度を５００℃、成膜室圧力を７ｍＴｏｒｒ、プラ
ズマパワーを７５０Ｗとし、原料としてＳｒ（ＤＰＭ）
２（ディピバロイルメタネートストロンチウム）、チタ
ンイソプロコキシド（以下Ｔｉ（Ｏ−ｉ−Ｐｒ）４とい
う）を用い、それぞれアルゴン（Ａｒ）をキャリアガス
として成膜室に輸送し、成膜室で酸素ガスと混合して成
膜する。
【００４９】引き続き、図４に示すように上部電極１０
７であるＲｕをスパッタ法により１００ｎｍ堆積する
（図１９のＳ５参照）。
７であるＲｕをスパッタ法により１００ｎｍ堆積する
（図１９のＳ５参照）。
【００５０】この時の堆積条件は次の通りである。ター
ゲットにＲｕ、スパッタガスにＡｒを用い、プラズマパ
ワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室圧力を
３ｍＴｏｒｒ、基板加熱を１００℃とする。
ゲットにＲｕ、スパッタガスにＡｒを用い、プラズマパ
ワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室圧力を
３ｍＴｏｒｒ、基板加熱を１００℃とする。
【００５１】さらに、上部電極１０７をドライエッチン
グ法により適当な大きさに加工し、キャパシタを形成す
る（同図Ｓ６参照）。
グ法により適当な大きさに加工し、キャパシタを形成す
る（同図Ｓ６参照）。
【００５２】図２２は従来のキャパシタ構造の一例の断
面図である。同図において、図１〜図４と同様の構成部
分には同一番号を付している。
面図である。同図において、図１〜図４と同様の構成部
分には同一番号を付している。
【００５３】従来のキャパシタ構造が本発明の構造と異
なる点は、従来のキャパシタ構造（図２２参照）は、本
発明（図４参照）が有する絶縁膜１０５を有しない点で
ある。
なる点は、従来のキャパシタ構造（図２２参照）は、本
発明（図４参照）が有する絶縁膜１０５を有しない点で
ある。
【００５４】図２２で示す従来の構造と本発明によるキ
ャパシタ構造を用いて、成膜温度１００℃〜６００℃で
ＳＴ１０６膜を形成した場合のコンタクト抵抗を比較し
た結果を図１７に示す。図１７は第１のコンタクト抵抗
対成膜温度特性図である。
ャパシタ構造を用いて、成膜温度１００℃〜６００℃で
ＳＴ１０６膜を形成した場合のコンタクト抵抗を比較し
た結果を図１７に示す。図１７は第１のコンタクト抵抗
対成膜温度特性図である。
【００５５】図１７を参照して、従来技術では、容量膜
１０６形成時の酸素によりシリコン拡散バリア層１０３
が酸化され導電性が劣化するためにコンタクト抵抗が４
００℃程度から上昇する。
１０６形成時の酸素によりシリコン拡散バリア層１０３
が酸化され導電性が劣化するためにコンタクト抵抗が４
００℃程度から上昇する。
【００５６】一方、本発明では、６００℃成膜でもコン
タクト抵抗の増加がほとんど見られておらず、低いコン
タクト抵抗が保たれている。
タクト抵抗の増加がほとんど見られておらず、低いコン
タクト抵抗が保たれている。
【００５７】さらに本発明によれば、１工程（Ｓ３）の
追加のみで所望の特性を得ることが可能となり、最小限
の工程増加で効果を得ることができる優位性がある。
追加のみで所望の特性を得ることが可能となり、最小限
の工程増加で効果を得ることができる優位性がある。
【００５８】次に、第２実施例について説明する。この
第２実施例は第２の実施の形態の実施例を示している。
図５〜８は第２実施例のキャパシタ構造作製工程を示す
工程図である。なお、フローチャートは図１９を用い
る。
第２実施例は第２の実施の形態の実施例を示している。
図５〜８は第２実施例のキャパシタ構造作製工程を示す
工程図である。なお、フローチャートは図１９を用い
る。
【００５９】第２実施例は第１実施例と同様に、段差被
覆性の悪い成膜方法を用いて絶縁膜を形成する特徴を有
している。
覆性の悪い成膜方法を用いて絶縁膜を形成する特徴を有
している。
【００６０】図５にあるように、ＳｉＯ２からなる絶縁
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２が形成されている（図１９のＳ１参照）。
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２が形成されている（図１９のＳ１参照）。
【００６１】その上部には窒化チタン（ＴｉＮ）とチタ
ン（Ｔｉ）の積層構造からなるシリコン拡散バリア層１
０３、その上に酸化ルテニュウム（ＲｕＯ２）からなる
耐酸化バリア層１０４からなる積層が所望の大きさのス
タック電極２にドライエッチング法により加工されてい
る（同図Ｓ２）。
ン（Ｔｉ）の積層構造からなるシリコン拡散バリア層１
０３、その上に酸化ルテニュウム（ＲｕＯ２）からなる
耐酸化バリア層１０４からなる積層が所望の大きさのス
タック電極２にドライエッチング法により加工されてい
る（同図Ｓ２）。
【００６２】シリコン拡散バリア層１０３と耐酸素拡散
バリア層１０４からなるスタック電極２と容量コンタク
ト１０２は位置合わせずれが生じており、シリコン拡散
バリア層１０３側面とポリシリコンからなる容量コンタ
クト１０２が露出している。
バリア層１０４からなるスタック電極２と容量コンタク
ト１０２は位置合わせずれが生じており、シリコン拡散
バリア層１０３側面とポリシリコンからなる容量コンタ
クト１０２が露出している。
【００６３】この時のＲｕＯ２１０４の高さは５０００
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクトの径は０．１４μｍであり、位置合わせずれ量
（＝容量コンタクトの最大に露出している部分の長さ）
は０．０７μｍである。
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクトの径は０．１４μｍであり、位置合わせずれ量
（＝容量コンタクトの最大に露出している部分の長さ）
は０．０７μｍである。
【００６４】以下、第一の実施例と同様の工程によりキ
ャパシタを作製する。この際、シリコンバリア層１０３
側面の一部４００Ａ分が絶縁膜１０５に覆われるように
絶縁膜１０５膜厚を設定した（図６〜８参照）。
ャパシタを作製する。この際、シリコンバリア層１０３
側面の一部４００Ａ分が絶縁膜１０５に覆われるように
絶縁膜１０５膜厚を設定した（図６〜８参照）。
【００６５】図１８は第２のコンタクト抵抗対成膜温度
特性図である。露出しているポリシリコン１０２及びシ
リコン拡散バリア層１０３側面の一部が絶縁膜１０５に
覆われているために、ＳＴ成膜による酸化が抑制され、
図１８に示すように、コンタクト抵抗の増加を抑制する
ことが可能となる。
特性図である。露出しているポリシリコン１０２及びシ
リコン拡散バリア層１０３側面の一部が絶縁膜１０５に
覆われているために、ＳＴ成膜による酸化が抑制され、
図１８に示すように、コンタクト抵抗の増加を抑制する
ことが可能となる。
【００６６】本発明では、シリコン拡散バリア層１０３
側面と接する絶縁膜１０５膜厚を４００Ａとしたが、シ
リコン拡散バリア層１０３側面全面を覆う膜厚に設定し
た場合には、酸素ガスがシリコン拡散バリア層１０３側
面を酸化しなくなる効果が増大するので、図１７に示す
ようにさらに耐酸化性が向上する。
側面と接する絶縁膜１０５膜厚を４００Ａとしたが、シ
リコン拡散バリア層１０３側面全面を覆う膜厚に設定し
た場合には、酸素ガスがシリコン拡散バリア層１０３側
面を酸化しなくなる効果が増大するので、図１７に示す
ようにさらに耐酸化性が向上する。
【００６７】次に、第３実施例について説明する。この
第３実施例は第３の実施の形態の実施例を示している。
図９〜１２は第３実施例のキャパシタ構造作製工程を示
す工程図、図２０は同工程のフローチャートである。
第３実施例は第３の実施の形態の実施例を示している。
図９〜１２は第３実施例のキャパシタ構造作製工程を示
す工程図、図２０は同工程のフローチャートである。
【００６８】第３実施例は絶縁膜１０９を形成後、ウエ
ットのエッチバックにより、所望の形状までエッチング
する特徴を有している。
ットのエッチバックにより、所望の形状までエッチング
する特徴を有している。
【００６９】図９にあるように、ＳｉＯ２からなる絶縁
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２、さらにその上部にそれぞれ５００Ａの窒
化チタン（ＴｉＮ）とチタン（Ｔｉ）の積層構造からな
るシリコン拡散バリア層１０３が絶縁膜１０１中に埋め
込まれている（図２０のＳ１１参照）。
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２、さらにその上部にそれぞれ５００Ａの窒
化チタン（ＴｉＮ）とチタン（Ｔｉ）の積層構造からな
るシリコン拡散バリア層１０３が絶縁膜１０１中に埋め
込まれている（図２０のＳ１１参照）。
【００７０】さらに、その上に酸化ルテニュウム（Ｒｕ
Ｏ２）からなる耐酸素拡散バリア層１０４が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ１２）。
Ｏ２）からなる耐酸素拡散バリア層１０４が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ１２）。
【００７１】ＲｕＯ２からなるスタック電極２と容量コ
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
【００７２】この時のＲｕＯ２１０４の高さは５０００
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。次に、図１０にあるように
絶縁膜であるＳｉＯ２１０９をロングスロースパッタ法
により５０００Ａ堆積しスタック電極２全体を覆う（同
図Ｓ１３）。
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。次に、図１０にあるように
絶縁膜であるＳｉＯ２１０９をロングスロースパッタ法
により５０００Ａ堆積しスタック電極２全体を覆う（同
図Ｓ１３）。
【００７３】この時の成膜条件は以下の通りである。タ
ーゲットにＳｉＯ２、スパッタガスにＡｒを用い、プラ
ズマパワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室
圧力を３ｍＴｏｒｒ、基板加熱を１００℃とする。
ーゲットにＳｉＯ２、スパッタガスにＡｒを用い、プラ
ズマパワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室
圧力を３ｍＴｏｒｒ、基板加熱を１００℃とする。
【００７４】引き続き、バッファードフッ酸（ＢＨＦ）
を用いて絶縁膜１０９をウエットエッチングする（同図
Ｓ１４）。
を用いて絶縁膜１０９をウエットエッチングする（同図
Ｓ１４）。
【００７５】ウエットエッチングは等方性であることを
利用して、シリコン拡散バリア層１０３の一部０．５μ
ｍ分を絶縁膜１０９が覆うようにする（図１１参照）。
利用して、シリコン拡散バリア層１０３の一部０．５μ
ｍ分を絶縁膜１０９が覆うようにする（図１１参照）。
【００７６】引き続き図１２に示すように容量膜１０６
であるＳＴをＥＣＲＣＶＤ法により３０ｎｍ堆積する
（Ｓ１５）。
であるＳＴをＥＣＲＣＶＤ法により３０ｎｍ堆積する
（Ｓ１５）。
【００７７】さらに、上部電極１０７であるＲｕをスパ
ッタ法により１００ｎｍ堆積し（図２０のＳ１６参
照）、ドライエッチング法により適当な大きさに加工
し、キャパシタを形成する（Ｓ１７）。
ッタ法により１００ｎｍ堆積し（図２０のＳ１６参
照）、ドライエッチング法により適当な大きさに加工
し、キャパシタを形成する（Ｓ１７）。
【００７８】本発明により、図１８で示すような高温で
の成膜での低コンタクト抵抗を得ることが可能となる。
の成膜での低コンタクト抵抗を得ることが可能となる。
【００７９】本発明では、シリコン拡散バリア層１０３
の一部を絶縁膜１０９が覆う構造としたが、シリコン拡
散バリア層１０３を全部覆うことにより、酸化を抑制す
る効果が向上し、図１７に示すように、さらに耐酸化性
が向上する。
の一部を絶縁膜１０９が覆う構造としたが、シリコン拡
散バリア層１０３を全部覆うことにより、酸化を抑制す
る効果が向上し、図１７に示すように、さらに耐酸化性
が向上する。
【００８０】また、本実施例による構造では、耐酸素拡
散バリア層１０４上に絶縁膜１０９が存在しないため
に、第１及び第２の実施例で用いた構造よりも広い電極
面積を得ることが可能な点で優位性がある。
散バリア層１０４上に絶縁膜１０９が存在しないため
に、第１及び第２の実施例で用いた構造よりも広い電極
面積を得ることが可能な点で優位性がある。
【００８１】次に、第４実施例について説明する。この
第４実施例は第３の実施の形態のもう１つの実施例を示
している。第４実施例でも図９〜１２を用いる。図２１
は第３の実施の形態の工程を示すフローチャートであ
る。
第４実施例は第３の実施の形態のもう１つの実施例を示
している。第４実施例でも図９〜１２を用いる。図２１
は第３の実施の形態の工程を示すフローチャートであ
る。
【００８２】第４実施例は絶縁膜１０９を形成後、ドラ
イのエッチバックにより、所望の形状までエッチングす
る特徴を有している。
イのエッチバックにより、所望の形状までエッチングす
る特徴を有している。
【００８３】詳細な成膜条件は先の第３の実施例と同じ
である。
である。
【００８４】図９にあるように、ＳｉＯ２からなる絶縁
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２、さらにその上部には窒化チタン（Ｔｉ
Ｎ）とチタン（Ｔｉ）の積層構造からなるシリコン拡散
バリア層１０３が絶縁膜１０１中に埋め込まれている
（図２１のＳ２１参照）。
膜１０１中に開口されたポリシリコンからなる容量コン
タクト１０２、さらにその上部には窒化チタン（Ｔｉ
Ｎ）とチタン（Ｔｉ）の積層構造からなるシリコン拡散
バリア層１０３が絶縁膜１０１中に埋め込まれている
（図２１のＳ２１参照）。
【００８５】さらに、その上に酸化ルテニュウム（Ｒｕ
Ｏ２）からなる耐酸素拡散バリア層１０４が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ２２）。
Ｏ２）からなる耐酸素拡散バリア層１０４が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ２２）。
【００８６】ＲｕＯ２からなるスタック電極２と容量コ
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
ンタクト１０２は位置合わせずれが生じており、シリコ
ン拡散バリア層１０３が露出している。
【００８７】この時のＲｕＯ２１０４の高さは５０００
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。
【００８８】次に、図１０にあるように絶縁膜であるＳ
ｉＯ２１０９をロングスロースパッタ法により５０００
Ａ堆積しスタック電極２全体を覆う（Ｓ２３）。
ｉＯ２１０９をロングスロースパッタ法により５０００
Ａ堆積しスタック電極２全体を覆う（Ｓ２３）。
【００８９】引き続き、ＳＦ６（６フッ化イオウ）を用
いたドライエッチングにより絶縁膜１０９をエッチバッ
クし、露出した容量コンタクト１０２の一部０．５μｍ
分を絶縁膜１０９が覆うように加工した（図１１及び図
２１のＳ２４参照）。この際のエッチング条件には等方
性が強い条件を用いた。
いたドライエッチングにより絶縁膜１０９をエッチバッ
クし、露出した容量コンタクト１０２の一部０．５μｍ
分を絶縁膜１０９が覆うように加工した（図１１及び図
２１のＳ２４参照）。この際のエッチング条件には等方
性が強い条件を用いた。
【００９０】引き続き、図１２に示すように容量膜１０
６であるＳＴをＥＣＲＣＶＤ法により３０ｎｍ堆積する
（図２１のＳ２５参照）。
６であるＳＴをＥＣＲＣＶＤ法により３０ｎｍ堆積する
（図２１のＳ２５参照）。
【００９１】さらに、上部電極１０７であるＲｕをスパ
ッタ法により１００ｎｍ堆積し（同図Ｓ２６）、ドライ
エッチング法により適当な大きさに加工し、キャパシタ
を形成する（同図Ｓ２７）。
ッタ法により１００ｎｍ堆積し（同図Ｓ２６）、ドライ
エッチング法により適当な大きさに加工し、キャパシタ
を形成する（同図Ｓ２７）。
【００９２】本発明では、シリコン拡散バリア層１０３
の一部を絶縁膜１０９が覆う構造としたが、シリコン拡
散バリア層１０３を全部覆うことにより、酸化を抑制す
る効果が向上しさらに耐酸化性が向上する。
の一部を絶縁膜１０９が覆う構造としたが、シリコン拡
散バリア層１０３を全部覆うことにより、酸化を抑制す
る効果が向上しさらに耐酸化性が向上する。
【００９３】次に、第５実施例について説明する。この
第５実施例は第４の実施の形態の実施例を示している。
図１３〜１６は第５実施例のキャパシタ構造作製工程を
示す工程図である。なお、第５実施例では図２０のフロ
ーチャートを用いる。
第５実施例は第４の実施の形態の実施例を示している。
図１３〜１６は第５実施例のキャパシタ構造作製工程を
示す工程図である。なお、第５実施例では図２０のフロ
ーチャートを用いる。
【００９４】第５実施例は絶縁膜１０９を形成後、ウエ
ットのエッチバックにより、所望の形状までエッチング
する特徴を有している。
ットのエッチバックにより、所望の形状までエッチング
する特徴を有している。
【００９５】図１３にあるように、ＳｉＯ２からなる絶
縁膜１０１中に開口されたポリシリコンからなる容量コ
ンタクト１０２が形成されている（図２０のＳ１１参
照）。
縁膜１０１中に開口されたポリシリコンからなる容量コ
ンタクト１０２が形成されている（図２０のＳ１１参
照）。
【００９６】その上部には窒化チタン（ＴｉＮ）とチタ
ン（Ｔｉ）の積層構造からなるシリコン拡散バリア層１
０３と、その上に酸化ルテニュウム（ＲｕＯ２）からな
る耐酸素拡散バリア層１０４からなる積層が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ１２）。
ン（Ｔｉ）の積層構造からなるシリコン拡散バリア層１
０３と、その上に酸化ルテニュウム（ＲｕＯ２）からな
る耐酸素拡散バリア層１０４からなる積層が所望の大き
さのスタック電極２にドライエッチング法により加工さ
れている（同図Ｓ１２）。
【００９７】シリコン拡散バリア層１０３と耐酸素拡散
バリア層１０４からなるスタック電極２と容量コンタク
ト１０２は位置合わせずれが生じており、シリコン拡散
バリア層１０３側面とポリシリコン１０２が露出してい
る状態になっている。
バリア層１０４からなるスタック電極２と容量コンタク
ト１０２は位置合わせずれが生じており、シリコン拡散
バリア層１０３側面とポリシリコン１０２が露出してい
る状態になっている。
【００９８】この時のＲｕＯ２１０４の高さは５０００
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。
Ａ、幅は０．５μｍ×０．２μｍ、ＲｕＯ２１０４とＲ
ｕＯ２１０４のスタック間隔は０．１５μｍ、容量コン
タクト１０２の径は０．１４μｍであり、位置合わせず
れ量（＝容量コンタクトの最大に露出している部分の長
さ）は０．０７μｍである。
【００９９】次に、図１４にあるように絶縁膜であるＳ
ｉＯ２１０９をロングスロースパッタ法により５０００
Ａ堆積しスタック電極２全体を覆う（同図Ｓ１３）。
ｉＯ２１０９をロングスロースパッタ法により５０００
Ａ堆積しスタック電極２全体を覆う（同図Ｓ１３）。
【０１００】この時の成膜条件は以下の通りである。タ
ーゲットにＳｉＯ２、スパッタガスにＡｒを用い、プラ
ズマパワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室
圧力を３ｍＴｏｒｒ、基板加熱を１００℃とする。
ーゲットにＳｉＯ２、スパッタガスにＡｒを用い、プラ
ズマパワーを２ｋＷ、直流印可電圧を５００Ｖ、成膜室
圧力を３ｍＴｏｒｒ、基板加熱を１００℃とする。
【０１０１】引き続き、バッファードフッ酸（ＢＨＦ）
を用いて絶縁膜１０９をウエットエッチングする（Ｓ１
４）。
を用いて絶縁膜１０９をウエットエッチングする（Ｓ１
４）。
【０１０２】ウエットエッチングは等方性であることを
利用して、露出している容量コンタクト１０２のすべ
て、シリコン拡散バリア層１０３の一部０．５μｍ分を
絶縁膜１０９が覆うようにする（図１５参照）。
利用して、露出している容量コンタクト１０２のすべ
て、シリコン拡散バリア層１０３の一部０．５μｍ分を
絶縁膜１０９が覆うようにする（図１５参照）。
【０１０３】以下、第３の実施例と同様の工程によりキ
ャパシタを作製する。絶縁膜１０９を形成する際、シリ
コン拡散バリア層１０３の一部が絶縁膜１０９に覆われ
るように絶縁膜１０９膜厚を４００Ａとした。
ャパシタを作製する。絶縁膜１０９を形成する際、シリ
コン拡散バリア層１０３の一部が絶縁膜１０９に覆われ
るように絶縁膜１０９膜厚を４００Ａとした。
【０１０４】本発明では、シリコン拡散バリア層１０３
のみ一部を絶縁膜１０９が覆う構造としたが、容量コン
タクト１０２及びシリコン拡散バリア層１０３の一部が
絶縁膜１０９に覆われている場合、容量コンタクト１０
２のみ一部絶縁膜１０９で覆われている場合にも同様の
効果が得られる。
のみ一部を絶縁膜１０９が覆う構造としたが、容量コン
タクト１０２及びシリコン拡散バリア層１０３の一部が
絶縁膜１０９に覆われている場合、容量コンタクト１０
２のみ一部絶縁膜１０９で覆われている場合にも同様の
効果が得られる。
【０１０５】シリコン拡散バリア層１０３及び容量コン
タクト１０２を全部覆うことにより、酸化を抑制する効
果が向上しさらに耐酸化性が向上する。
タクト１０２を全部覆うことにより、酸化を抑制する効
果が向上しさらに耐酸化性が向上する。
【０１０６】この結果、露出しているポリシリコン１０
２及びシリコン拡散バリア層１０３の一部あるいは全部
が絶縁膜により覆われているために、酸化が抑制され、
図１７に示すように、コンタクト抵抗の増加を抑制する
ことが可能となる。
２及びシリコン拡散バリア層１０３の一部あるいは全部
が絶縁膜により覆われているために、酸化が抑制され、
図１７に示すように、コンタクト抵抗の増加を抑制する
ことが可能となる。
【０１０７】また、本実施例ではエッチバック方法にウ
エットを用いたが、第４の実施例で用いたドライエッチ
ングによる方法でも同様の効果が得られる。
エットを用いたが、第４の実施例で用いたドライエッチ
ングによる方法でも同様の効果が得られる。
【０１０８】なお、上記５つの実施例では、耐酸素拡散
バリア層１０４としてＲｕＯ２、上部電極１０７として
Ｒｕを用いたが、白金（Ｐｔ）、イリジューム（Ｉ
ｒ）、パラジューム（Ｐｄ）、タングステン（Ｗ）、Ｒ
ｕ（ルテニュウム）及びそれらの酸化物、窒化物、さら
にストロンチウムルテニュウムオキサイド（ＳｒＲｕＯ
３ｓｅ４）などの酸化物でも同様の効果が得られる。
バリア層１０４としてＲｕＯ２、上部電極１０７として
Ｒｕを用いたが、白金（Ｐｔ）、イリジューム（Ｉ
ｒ）、パラジューム（Ｐｄ）、タングステン（Ｗ）、Ｒ
ｕ（ルテニュウム）及びそれらの酸化物、窒化物、さら
にストロンチウムルテニュウムオキサイド（ＳｒＲｕＯ
３ｓｅ４）などの酸化物でも同様の効果が得られる。
【０１０９】さらに、上記実施例では、容量膜１０６と
してＳＴを用いたが、ＡＢＯ３で表わされ、ＡがＢａ、
Ｓｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、あるいはＫのうちの少
なくとも一種類以上、ＢがＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍ
ｇ、Ｆｅ、Ｚｎ、あるいはＷのうちの少なくとも一種類
以上の元素であるか、またはその化学式が（Ｂｉ２Ｏ
２）（Ｘｍ−１ＹｍＯ３ｍ＋１）で表わされ（ｍは正の
整数）、ＸがＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、あるいはＢ
ｉのうちの少なくとも一種類以上、ＹがＮｂ、Ｔａ、Ｔ
ｉ、あるいはＷのうちの一種類以上の元素であるか、ま
たは、その化学式がＴａ２Ｏ５あるいはＢａＭｇＦ４で
ある容量膜でも同様の効果が得られる。
してＳＴを用いたが、ＡＢＯ３で表わされ、ＡがＢａ、
Ｓｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、あるいはＫのうちの少
なくとも一種類以上、ＢがＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍ
ｇ、Ｆｅ、Ｚｎ、あるいはＷのうちの少なくとも一種類
以上の元素であるか、またはその化学式が（Ｂｉ２Ｏ
２）（Ｘｍ−１ＹｍＯ３ｍ＋１）で表わされ（ｍは正の
整数）、ＸがＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、あるいはＢ
ｉのうちの少なくとも一種類以上、ＹがＮｂ、Ｔａ、Ｔ
ｉ、あるいはＷのうちの一種類以上の元素であるか、ま
たは、その化学式がＴａ２Ｏ５あるいはＢａＭｇＦ４で
ある容量膜でも同様の効果が得られる。
【０１１０】また、絶縁膜（１０９あるいは１０５）と
してＳｉＯ２を用いたがＳｉＮ（シリコン窒化膜）、Ａ
ｌ２Ｏ３（酸化アルミニューム）でも同様の効果が得ら
れる。
してＳｉＯ２を用いたがＳｉＮ（シリコン窒化膜）、Ａ
ｌ２Ｏ３（酸化アルミニューム）でも同様の効果が得ら
れる。
【０１１１】
【発明の効果】本発明によれば、コンタクトと、このコ
ンタクトの上部に前記コンタクトの端部とその端部とが
位置合せずれを有して積層される下部電極と、この下部
電極に堆積される容量膜と、この容量膜に堆積される上
部電極とを含むキャパシタ構造であって、そのキャパシ
タ構造を前記位置合せずれにより生じた段差部分と前記
容量膜間に堆積される絶縁膜を含んで構成したため、ス
タック電極とコンタクト間に位置合わせずれが生じて
も、コンタクト抵抗の高抵抗化を抑制することができ
る。
ンタクトの上部に前記コンタクトの端部とその端部とが
位置合せずれを有して積層される下部電極と、この下部
電極に堆積される容量膜と、この容量膜に堆積される上
部電極とを含むキャパシタ構造であって、そのキャパシ
タ構造を前記位置合せずれにより生じた段差部分と前記
容量膜間に堆積される絶縁膜を含んで構成したため、ス
タック電極とコンタクト間に位置合わせずれが生じて
も、コンタクト抵抗の高抵抗化を抑制することができ
る。
【０１１２】又、本発明による他の発明によれば、コン
タクトと、このコンタクトの上部に前記コンタクトの端
部とその端部とが位置合せずれを有して積層される下部
電極と、この下部電極に堆積される容量膜と、この容量
膜に堆積される上部電極とを含むキャパシタ構造の製造
方法であって、その製造方法を前記コンタクトを作製す
る第１工程と、この第１工程の次に前記コンタクトの上
部に前記下部電極を作製する第２工程と、この第２工程
の次に前記下部電極に絶縁膜を堆積させる第３工程と、
この第３工程の次に前記絶縁膜に前記容量膜を堆積させ
る第４工程と、この第４工程の次に前記容量膜に前記上
部電極を堆積させる第５工程と、この第５工程の次に前
記上部電極にドライエッチングを施す第６工程とを含ん
で構成したため、スタック電極とコンタクト間に位置合
わせずれが生じても、コンタクト抵抗の高抵抗化を抑制
することができる。
タクトと、このコンタクトの上部に前記コンタクトの端
部とその端部とが位置合せずれを有して積層される下部
電極と、この下部電極に堆積される容量膜と、この容量
膜に堆積される上部電極とを含むキャパシタ構造の製造
方法であって、その製造方法を前記コンタクトを作製す
る第１工程と、この第１工程の次に前記コンタクトの上
部に前記下部電極を作製する第２工程と、この第２工程
の次に前記下部電極に絶縁膜を堆積させる第３工程と、
この第３工程の次に前記絶縁膜に前記容量膜を堆積させ
る第４工程と、この第４工程の次に前記容量膜に前記上
部電極を堆積させる第５工程と、この第５工程の次に前
記上部電極にドライエッチングを施す第６工程とを含ん
で構成したため、スタック電極とコンタクト間に位置合
わせずれが生じても、コンタクト抵抗の高抵抗化を抑制
することができる。
【図１】本発明に係る第１実施例のキャパシタ構造作製
工程を示す工程図である。
工程を示す工程図である。
【図２】本発明に係る第１実施例のキャパシタ構造作製
工程を示す工程図である。
工程を示す工程図である。
【図３】本発明に係る第１実施例のキャパシタ構造作製
工程を示す工程図である。
工程を示す工程図である。
【図４】本発明に係るキャパシタ構造の第１の実施の形
態の断面図である。
態の断面図である。
【図５】第２実施例のキャパシタ構造作製工程を示す工
程図である。
程図である。
【図６】第２実施例のキャパシタ構造作製工程を示す工
程図である。
程図である。
【図７】第２実施例のキャパシタ構造作製工程を示す工
程図である。
程図である。
【図８】本発明に係るキャパシタ構造の第２の実施の形
態の断面図である。
態の断面図である。
【図９】第３実施例のキャパシタ構造作製工程を示す工
程図である。
程図である。
【図１０】第３実施例のキャパシタ構造作製工程を示す
工程図である。
工程図である。
【図１１】第３実施例のキャパシタ構造作製工程を示す
工程図である。
工程図である。
【図１２】本発明に係るキャパシタ構造の第３の実施の
形態の断面図である。
形態の断面図である。
【図１３】第５実施例のキャパシタ構造作製工程を示す
工程図である。
工程図である。
【図１４】第５実施例のキャパシタ構造作製工程を示す
工程図である。
工程図である。
【図１５】第５実施例のキャパシタ構造作製工程を示す
工程図である。
工程図である。
【図１６】本発明に係るキャパシタ構造の第４の実施の
形態の断面図である。
形態の断面図である。
【図１７】第１のコンタクト抵抗対成膜温度特性図であ
る。
る。
【図１８】第２のコンタクト抵抗対成膜温度特性図であ
る。
る。
【図１９】第１実施例のキャパシタ構造作製工程のフロ
ーチャートである。
ーチャートである。
【図２０】第３実施例のキャパシタ構造作製工程のフロ
ーチャートである。
ーチャートである。
【図２１】第３の実施の形態の工程を示すフローチャー
トである。
トである。
【図２２】従来のキャパシタ構造の一例の断面図であ
る。
る。
１ コンタクト ２ 下部電極 １０２ 容量コンタクト １０３ シリコン拡散バリア層 １０４ 耐酸素拡散バリア層 １０５，１０９ 絶縁膜 １０６ 容量膜 １０７ 上部電極
Claims (9)
- 【請求項１】 コンタクトと、このコンタクトの上部に
前記コンタクトの端部とその端部とが位置合せずれを有
して積層される下部電極と、この下部電極に堆積される
容量膜と、この容量膜に堆積される上部電極とを含むキ
ャパシタ構造であって、 前記位置合せずれにより生じた段差部分と前記容量膜間
に堆積される絶縁膜を含むことを特徴とするキャパシタ
構造。 - 【請求項２】 前記コンタクトは容量コンタクトと、こ
の容量コンタクトの上部に積層されるシリコン拡散バリ
ア層とにより形成され、前記下部電極は耐酸素拡散バリ
ア層で形成されることを特徴とする請求項１記載のキャ
パシタ構造。 - 【請求項３】 前記コンタクトは容量コンタクトで形成
され、前記下部電極はシリコン拡散バリア層と、このシ
リコン拡散バリア層の上部に積層される耐酸素拡散バリ
ア層とにより形成されることを特徴とする請求項１記載
のキャパシタ構造。 - 【請求項４】 コンタクトと、このコンタクトの上部に
前記コンタクトの端部とその端部とが位置合せずれを有
して積層される下部電極と、この下部電極に堆積される
容量膜と、この容量膜に堆積される上部電極とを含むキ
ャパシタ構造の製造方法であって、 前記コンタクトを作製する第１工程と、この第１工程の
次に前記コンタクトの上部に前記下部電極を作製する第
２工程と、この第２工程の次に前記下部電極に絶縁膜を
堆積させる第３工程と、この第３工程の次に前記絶縁膜
に前記容量膜を堆積させる第４工程と、この第４工程の
次に前記容量膜に前記上部電極を堆積させる第５工程
と、この第５工程の次に前記上部電極にドライエッチン
グを施す第６工程とを含むことを特徴とするキャパシタ
構造の製造方法。 - 【請求項５】 コンタクトと、このコンタクトの上部に
前記コンタクトの端部とその端部とが位置合せずれを有
して積層される下部電極と、この下部電極に堆積される
容量膜と、この容量膜に堆積される上部電極とを含むキ
ャパシタ構造の製造方法であって、 前記コンタクトを作製する第１１工程と、この第１１工
程の次に前記コンタクトの上部に前記下部電極を作製す
る第１２工程と、この第１２工程の次に前記下部電極の
上部及び前記位置合せずれにより生じた前記下部電極下
部の段差部分に絶縁膜を堆積させる第１３工程と、この
第１３工程の次に前記下部電極の露出部と前記絶縁膜と
に前記容量膜を堆積させる第１４工程と、この第１４工
程の次に前記容量膜に前記上部電極を堆積させる第１５
工程と、この第１５工程の次に前記上部電極にドライエ
ッチングを施す第１６工程とを含むことを特徴とする請
求項４記載のキャパシタ構造の製造方法。 - 【請求項６】 コンタクトと、このコンタクトの上部に
前記コンタクトの端部とその端部とが位置合せずれを有
して積層される下部電極と、この下部電極に堆積される
容量膜と、この容量膜に堆積される上部電極とを含むキ
ャパシタ構造の製造方法であって、 前記コンタクトを作製する第２１工程と、この第２１工
程の次に前記コンタクトの上部に前記下部電極を作製す
る第２２工程と、この第２２工程の次に前記下部電極全
体に絶縁膜を堆積させる第２３工程と、この第２３工程
の次に前記絶縁膜にウエットエッチングを施す第２４工
程と、この第２４工程の次に前記下部電極の露出部と前
記絶縁膜とに前記容量膜を堆積させる第２５工程と、こ
の第２５工程の次に前記容量膜に前記上部電極を堆積さ
せる第２６工程と、この第２６工程の次に前記上部電極
にドライエッチングを施す第２７工程とを含むことを特
徴とする請求項４記載のキャパシタ構造の製造方法。 - 【請求項７】 コンタクトと、このコンタクトの上部に
前記コンタクトの端部とその端部とが位置合せずれを有
して積層される下部電極と、この下部電極に堆積される
容量膜と、この容量膜に堆積される上部電極とを含むキ
ャパシタ構造の製造方法であって、 前記コンタクトを作製する第３１工程と、この第３１工
程の次に前記コンタクトの上部に前記下部電極を作製す
る第３２工程と、この第３２工程の次に前記下部電極全
体に絶縁膜を堆積させる第３３工程と、この第３３工程
の次に前記絶縁膜にドライエッチングを施す第３４工程
と、この第３４工程の次に前記下部電極の露出部と前記
絶縁膜とに前記容量膜を堆積させる第３５工程と、この
第３５工程の次に前記容量膜に前記上部電極を堆積させ
る第３６工程と、この第３６工程の次に前記上部電極に
ドライエッチングを施す第３７工程とを含むことを特徴
とする請求項４記載のキャパシタ構造の製造方法。 - 【請求項８】 前記コンタクトは容量コンタクトと、こ
の容量コンタクトの上部に積層されるシリコン拡散バリ
ア層とにより形成され、前記下部電極は耐酸素拡散バリ
ア層で形成されることを特徴とする請求項４〜７いずれ
かに記載のキャパシタ構造の製造方法。 - 【請求項９】 前記コンタクトは容量コンタクトで形成
され、前記下部電極はシリコン拡散バリア層と、このシ
リコン拡散バリア層の上部に積層される耐酸素拡散バリ
ア層とにより形成されることを特徴とする請求項４〜６
いずれかに記載のキャパシタ構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30622398A JP3171173B2 (ja) | 1998-10-28 | 1998-10-28 | キャパシタ構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30622398A JP3171173B2 (ja) | 1998-10-28 | 1998-10-28 | キャパシタ構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133786A true JP2000133786A (ja) | 2000-05-12 |
| JP3171173B2 JP3171173B2 (ja) | 2001-05-28 |
Family
ID=17954484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30622398A Expired - Fee Related JP3171173B2 (ja) | 1998-10-28 | 1998-10-28 | キャパシタ構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3171173B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172330A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| CN1294625C (zh) * | 2003-03-19 | 2007-01-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
-
1998
- 1998-10-28 JP JP30622398A patent/JP3171173B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172330A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| JP4641702B2 (ja) * | 2002-11-20 | 2011-03-02 | ソニー株式会社 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
| CN1294625C (zh) * | 2003-03-19 | 2007-01-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3171173B2 (ja) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| US5335138A (en) | High dielectric constant capacitor and method of manufacture | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US5811851A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US7253076B1 (en) | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers | |
| US5619393A (en) | High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers | |
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| US5834357A (en) | Fabricating method of making a fin shaped capacitor | |
| KR100416602B1 (ko) | 스택형 캐패시터의 제조 방법 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US5585998A (en) | Isolated sidewall capacitor with dual dielectric | |
| KR20000007538A (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| JPH11243184A (ja) | 高誘電率キャパシタおよび製造方法 | |
| JP2000156479A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100972212B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3060995B2 (ja) | 半導体容量素子構造および製造方法 | |
| JP3323607B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| US6090658A (en) | Method of forming a capacitor including a bottom silicon diffusion barrier layer and a top oxygen diffusion barrier layer | |
| US6762476B2 (en) | Dielectric element including oxide dielectric film and method of manufacturing the same | |
| JP3171173B2 (ja) | キャパシタ構造及びその製造方法 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100496864B1 (ko) | 반도체 장치의 캐퍼시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |