JP2004172330A - 強誘電体型不揮発性半導体メモリ及びその製造方法 - Google Patents
強誘電体型不揮発性半導体メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP2004172330A JP2004172330A JP2002336016A JP2002336016A JP2004172330A JP 2004172330 A JP2004172330 A JP 2004172330A JP 2002336016 A JP2002336016 A JP 2002336016A JP 2002336016 A JP2002336016 A JP 2002336016A JP 2004172330 A JP2004172330 A JP 2004172330A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- lower electrode
- ferroelectric
- layer
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】強誘電体型不揮発性半導体メモリは、選択用トランジスタTR、層間絶縁層16、コンタクトプラグ18A、拡散バリア層20、下部電極21、強誘電体層22、及び、上部電極23から成り、下部電極21の側壁は第1の酸素バリア層40で被覆されており、下部電極21の下端部と層間絶縁層16の表面との近傍に位置する第1の酸素バリア層40の部分の上には、第2の酸素バリア層41が形成されている。
【選択図】 図8
Description
【発明の属する技術分野】
本発明は、所謂FeRAMとも呼ばれる強誘電体型不揮発性半導体メモリ及びその製造方法に関する。
【0002】
【従来の技術】
近年、半導体記憶装置の高集積化が進んでおり、これに伴いキャパシタ部の小面積化が要求されている。しかしながら、DRAM(Dynamic Random Access Memory)に代表される半導体記憶装置では、従来からキャパシタ材料に用いられてきたSiO2やSi3N4は誘電率が低いが故に、小面積化が進むにつれてデータの記憶に必要なキャパシタ容量の確保が困難になりつつある。このような問題を解決するために、BaTiO3(チタン酸バリウム)や(Ba,Sr)TiO3(チタン酸バリウムストロンチウム)等の高誘電体材料をキャパシタ材料として用いる検討が進められている。
【0003】
また、キャパシタ材料として、SrBi2Ta2O9(以下、SBTと称する場合がある)やPb(Zr,Ti)O3(以下、PZTと称する場合がある)等の強誘電体材料を使用した強誘電体型不揮発性半導体メモリ(FeRAM,Ferroelectric Random Access Memory)等の新規半導体記憶装置の開発も活発に行われている。
【0004】
この強誘電体型不揮発性半導体メモリ(以下、不揮発性メモリと呼ぶ場合がある)の等価回路図を図14の(A)に示す。尚、図14の(A)においては、2つの不揮発性メモリを図示する。この不揮発性メモリは、強誘電体層を有し、強誘電体層の高速分極反転とその残留分極を利用したキャパシタ部の蓄積電荷量の変化を検出する方式の、高速書き換えが可能な不揮発性メモリであり、基本的には、キャパシタ部FC1,FC2と選択用トランジスタTR1,TR2とから構成されている。そして、選択用トランジスタTR1,TR2の一方のソース/ドレイン領域はキャパシタ部FC1,FC2の一端に接続され、キャパシタ部FC1,FC2の他端はプレート線PL1,PL2に接続されている。また、選択用トランジスタTR1,TR2の他方のソース/ドレイン領域はビット線BLに接続され、選択用トランジスタTR1,TR2のゲート電極はワード線WL1,WL2に接続されている。
【0005】
そして、この不揮発性メモリにおけるデータの書込みや読出しは、図14の(B)に示す強誘電体のP−Eヒステリシスループを応用して行われる。即ち、強誘電体層に外部電界を加えた後、外部電界を除いたとき、強誘電体層は残留分極を示す。そして、強誘電体層の残留分極は、プラス方向の外部電界が印加されたとき+Pr、マイナス方向の外部電界が印加されたとき−Prとなる。ここで、残留分極が+Prの状態(図14の(B)の「D」参照)の場合を「0」とし、残留分極が−Prの状態(図14の(B)の「A」参照)の場合を「1」とする。
【0006】
「1」あるいは「0」の状態を判別するために、強誘電体層に例えばプラス方向の外部電界を印加する。これによって、強誘電体層の分極は図14の(B)の「C」の状態となる。このとき、データが「0」であれば、強誘電体層の分極状態は、「D」から「C」の状態に変化する。一方、データが「1」であれば、強誘電体層の分極状態は、「A」から「B」を経由して「C」の状態に変化する。データが「0」の場合には、強誘電体層の分極反転は生じない。一方、データが「1」の場合には、強誘電体層に分極反転が生じる。その結果、キャパシタ部の蓄積電荷量に差が生じる。選択された不揮発性メモリの選択用トランジスタをオンにすることで、この蓄積電荷を信号電流として検出する。データの読出し後、外部電界を0にすると、データが「0」のときでも「1」のときでも、強誘電体層の分極状態は図14の(B)の「D」の状態となってしまう。即ち、読出し時、データ「1」は、一旦、破壊されてしまう。それ故、データが「1」の場合、マイナス方向の外部電界を印加して、「D」、「E」という経路で「A」の状態とし、データ「1」を再度書き込む。
【0007】
これらの各種の半導体記憶装置の高集積化には、そのセル面積の縮小と併せて、選択用トランジスタを層間絶縁層で覆い、この層間絶縁層上にキャパシタ部を形成する、所謂スタック型キャパシタ構造が必須とされる。
【0008】
従来の不揮発性メモリにおいては、図12の(A)に模式的な一部断面図を示すように、キャパシタ部は、具体的には、下部電極21と、その上に形成された強誘電体層22と、強誘電体層22上に形成された上部電極23から構成されている。下部電極21は層間絶縁層16上に形成され、下部電極21と層間絶縁層16との間には拡散バリア層20が形成されている。また、選択用トランジスタの一方のソース/ドレイン領域15Aと下部電極21とを接続するために、層間絶縁層16にはコンタクトプラグ18Aが形成されている。このコンタクトプラグ18Aは、通常、多結晶シリコンやタングステン等の導電性材料から構成されている。尚、図12の(A)中、参照番号24は絶縁層、参照番号10は半導体基板、参照番号11は素子分離領域、参照番号12はゲート絶縁膜、参照番号13はゲート電極、参照番号14はゲートサイドウオール、参照番号15Bは他方のソース/ドレイン領域、参照番号18Dはビット線BLと他方のソース/ドレイン領域15Bを接続する接続孔、符号WLはワード線である。
【0009】
ところで、上述の高誘電体材料や強誘電体材料は主に酸化物であり、例えば、強誘電体層22の結晶化のために、高温酸素ガス雰囲気での熱処理が必要とされる。
【0010】
そして、このような熱処理によって下部電極21を構成する材料の原子とコンタクトプラグ18Aを構成する材料の原子との相互拡散が生じると、不揮発性メモリの特性や信頼性が低下してしまう。それ故、相互拡散を抑制するために、TiNやTaN、TiAlNから成る拡散バリア層20を設けている。また、このような熱処理において、酸素が下部電極21を通してコンタクトプラグ18Aにまで達すると、下部電極21とコンタクトプラグ18Aの境界領域近傍のコンタクトプラグ18Aの部分が酸化して不導通となるといった問題や、下部電極21とコンタクトプラグ18Aとの間の密着低下といった問題が生じる。更には、拡散バリア層20を構成する上述の材料も、酸化されると、導電性を失うといった問題や、下部電極21と拡散バリア層20との間の密着低下、層間絶縁層16と拡散バリア層20との間の密着低下といった問題が生じる。
【0011】
そのため、下部電極21を、高温酸素ガス雰囲気中でも安定であり、しかも、酸素バリア性を有する材料から構成する必要があり、一般には、IrやIrO2等の貴金属系材料が用いられる。尚、このような背景から、高誘電体材料や強誘電体材料をスタック型キャパシタ構造に適用する場合、酸素バリア性を有する下部電極21と拡散バリア層20とを組み合わせた積層構造を採用することが多い。
【0012】
更に半導体記憶装置の集積度を上げるための方法として、フォトリソグラフィー工程における各層の合わせマージンを極力排除することが挙げられるが、これは、予めパターニングした下部電極21上に強誘電体層22を形成する、所謂台座型(ペデステル型)電極構造を採用することで可能となる。この台座型電極構造の形成プロセスは、半導体記憶装置の一層の微細化が進められた際に、キャパシタ部の蓄積電荷量を確保するためDRAM等で行われている立体キャパシタ構造にもつながるプロセスである。
【0013】
以上のような理由から、半導体記憶装置の高集積化を進めるためには、台座型電極構造を有するスタック型キャパシタ構造を採用することが有効である。
【0014】
また、従来、台座型電極構造を利用したキャパシタ部の形成にあっては、下部電極21を形成した後、下部電極21の間のギャップをSiO2等の絶縁膜31で埋めて、全体を平坦化した後、下部電極21上に強誘電体層22を形成している。
【0015】
【発明が解決しようとする課題】
しかしながら、BSTやPZT、SBTといった高温酸素ガス雰囲気中で結晶化させる必要のあるキャパシタ材料を用いて、上記の台座型電極構造をスタック型キャパシタ構造に適用した場合、図12の(B)に示すように、強誘電体層22の高温酸素ガス雰囲気中での結晶化の際、絶縁膜31と下部電極21の間から酸素が侵入し、拡散バリア層20の側壁が酸化される。更には、拡散バリア層20の内部に侵入した酸素がコンタクトプラグ18Aに達し、コンタクトプラグ18Aが酸化され、選択用トランジスタと下部電極21との間の導通がとれなくなるという問題が生じる。尚、コンタクトプラグ18Aの酸化された部分を、参照番号18aで示す。
【0016】
そのため、例えば、特開2001−60670に開示されているように、酸化アルミニウム、酸化ジルコニウム、酸化イリジウム、酸化ロジウム、酸化ルテニウムといった酸素バリア性を有する金属酸化物100Aから成るサイドウオール100を下部電極21及び拡散バリア層20の側壁に配し、コンタクトプラグ18Aの酸化を防ぐ試みが行われている。尚、このような構造の模式的な一部断面図を、図13の(A)に示す。
【0017】
しかしながら、たとえこのようなサイドウオールを台座型電極構造の側壁に配しても、金属酸化物100Aをスパッタリング法にて成膜した場合、図13の(B)に模式的な一部断面図を示すように、拡散バリア層20の下端部と層間絶縁層16の表面との近傍に位置する金属酸化物100Aの部分にシーム部100Bが生成し、最終的に得られたサイドウオール100にもシーム部100Bが残存し、このシーム部100Bから酸素が侵入する結果、拡散バリア層20やコンタクトプラグ18Aが酸化されてしまうという問題が生じる。
【0018】
また、不揮発性メモリの製造時、選択用トランジスタやキャパシタ部だけでなく、各種の周辺回路も形成するが、強誘電体層22の高温酸素ガス雰囲気中での結晶化の際、周辺回路を構成する材料が酸化される虞がある。また、不揮発性メモリの製造時、フォトマスクの位置合わせのために合わせマークを形成するが、強誘電体層22の高温酸素ガス雰囲気中での結晶化の際、合わせマークが酸化されてしまい、合わせマークが消滅する虞もある。
【0019】
従って、本発明の第1の目的は、スタック型キャパシタ構造を有し、コンタクトプラグが酸化されることを確実に防止することができ、しかも、各種の周辺回路や合わせマークが酸化されることを確実に防止し得る構造を有する強誘電体型不揮発性半導体メモリ及びその製造方法を提供することにある。
【0020】
また、本発明の第2の目的は、スタック型キャパシタ構造を有し、コンタクトプラグが酸化されることを確実に防止し得る構造を有する強誘電体型不揮発性半導体メモリ及びその製造方法を提供することにある。
【0021】
【課題を解決するための手段】
上記の第1の目的を達成するための本発明の第1の態様に係る強誘電体型不揮発性半導体メモリは、
(A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は酸素バリア層で被覆されており、該酸素バリア層は層間絶縁層上を延在していることを特徴とする。
【0022】
本発明の第1の態様に係る強誘電体型不揮発性半導体メモリにおいては、拡散バリア層はコンタクトプラグの頂面のみに形成されていてもよいが、拡散バリア層はコンタクトプラグの頂面から層間絶縁層上に亙って形成されており、拡散バリア層と下部電極とは略同一の平面形状を有し、下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されている構成とすることが好ましい。即ち、拡散バリア層がコンタクトプラグの頂面のみに形成されている場合、拡散バリア層は下部電極で覆われており、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が酸素バリア層で被覆されている。一方、拡散バリア層がコンタクトプラグの頂面から層間絶縁層上に亙って形成されている場合、拡散バリア層は下部電極で覆われている場合もあるし(この場合、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が酸素バリア層で被覆されている)、拡散バリア層の平面形状と下部電極の平面形状とが略一致し、下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されている場合もある。
【0023】
本発明の第1の態様に係る強誘電体型不揮発性半導体メモリ、あるいは、後述する本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法にあっては、下部電極の側壁(場合によっては、加えて、拡散バリア層の側壁)は酸素バリア層で被覆されており、この酸素バリア層は層間絶縁層上を延在しているが故に、コンタクトプラグが酸化されることを確実に防止することができ、しかも、各種の周辺回路及び/又は合わせマークが酸化されることを確実に防止することができる。
【0024】
上記の第2の目的を達成するための本発明の第2の態様に係る強誘電体型不揮発性半導体メモリは、
(A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は第1の酸素バリア層で被覆されており、
下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上には、第2の酸素バリア層が形成されていることを特徴とする。
【0025】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリにおいては、拡散バリア層はコンタクトプラグの頂面のみに形成されていてもよいが、拡散バリア層はコンタクトプラグの頂面から層間絶縁層上に亙って形成されており、拡散バリア層と下部電極とは略同一の平面形状を有し、下部電極及び拡散バリア層の側壁は第1の酸素バリア層で被覆されている構成とすることが好ましい。即ち、拡散バリア層がコンタクトプラグの頂面のみに形成されている場合、拡散バリア層は下部電極で覆われており、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が第1の酸素バリア層で被覆されている。一方、拡散バリア層がコンタクトプラグの頂面から層間絶縁層上に亙って形成されている場合、拡散バリア層は下部電極で覆われている場合もあるし(この場合、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が第1の酸素バリア層で被覆されている)、拡散バリア層の平面形状と下部電極の平面形状とが略一致し、下部電極及び拡散バリア層の側壁は第1の酸素バリア層で被覆されている場合もある。
【0026】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリにおいて、第1の酸素バリア層は層間絶縁層上を延在している構成とすることもできる。
【0027】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリ、あるいは、後述する本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上には、第2の酸素バリア層が形成されているが故に、たとえ、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分にシーム部が生成したとしても、このシーム部は第2の酸素バリア層によって被覆されているが故に、コンタクトプラグや拡散バリア層が酸化されることを確実に防止することができる。
【0028】
上記の第2の目的を達成するための本発明の第3の態様に係る強誘電体型不揮発性半導体メモリは、
(A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は酸素バリア層で被覆されており、
開口部の上端部から下部電極側壁下端部までの水平方向最短距離をL0、下部電極の厚さ方向に沿った下部電極の側壁の長さをL1としたとき、L1≧0.25L0を満足することを特徴とする。
【0029】
本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、L1≧0.5L0を満足することが望ましい。あるいは又、L1≧5×10−8m、好ましくはL1≧1×10−7mを満足することが望ましい。
【0030】
本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、拡散バリア層はコンタクトプラグの頂面のみに形成されていてもよいが、拡散バリア層はコンタクトプラグの頂面から層間絶縁層上に亙って形成されており、拡散バリア層と下部電極とは略同一の平面形状を有し、下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されている構成とすることが好ましい。即ち、拡散バリア層がコンタクトプラグの頂面のみに形成されている場合、拡散バリア層は下部電極で覆われており、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が酸素バリア層で被覆されている。一方、拡散バリア層がコンタクトプラグの頂面から層間絶縁層上に亙って形成されている場合、拡散バリア層は下部電極で覆われている場合もあるし(この場合、拡散バリア層の平面形状と下部電極の平面形状とは異なり、下部電極の側壁が酸素バリア層で被覆されている)、拡散バリア層の平面形状と下部電極の平面形状とが略一致し、下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されている場合もある。
【0031】
また、本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、酸素バリア層は層間絶縁層上を延在している構成とすることもできる。あるいは又、下部電極下端部と層間絶縁層表面との近傍に位置する酸素バリア層の部分の上には第2の酸素バリア層が形成されている構成とすることもでき、更には、この場合にも、酸素バリア層は層間絶縁層上を延在している構成とすることができる。
【0032】
本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、L1≧0.25L0を満足するが故に、下部電極の側壁と酸素バリア層との間から(場合によっては、加えて、拡散バリア層の側壁と酸素バリア層との間から、あるいは又、拡散バリア層を経由して)酸素が侵入してきた場合であっても、酸素がコンタクトプラグまで到達することがなく、コンタクトプラグが酸化されることを確実に防止することができる。
【0033】
本発明の第1の態様〜第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、下部電極が形成されていない層間絶縁層の部分には絶縁膜が形成されている構成とすることが、平坦面に強誘電体層を形成することができるといった観点から望ましい。絶縁膜を構成する材料として、酸化シリコン(SiO2)、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSGあるいはLTOを例示することができる。
【0034】
上記の第1の目的を達成するための本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法は、
(a)半導体基板に選択用トランジスタを形成する工程と、
(b)全面に層間絶縁層を形成する工程と、
(c)層間絶縁層に開口部を形成した後、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグを該開口部内に形成する工程と、
(d)少なくともコンタクトプラグの頂面に、パターニングされた拡散バリア層と、パターニングされた下部電極との積層構造を形成する工程と、
(e)下部電極の側壁を酸素バリア層で被覆し、且つ、該酸素バリア層を層間絶縁層上を延在させる工程と、
(f)下部電極上に強誘電体層を形成する工程と、
(g)強誘電体層上に上部電極を形成する工程、
から成ることを特徴とする。
【0035】
ここで、工程(d)においては、パターニングされた拡散バリア層を形成した後、拡散バリア層上にパターニングされた下部電極を形成してもよいし、拡散バリア層を形成した後、拡散バリア層上に下部電極を形成し、次いで、下部電極及び拡散バリア層をパターニングしてもよく、どちらの形態も本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法に包含される。
【0036】
本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、前記工程(d)において、拡散バリア層をコンタクトプラグの頂面から層間絶縁層上に亙って形成し、また、拡散バリア層と下部電極とが略同一の平面形状を有する積層構造を形成し、前記工程(e)において、下部電極及び拡散バリア層の側壁を酸素バリア層で被覆する構成とすることが好ましい。そして、この場合、前記工程(e)は、全面に酸素バリア層を形成し、次いで、酸素バリア層上に絶縁膜を形成し、その後、下部電極上の絶縁膜及び酸素バリア層を除去する工程から成ることが、強誘電体層を平坦面に形成するといった観点から望ましい。更には、絶縁膜は酸化シリコン(SiO2)から成り、高密度プラズマCVD法(HDP−CVD法)にて形成することが好ましく、また、全面に絶縁膜を形成した後、下部電極の頂面を露出させるために、下部電極上の絶縁膜及び酸素バリア層を除去するが、その前に、前記工程(f)における強誘電体層の形成と略同じ温度にて絶縁膜及び酸素バリア層に熱処理を施すことが、絶縁膜による応力を緩和するといった観点から好ましい。尚、絶縁膜は、酸化シリコン(SiO2)に限定するものではなく、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSGあるいはLTOから構成することもできる。
【0037】
また、前記工程(d)と工程(e)の間において、前記工程(f)における強誘電体層の形成と略同じ温度にて下部電極及び拡散バリア層に熱処理を施すことが、下部電極及び拡散バリア層による応力を緩和するといった観点から好ましい。あるいは又、本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、前記工程(e)と工程(f)の間において、前記工程(f)における強誘電体層の形成と略同じ温度にて酸素バリア層に熱処理を施すことが、酸素バリア層による応力を緩和するといった観点から好ましい。
【0038】
本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、限定するものではないが、緻密な膜質を有する酸素バリア層を形成するために、酸素バリア層をECRスパッタリング法あるいはアトミック・レイヤー・デポジッション(ALD)法にて形成することが好ましい。
【0039】
上記の第2の目的を達成するための本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法は、
(a)半導体基板に選択用トランジスタを形成する工程と、
(b)全面に層間絶縁層を形成する工程と、
(c)層間絶縁層に開口部を形成した後、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグを該開口部内に形成する工程と、
(d)少なくともコンタクトプラグの頂面に、パターニングされた拡散バリア層と、パターニングされた下部電極との積層構造を形成する工程と、
(e)下部電極の側壁を第1の酸素バリア層で被覆し、併せて、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上に、第2の酸素バリア層を形成する工程と、
(f)下部電極上に強誘電体層を形成する工程と、
(g)強誘電体層上に上部電極を形成する工程、
から成ることを特徴とする。
【0040】
ここで、工程(d)においては、パターニングされた拡散バリア層を形成した後、拡散バリア層上にパターニングされた下部電極を形成してもよいし、拡散バリア層を形成した後、拡散バリア層上に下部電極を形成し、次いで、下部電極及び拡散バリア層をパターニングしてもよく、どちらの形態も本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法に包含される。
【0041】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、前記工程(d)において、拡散バリア層をコンタクトプラグの頂面から層間絶縁層上に亙って形成し、また、拡散バリア層と下部電極とが略同一の平面形状を有する積層構造を形成し、前記工程(e)において、下部電極及び拡散バリア層の側壁を第1の酸素バリア層で被覆する構成とすることが好ましい。そして、この場合、前記工程(e)は、全面に第1の酸素バリア層を形成した後、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上に第2の酸素バリア層を形成し、次いで、全面に絶縁膜を形成した後、下部電極上の絶縁膜及び第1の酸素バリア層を除去する工程から成ることが、強誘電体層を平坦面に形成するといった観点から好ましい。このような工程を経ることで、第1の酸素バリア層は層間絶縁層上に延在する。ここで、絶縁膜は酸化シリコン(SiO2)から成り、高密度プラズマCVD法(HDP−CVD法)にて形成することが好ましい。尚、全面に絶縁膜を形成した後、下部電極の頂面を露出させるために、下部電極上の絶縁膜及び第1の酸素バリア層を除去するが、その前に、前記工程(f)における強誘電体層の形成と略同じ温度にて絶縁膜、第1の酸素バリア層及び第2の酸素バリア層に熱処理を施すことが、絶縁膜による応力を緩和するといった観点から好ましい。絶縁膜は、酸化シリコン(SiO2)に限定するものではなく、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSGあるいはLTOから構成することもできる。
【0042】
また、本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、前記工程(d)と工程(e)の間において、前記工程(f)における強誘電体層の形成と略同じ温度にて下部電極及び拡散バリア層に熱処理を施すことが、下部電極及び拡散バリア層による応力を緩和するといった観点から好ましい。
【0043】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法においては、限定するものではないが、緻密な膜質を有する酸素バリア層を形成するために、酸素バリア層をECRスパッタリング法あるいはアトミック・レイヤー・デポジッション(ALD)法にて形成することが好ましい。
【0044】
本発明の第1の態様若しくは第3の態様に係る強誘電体型不揮発性半導体メモリ、あるいは、本発明の第1の態様に係る強誘電体型不揮発性半導体メモリの製造方法における酸素バリア層、あるいは又、本発明の第2の態様に係る強誘電体型不揮発性半導体メモリあるいはその製造方法における第1の酸素バリア層は、下部電極及び酸素バリア層との密着性に優れた材料から成ることが望ましく、具体的には、Al2O3、ZrO2、HfO2、TiOX、TaOX、AlN及びIrNXから成る群から選択された少なくとも1種類の材料から成ることが好ましい。
【0045】
本発明の第2の態様に係る強誘電体型不揮発性半導体メモリあるいはその製造方法、あるいは、本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいて、第2の酸素バリア層はSiNから成ることが好ましいが、これに限定するものではなく、要は酸素拡散防止能を有する材料から構成すればよい。尚、第2の酸素バリア層は、CVD法等の段差被覆性に優れた成膜方法にて形成することが望ましい。
【0046】
本発明の第1の態様〜第3の態様に係る強誘電体型不揮発性半導体メモリ、あるいは、本発明の第1の態様〜第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、強誘電体層は下部電極上に形成されているが、強誘電体層は酸素バリア層上を延在していてもよいし、場合によっては、更に、絶縁膜上に延在していてもよい。
【0047】
本発明において、下部電極は、酸素拡散防止能を有する導電性材料から成ることが好ましく、具体的には、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物、あるいは、これらの貴金属若しくは化合物の積層構造から成ることが好ましい。上部電極も、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物、あるいは、これらの貴金属若しくは化合物の積層構造から成ることが好ましい。下部電極あるいは上部電極を構成する材料として、より具体的には、例えば、Ir、IrO2−X、IrO2−X/Ir、SrIrO3、Ir/Ir−Hf、Ru、RuO2−X、SrRuO3、Pt、Pt/IrO2−X、Pt/RuO2−X、Pd、Pt/Tiの積層構造、Pt/Taの積層構造、Pt/Ti/Taの積層構造、La0.5Sr0.5CoO3(LSCO)、Pt/LSCOの積層構造、YBa2Cu3O7を挙げることができる。ここで、Xの値は、0≦X<2である。尚、積層構造においては、「/」の前に記載された材料が強誘電体層と接する。下部電極と上部電極とは、同じ材料から構成されていてもよいし、同種の材料から構成されていてもよいし、異種の材料から構成されていてもよい。下部電極あるいは上部電極を形成するためには、下部電極を構成する導電材料層あるいは上部電極を構成する導電材料層を形成した後の工程において、導電材料層をパターニングすればよい。導電材料層の形成は、例えばスパッタリング法、反応性スパッタリング法、電子ビーム蒸着法、MOCVD法、あるいはパルスレーザアブレーション法といった導電材料層を構成する材料に適した方法にて適宜行うことができる。また、導電材料層のパターニングは、例えばイオンミーリング法やRIE法にて行うことができる。尚、下部電極は、所謂ダマシン構造を有していてもよい。即ち、層間絶縁層上に形成された下部電極の周りを絶縁材料層が取り囲む構造を有していてもよい。
【0048】
本発明においては、拡散バリア層を構成する材料として、TiN、TaN、TiAlNを例示することができる。
【0049】
本発明の第1の態様若しくは第2の態様に係る強誘電体型不揮発性半導体メモリの製造方法にあっては、前記工程(d)において、下部電極及び拡散バリア層をエッチングすることによって拡散バリア層及び下部電極との積層構造を形成する場合、拡散バリア層がサイドエッチングされない条件にてエッチングを行うことが好ましい。拡散バリア層がサイドエッチングされると、サイドエッチングされた拡散バリア層の部分を酸素バリア層あるいは第1の酸素バリア層で被覆することが困難になる虞がある。尚、このようなエッチングは、例えば、Cl2/Arを主成分とするエッチングガスを用いて行えばよい。
【0050】
本発明における強誘電体層を構成する材料として、ビスマス層状化合物、より具体的には、Bi系層状構造ペロブスカイト型の強誘電体材料を挙げることができる。Bi系層状構造ペロブスカイト型の強誘電体材料は、所謂不定比化合物に属し、金属元素、アニオン(O等)元素の両サイトにおける組成ずれに対する寛容性がある。また、化学量論的組成からやや外れたところで最適な電気的特性を示すことも珍しくない。Bi系層状構造ペロブスカイト型の強誘電体材料は、例えば、一般式(Bi2O2)2+(Am−1BmO3m+1)2−で表すことができる。ここで、「A」は、Bi、Pb、Ba、Sr、Ca、Na、K、Cd等の金属から構成された群から選択された1種類の金属を表し、「B」は、Ti、Nb、Ta、W、Mo、Fe、Co、Crから成る群から選択された1種類、若しくは複数種の任意の比率による組み合わせを表す。また、mは1以上の整数である。
【0051】
あるいは又、強誘電体層を構成する材料は、
(BiX,Sr1−X)2(SrY,Bi1−Y)(TaZ,Nb1−Z)2Od 式(1)
(但し、0.9≦X≦1.0、0.7≦Y≦1.0、0≦Z≦1.0、8.7≦d≦9.3)で表される結晶相を主たる結晶相として含んでいることが好ましい。あるいは又、強誘電体層を構成する材料は、
BiXSrYTa2Od 式(2)
(但し、X+Y=3、0.7≦Y≦1.3、8.7≦d≦9.3)で表される結晶相を主たる結晶相として含んでいることが好ましい。これらの場合、式(1)若しくは式(2)で表される結晶相を主たる結晶相として85%以上含んでいることが一層好ましい。尚、式(1)中、(BiX,Sr1−X)の意味は、結晶構造における本来Biが占めるサイトをSrが占め、このときのBiとSrの割合がX:(1−X)であることを意味する。また、(SrY,Bi1−Y)の意味は、結晶構造における本来Srが占めるサイトをBiが占め、このときのSrとBiの割合がY:(1−Y)であることを意味する。式(1)若しくは式(2)で表される結晶相を主たる結晶相として含む強誘電体層を構成する材料には、Biの酸化物、TaやNbの酸化物、Bi、TaやNbの複合酸化物が若干含まれている場合もあり得る。
【0052】
あるいは又、強誘電体層を構成する材料は、
BiX(Sr,Ca,Ba)Y(TaZ,Nb1−Z)2Od 式(3)
(但し、1.7≦X≦2.5、0.6≦Y≦1.2、0≦Z≦1.0、8.0≦d≦10.0)で表される結晶相を含んでいてもよい。尚、「(Sr,Ca,Ba)」は、Sr、Ca及びBaから構成された群から選択された1種類の元素を意味する。これらの各式で表される強誘電体層を構成する材料の組成を化学量論的組成で表せば、例えば、例えば、Bi2SrTa2O9(タンタル酸ストロンチウムビスマス)、Bi2SrNb2O9(ニオブ酸ストロンチウムビスマス)、Bi2BaTa2O9(タンタル酸バリウムビスマス)、Bi2BaNb2O9(ニオブ酸バリウムビスマス)、Bi2Sr(Ta,Nb)2O9(ニオブ酸タンタル酸ストロンチウムビスマス)等を挙げることができる。あるいは又、強誘電体材料として、Bi4SrTi4O15(チタン酸ストロンチウムビスマス)、Bi3TiNbO9(ニオブ酸ビスマスチタン)、Bi3TiTaO9(タンタル酸ビスマスチタン)、Bi4Ti3O12(チタン酸ビスマス)、(Bi,La)4Ti3O12(チタン酸ランタンビスマス)、Bi2PbTa2O9(タンタル酸ビスマス鉛)等を例示することができるが、これらの場合においても、各金属元素の比率は、結晶構造が変化しない程度に変化させ得る。即ち、金属元素及び酸素元素の両サイトにおける組成ずれがあってもよい。
【0053】
あるいは又、強誘電体材料として、PbTiO3(チタン酸鉛)、BaTiO3(チタン酸バリウム)、LiNbO3(ニオブ酸リチウム)、LiTaO3(タンタル酸リチウム)、YMnO3(マンガン酸イットリウム)、ペロブスカイト型構造を有するPbZrO3とPbTiO3の固溶体であるチタン酸ジルコン酸鉛[PZT,Pb(Zr1−y,Tiy)O3(但し、0<y<1)]、PZTにLaを添加した金属酸化物であるPLZT[(Pb,La)(Zr,Ti)O3(チタン酸ジルコン酸ランタン鉛)]、あるいはPZTにNbを添加した金属酸化物であるPNZT、PZTにストロンチウム(Sr)を添加した金属酸化物であるPSZT[(Pb,Sr)(ZrX,TiY)O3]、これらの混合物を挙げることができる。
【0054】
以上に説明した強誘電体層を構成する材料において、これらの組成を化学量論的組成から外すことによって、結晶化温度を変化させることが可能である。
【0055】
強誘電体層を得るためには、強誘電体薄膜を形成した後の工程において、強誘電体薄膜をパターニングすればよい。場合によっては、強誘電体薄膜のパターニングは不要である。強誘電体薄膜の形成は、例えば、MOCVD法、ビスマス−酸素結合を有するビスマス有機金属化合物(ビスマスアルコキシド化合物)を原料としたMOD(Metal Organic Decomposition)法、LSMCD(Liquid Source Mist Chemical Deposition)法、パルスレーザアブレーション法、スパッタリング法、ゾル−ゲル法といった強誘電体薄膜を構成する材料に適した方法にて適宜行うことができる。また、強誘電体薄膜のパターニングは、例えば異方性イオンエッチング(RIE)法にて行うことができる。
【0056】
選択用トランジスタは、例えば、周知のMIS型FETやMOS型FETから構成することができる。選択用トランジスタと下部電極との接続のためのコンタクトプラグは、層間絶縁層に形成された開口部に、例えば、タングステンや不純物をドーピングされたポリシリコンを埋め込むことによって形成することができる。層間絶縁層は、例えば、酸化シリコン(SiO2)、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSGあるいはLTOから構成することができる。
【0057】
【発明の実施の形態】
以下、図面を参照して、発明の実施の形態(以下、実施の形態と略称する)に基づき本発明を説明する。
【0058】
(実施の形態1)
実施の形態1は、本発明の第1の態様及び第3の態様に係る強誘電体型不揮発性半導体メモリ(以下、不揮発性メモリと略称する)、及び、本発明の第1の態様に係る不揮発性メモリの製造方法に関する。
【0059】
実施の形態1の不揮発性メモリは、模式的な一部断面図を図1の(A)に示すように、選択用トランジスタTR、層間絶縁層16、コンタクトプラグ18A、拡散バリア層20、下部電極21、強誘電体層22、上部電極23から構成されている。ここで、選択用トランジスタTRはシリコン半導体基板から成る半導体基板10に形成されており、SiO2から成る層間絶縁層16は選択用トランジスタTRを含む全面を覆っている。また、タングステンから構成されたコンタクトプラグ18Aは、層間絶縁層16に形成された開口部17A内に設けられ、選択用トランジスタTRの一方のソース/ドレイン領域15Aに接続されている。TiNから成る拡散バリア層20は、少なくともコンタクトプラグ18Aの頂面に、より具体的には、コンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されており、しかも、パターニングされている。更には、酸素拡散防止能を有する導電性材料(より具体的にはIr/Ir−Hf)から成る下部電極21は、拡散バリア層20上に形成され、しかも、拡散バリア層20と略同形にパターニングされている。SBTから成る強誘電体層22は下部電極21上に形成されており、白金(Pt)から成る上部電極23は強誘電体層22上に形成されている。
【0060】
そして、下部電極21の側壁、より具体的には、下部電極21及び拡散バリア層20の側壁は、Al2O3から成る酸素バリア層30で被覆されており、この酸素バリア層30は層間絶縁層16上を延在している。更には、図示していないが、この酸素バリア層30は、合わせマーク及び/又は周辺回路を覆っている。従って、コンタクトプラグ18Aが酸化されることを確実に防止することができるだけでなく、各種の周辺回路及び/又は合わせマークが酸化されることを確実に防止することができる。
【0061】
また、下部電極21が形成されていない層間絶縁層16の部分には、絶縁膜31が形成されている。
【0062】
更には、拡散バリア層20、下部電極21、コンタクトプラグ18A等の部分的な拡大図を図1の(B)に示すように、開口部17Aの上端部17aから下部電極21の側壁21Aの下端部21aまでの水平方向最短距離をL0、下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さをL1としたとき、L1≧0.25L0を満足する。具体的には、L0=0.4μm、L1=0.22μmである。尚、L1≧0.25L0の関係は、不揮発性メモリの大きさ(セルサイズ)によって変化し得る。
【0063】
以下、半導体基板等の模式的な一部断面図である図2〜図4を参照して、実施の形態1の不揮発性メモリの製造方法を説明する。
【0064】
[工程−100]
先ず、選択用トランジスタTRとして機能するMOS型トランジスタをシリコン半導体基板から成る半導体基板10に形成する。そのために、例えばLOCOS構造を有する素子分離領域11を公知の方法に基づき形成する。尚、素子分離領域は、トレンチ構造を有していてもよいし、LOCOS構造とトレンチ構造の組合せとしてもよい。その後、半導体基板10の表面を例えばパイロジェニック法により酸化し、ゲート絶縁膜12を形成する。次いで、不純物がドーピングされたポリシリコン層をCVD法にて全面に形成した後、ポリシリコン層をパターニングし、ゲート電極13を形成する。このゲート電極13はワード線WLを兼ねている。尚、ゲート電極13をポリシリコン層から構成する代わりに、ポリサイドや金属シリサイドから構成することもできる。次に、半導体基板10にイオン注入を行い、LDD構造を形成する。その後、全面にCVD法にてSiO2層を形成した後、このSiO2層をエッチバックすることによって、ゲート電極13の側面にゲートサイドウオール14を形成する。次いで、半導体基板10にイオン注入を施した後、イオン注入された不純物の活性化アニール処理を行うことによって、ソース/ドレイン領域15A,15Bを形成する。
【0065】
[工程−110]
次いで、全面に厚さ約1μmのSiO2から成る層間絶縁層をCVD法にて形成した後、化学的/機械的研磨法(CMP法)にて層間絶縁層を研磨し、厚さ約0.35μmの層間絶縁層16を得る。
【0066】
[工程−120]
その後、ソース/ドレイン領域15A,15Bの上方の層間絶縁層16に開口部17A,17BをRIE法にて形成した後、選択用トランジスタTRの一方のソース/ドレイン領域15Aに接続されたコンタクトプラグ18Aを開口部17A内に形成する。併せて、選択用トランジスタTRの他方のソース/ドレイン領域15Bに接続された接続孔18Bを開口部17B内に形成する。こうして、図2の(A)に示す構造を得ることができる。コンタクトプラグ18A、接続孔18Bの頂面は層間絶縁層16の表面と略同じ平面に存在している。タングステンにて開口部17A,17Bを埋め込み、コンタクトプラグ18A、接続孔18Bを形成する条件を、以下の表1に例示する。尚、タングステンにて開口部17A,17Bを埋め込む前に、Ti層及びTiN層を順に例えばマグネトロンスパッタリング法にて開口部17A,17B内を含む層間絶縁層16の上に形成することが好ましい。ここで、Ti層及びTiN層を形成する理由は、オーミックな低コンタクト抵抗を得ること、ブランケットタングステンCVD法における半導体基板10の損傷発生の防止、タングステンの密着性向上のためである。図面においては、Ti層及びTiN層の図示は省略している。層間絶縁層16上のタングステン層、TiN層、Ti層は、化学的/機械的研磨法(CMP法)にて除去してもよい。また、タングステンの代わりに、不純物がドーピングされたポリシリコンを用いることもできる。
【0067】
[表1]
Ti層(厚さ:5nm)のスパッタリング条件
プロセスガス:Ar=35sccm
圧力 :0.52Pa
RFパワー :2kW
基板の加熱 :無し
TiN層(厚さ:50nm)のスパッタリング条件
プロセスガス:N2/Ar=100/35sccm
圧力 :1.0Pa
RFパワー :6kW
基板の加熱 :無し
タングステンのCVD形成条件
使用ガス:WF6/H2/Ar=40/400/2250sccm
圧力 :10.7kPa
形成温度:450゜C
タングステン層及びTiN層、Ti層のエッチング条件
第1段階のエッチング:タングステン層のエッチング
使用ガス :SF6/Ar/He=110:90:5sccm
圧力 :46Pa
RFパワー:275W
第2段階のエッチング:TiN層/Ti層のエッチング
使用ガス :Ar/Cl2=75/5sccm
圧力 :6.5Pa
RFパワー:250W
【0068】
[工程−130]
次に、少なくともコンタクトプラグ18A、接続孔18Bの頂面に、より具体的には、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成り、パターニングされた拡散バリア層20と、パターニングされた下部電極21との積層構造を形成する。
【0069】
拡散バリア層20の形成方法として、例えば、DCマグネトロンスパッタリング法に基づき全面に厚さ30nmのTi層を成膜した後、RTA(Rapid Thermal Annealing)法によって750゜Cの窒素ガス雰囲気中で30秒間、このTi層に対して熱処理を施し、Ti層を窒化してTiN層とする方法を挙げることができるが、このような方法に限定するものではない。即ち、TiN層を、例えば反応性スパッタリング法やCVD法等によって成膜してもよい。更には、拡散バリア層20を構成する材料もTiNに限られず、TaNやTiAlN等、強誘電体層22を形成する温度での相互拡散バリア効果を有する材料であればよい。
【0070】
また、下部電極21の形成方法として、Hfを15atom%添加したIr−Hf膜を20nm、その上にIr膜を200nm、それぞれDCマグネトロンスパッタリング法によって形成する方法を例示することができる。尚、Ir−Hf膜は密着層として機能する。図面においては、下部電極21を1層で表した。
【0071】
次いで、下部電極21及び拡散バリア層20の緻密化と応力緩和のために、700゜Cの窒素ガス雰囲気中で30分の熱処理を施すことが好ましい。尚、この温度は、後述する強誘電体層22の形成(結晶化)と同じ温度である。
【0072】
その後、リソグラフィ技術及びドライエッチング技術に基づき、下部電極21及び拡散バリア層20をパターニンする(図2の(B)参照)。下部電極21と拡散バリア層20とは、略同じ平面形状を有する。エッチング条件によってはエッチングの等方性が強くなり拡散バリア層20のサイドエッチングが生じるが、これは、その後の酸素バリア層形成時に酸素バリア層にシーム部(図13の(B)参照)が生成する原因となってしまう。そのため、Cl2/Arを主とするエッチングガスでCl2:Ar=9:1〜1:9、ガス圧0.7〜4Pa(5〜30mTorr)、入力パワー30〜200Wのエッチング条件で異方性の強いエッチングを行い、拡散バリア層20のサイドエッチングを防止することが好ましい。勿論、他の異方性の強いエッチング条件を用いてもよい。
【0073】
[工程−140]
その後、ECRスパッタリング法により厚さ50nmのAl2O3から成る酸素バリア層30を全面に形成する(図3の(A)参照)。こうして、下部電極21及び拡散バリア層20の側壁を酸素バリア層で被覆し、且つ、酸素バリア層30を層間絶縁層16上を延在させる。尚、この酸素バリア層30は、熱的に安定で、しかも、下部電極21を構成する材料と密着性の良い他の材料を用いてもよく、また、成膜方法もECRスパッタリング法に限らず、緻密な膜を形成する方法であればよく、例えばALD(Atomic Layer Deposition)法を採用することもできる。
【0074】
[工程−150]
次いで、酸素バリア層30上に絶縁膜31を形成する。具体的には、先ず、厚さ50nmのSiO2膜をプラズマ−TEOS CVD法にて成膜し、その後、高密度プラズマCVD法(HDP−CVD法)にて厚さ約0.6μmのSiO2膜を形成する。
【0075】
次に、CMP法によって平坦化処理を行い、その後、絶縁膜31及び酸素バリア層30の緻密化と応力緩和のために、700゜Cの窒素ガス雰囲気中で30分の熱処理を施すことが好ましい。尚、この温度は、後述する強誘電体層22の形成(結晶化)と同じ温度である。
【0076】
その後、下部電極21を構成する材料と選択比のある条件を用いたエッチバック法に基づき、下部電極21上の絶縁膜31及び酸素バリア層30を除去し、図3の(B)に示す台座型電極構造を得ることができる。尚、図面においては、絶縁膜31を1層で表した。
【0077】
[工程−160]
次いで、厚さ120nmのSBTから成る強誘電体層22をゾル−ゲル法にて形成する。具体的には、SBT前駆体溶液をスピン・オン法により塗布し、結晶化のために700゜Cの酸素ガス雰囲気中で熱処理を30分間行うという工程を3回繰り返すことで、強誘電体層22を得ることができる。
【0078】
[工程−170]
次に、全面に、DCマグネトロンスパッタリング法により厚さ100nmのPtから成る上部電極23を成膜する。そして、上部電極23、強誘電体層22を、順次、2段階のリソグラフィー技術及びドライエッチング技術に基づきパターニングすることで、図4に示すキャパシタ構造を得ることができる。尚、ハードマスク等を用いて、上部電極23及び強誘電体層22を一括してエッチングしてもよい。その後、パターニングによる強誘電体層22の特性劣化を回復するため、酸素ガス雰囲気中で700゜C、30分の熱処理を行うことが好ましい。
【0079】
[工程−180]
その後、厚さ約0.3μmのSiO2から成る絶縁層24をプラズマ−TEOS CVD法にて全面に形成し、次いで、接続孔18B及び上部電極23の上方の絶縁層24に、リソグラフィー技術及びドライエッチング技術に基づき開口部を形成する。そして、開口部内を含む絶縁層24上に、配線層として、TiN(厚さ20nm)/Ti(厚さ20nm)の積層膜(図示せず)を、更に、その上に、Siを1atom%添加した厚さ約0.6μmのAl−Si層を、それぞれDCマグネトロンスパッタリング法により形成する。最後に、リソグラフィー技術及びドライエッチング技術に基づき配線層をパターニングして、接続孔18B,18Cを介してソース/ドレイン領域15Bに接続されたビット線BL、及び、上部電極23に接続されたプレート線PLを得ることができる。その後、全面にパッシベーション膜(図示せず)を形成して、図1に示す不揮発性メモリを完成させる。
【0080】
尚、接続孔18Cは、絶縁層24に形成された、従来の不揮発性メモリと比較して小さなアスペクト比の開口部内に形成すればよいので、高い信頼性を有する接続孔18Cを得ることができる。しかも、絶縁層24に開口部を形成するまで、接続孔18Bは酸素バリア層30にて被覆されているので、接続孔18Bが[工程−160]において酸化されることを確実に防止することができるし、接続孔18Cを形成するために絶縁層24に開口部を設けるときのエッチングストッパ層としても酸素バリア層30は機能する。
【0081】
下部電極21とコンタクトプラグ18Aとの間のコンタクト抵抗を公知のケルビン4端子法、及び、下部電極21とコンタクトプラグ18Aとを直列に数十個〜数千個並べたコンタクトチェーンにより測定したところ、共に線型なI−V特性を示し、直径0.25μmのコンタクトプラグ18Aのコンタクト抵抗は約180Ω/(直径0.25μmのコンタクトプラグ)という値が得られ、実施の形態1のスタック型キャパシタ構造は十分な耐熱性・耐酸化性を有していることが明らかとなった。また、強誘電体層22の残留分極も2Pr=19μC/cm2と良好な値を示した。
【0082】
例えば、MOD法やMOCVD法によって、Bi系層状構造ペロブスカイト型の強誘電体材料から成る強誘電体層22を形成してもよい。例えば、SrBi2Ta2O9から成る強誘電体層22のMOCVD法に基づく形成条件を以下の表2に例示する。尚、表2中、「thd」は、テトラメチルヘプタンジネートの略である。また、表2に示したソース原料はテトラヒドロフラン(THF)を主成分とする溶媒中に溶解されている。
【0083】
【0084】
あるいは又、SrBi2Ta2O9から成る強誘電体層22をパルスレーザアブレーション法、上述のようにゾル−ゲル法、あるいはRFスパッタリング法にて全面に形成することもできる。これらの場合の形成条件を、それぞれ、以下の表3、表4、表5に例示する。尚、ゾル−ゲル法によって厚い強誘電体層22を形成する場合、所望の回数、スピンコート及び乾燥、あるいはスピンコート及び焼成(又は、アニール処理)を繰り返せばよい。
【0085】
[表3]
パルスレーザアブレーション法による形成
ターゲット:SrBi2Ta2O9
使用レーザ:KrFエキシマレーザ(波長248nm、パルス幅25n秒、5Hz)
形成温度 :400〜800゜C
酸素濃度 :3Pa
【0086】
【0087】
[表5]
RFスパッタリング法による形成
ターゲット:SrBi2Ta2O9セラミックターゲット
RFパワー:1.2W〜2.0W/ターゲット1cm2
雰囲気圧力:0.2〜1.3Pa
形成温度 :室温〜600゜C
プロセスガス:Ar/O2の流量比=2/1〜9/1
【0088】
強誘電体層を、PZTあるいはPLZTから構成するときの、マグネトロンスパッタリング法によるPZTあるいはPLZTの形成条件を以下の表6に例示する。あるいは又、PZTやPLZTを、反応性スパッタリング法、電子ビーム蒸着法、ゾル−ゲル法、又は、MOCVD法にて形成することもできる。
【0089】
[表6]
ターゲット :PZTあるいはPLZT
プロセスガス:Ar/O2=90体積%/10体積%
圧力 :4Pa
パワー :50W
形成温度 :500゜C
【0090】
更には、PZTやPLZTをパルスレーザアブレーション法にて形成することもできる。この場合の形成条件を以下の表7に例示する。
【0091】
[表7]
ターゲット:PZT又はPLZT
使用レーザ:KrFエキシマレーザ(波長248nm、パルス幅25n秒、3Hz)
出力エネルギー:400mJ(1.1J/cm2)
形成温度 :550〜600゜C
酸素濃度 :40〜120Pa
【0092】
以上に説明した各種の強誘電体層22の形成方法は、以下に説明する実施の形態においても適用することができる。
【0093】
高温での強誘電体層22の形成において、下部電極21と酸素バリア層30との界面からの酸素拡散を完全に防ぐことは容易ではないものの、コンタクトプラグ18Aの酸化を防止し、下部電極21とコンタクトプラグ18Aとの間のコンタクト抵抗の上昇を防ぐことができれば、不揮発性メモリの動作上、実質的に問題は生じない。この界面経由の酸素拡散の問題について、本発明者らは、複雑な測定パターンを形成することなく、簡便に評価できる評価方法を見出した。この評価方法に基づき、下部電極21の厚さ(より正確には、下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1)を設定することで、コンタクトプラグ18Aの酸化を防止することができる。
【0094】
この評価手法は、例えば、拡散バリア層20を構成するTiNやTaNは、酸化によって体積膨張を伴うことを応用している。即ち、[工程−160]において強誘電体層22を形成した後、走査型電子顕微鏡(SEM)等を用いて拡散バリア層20の酸化状態を観察する。即ち、拡散バリア層20の膨張状態を観察する。この状態を、図5の(A)に模式的に図示する。尚、拡散バリア層20の酸化による膨張に伴い、下部電極21、強誘電体層22の形状も変化するが、図5の(A)には、これらの変化の図示を省略した。これを、下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1、及び、[工程−160]における強誘電体層22の結晶化のための熱処理温度をパラメータとして、拡散バリア層20の側壁21Aからどのくらいの距離まで拡散バリア層20が酸化したかを評価する。下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1と、酸化された拡散バリア層20の領域120の拡散バリア層20の側壁からの距離Lは、図5の(B)に模式的に示すような関係にある。即ち、長さL1の値が大きいほど距離Lの値は小さくなる。
【0095】
距離Lの値が、開口部17Aの上端部17aから下部電極21の側壁21Aの下端部21aまでの水平方向最短距離L0の値よりも小さければ(あるいは十分に小さければ)、コンタクトプラグ18Aが酸化されることはない。例えば、下部電極21をIrから構成し、酸素バリア層30としてAl2O3を用いた場合、SBTのように結晶化温度が700゜C程度と高温を要する場合、距離Lを0.4μm以下に抑制するためには、下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1を150nm以上とすればよいことが、各種の試験の結果、判明した。また、PZTのようにのように結晶化温度が600゜C程度である場合、距離Lを0.4μm以下に抑制するためには、下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1を80nm以上とすればよいことが、各種の試験の結果、判明した。そして、このようにして見積もられた下部電極21の厚さ方向に沿った下部電極21の側壁21Aの長さL1に加え、リソグラフィー技術の合わせ精度を考慮して決定した長さL1(実施の形態1においては、0.22μm)を適用して実施の形態1のとおり不揮発性メモリを製造し、下部電極21とコンタクトプラグ18Aとの間のコンタクト抵抗を測定したところ、上述のように酸化による導通不良のない信頼性の高い台座型電極構造を得ることができた。
【0096】
(実施の形態2)
実施の形態2は実施の形態1の変形である。実施の形態1においては、拡散バリア層20は、コンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されている。一方、実施の形態2においては、図6に模式的な一部断面図を示すように、拡散バリア層20Aは、コンタクトプラグ18Aの頂面にのみ形成されている。そして、下部電極21の側壁は酸素バリア層30で被覆されている。これらの点を除き、実施の形態2の不揮発性メモリは、実施の形態1にて説明した不揮発性メモリと同じ構造を有しているので、詳細な説明は省略する。
【0097】
実施の形態2の不揮発性メモリは、以下の方法で製造することができる。即ち、実施の形態1の[工程−120]と同様の工程において、コンタクトプラグ18A、接続孔18Bを形成した後、コンタクトプラグ18A、接続孔18BのRIE法に基づくエッチバックを行うことで、開口部17A,17B内のコンタクトプラグ18A、接続孔18Bの頂部を除去する。次いで、実施の形態1の[工程−130]と同様の工程において、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成る拡散バリア層20を形成した後、層間絶縁層16上の拡散バリア層20を、例えばCMP法にて除去すればよい。
【0098】
あるいは又、図7に模式的な一部断面図を示すように、拡散バリア層20Bがコンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されており、拡散バリア層20Bは下部電極21で覆われている構造とすることもできる。この場合、拡散バリア層20Bの平面形状と下部電極21の平面形状とは異なり、下部電極21の側壁は酸素バリア層30で被覆されている。このような構造は、実施の形態1の[工程−130]と同様の工程において、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成る拡散バリア層20Bを形成した後、拡散バリア層20Bをパターニングし、次いで、全面に下部電極21を形成した後、下部電極21をパターニングすればよい。
【0099】
(実施の形態3)
実施の形態3は、本発明の第2の態様及び第3の態様に係る不揮発性メモリ、及び、本発明の第2の態様に係る不揮発性メモリの製造方法に関する。
【0100】
模式的な一部断面図を図8に示すように、実施の形態3の不揮発性メモリも、選択用トランジスタTR、層間絶縁層16、コンタクトプラグ18A、拡散バリア層20、下部電極21、強誘電体層22、上部電極23から構成されている。ここで、選択用トランジスタTRはシリコン半導体基板から成る半導体基板10に形成されており、SiO2から成る層間絶縁層16は選択用トランジスタTRを含む全面を覆っている。また、タングステンから構成されたコンタクトプラグ18Aは、層間絶縁層16に形成された開口部17A内に設けられ、選択用トランジスタTRの一方のソース/ドレイン領域15Aに接続されている。TiNから成る拡散バリア層20は、少なくともコンタクトプラグ18Aの頂面に、より具体的には、コンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されており、しかも、パターニングされている。更には、酸素拡散防止能を有する導電性材料(より具体的にはIr/Ir−Hf)から成る下部電極21は、拡散バリア層20上に形成され、しかも、拡散バリア層20と略同形にパターニングされている。SBTから成る強誘電体層22は下部電極21上に形成されており、白金(Pt)から成る上部電極23は強誘電体層22上に形成されている。
【0101】
そして、下部電極21の側壁、より具体的には、下部電極21及び拡散バリア層20の側壁は、Al2O3から成る第1の酸素バリア層40で被覆されており、この第1の酸素バリア層40は層間絶縁層16上を延在している。更には、図示していないが、この第1の酸素バリア層40は、合わせマーク及び/又は周辺回路を覆っている。また、下部電極21の下端部と層間絶縁層16の表面との近傍に位置する第1の酸素バリア層40の部分の上には、第2の酸素バリア層41が形成されている。
【0102】
更には、下部電極21が形成されていない層間絶縁層16の部分には、絶縁膜31が形成されている。
【0103】
また、開口部17Aの上端部から下部電極21の側壁の下端部までの水平方向最短距離をL0、下部電極21の厚さ方向に沿った下部電極21の側壁の長さをL1としたとき(図1の(B)参照)、L1≧0.25L0を満足する。具体的には、L0=0.4μm、L1=0.22μmである。尚、L1≧0.25L0の関係は、不揮発性メモリの大きさ(セルサイズ)によって変化し得る。
【0104】
以下、半導体基板等の模式的な一部断面図である図9を参照して、実施の形態3の不揮発性メモリの製造方法を説明する。
【0105】
[工程−300]
先ず、実施の形態1の[工程−100]と同様にして、選択用トランジスタTRとして機能するMOS型トランジスタをシリコン半導体基板から成る半導体基板10に形成する。次いで、実施の形態1の[工程−110]と同様にして、全面に層間絶縁層16を形成する。その後、実施の形態1の[工程−120]と同様に、コンタクトプラグ18A、接続孔18Bを開口部17A,17B内に形成する。
【0106】
[工程−310]
次に、実施の形態1の[工程−130]と同様に、少なくともコンタクトプラグ18A、接続孔18Bの頂面に、より具体的には、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成り、パターニングされた拡散バリア層20と、パターニングされた下部電極21との積層構造を形成する。尚、実施の形態1と同様に、下部電極21及び拡散バリア層20の緻密化と応力緩和のために、700゜Cの窒素ガス雰囲気中で30分の熱処理を施すことが好ましい。この温度は、強誘電体層22の形成(結晶化)と同じ温度である。
【0107】
[工程−320]
その後、実施の形態1の[工程−140]と同様に、ECRスパッタリング法により厚さ50nmのAl2O3から成る第1の酸素バリア層40を全面に形成する。こうして、下部電極21及び拡散バリア層20の側壁を第1の酸素バリア層40で被覆し、且つ、第1の酸素バリア層40を層間絶縁層16上を延在させる。尚、第1の酸素バリア層40を選択的に除去して、層間絶縁層16上には第1の酸素バリア層40を残さなくともよい。
【0108】
[工程−330]
次に、段差被覆性に優れたプラズマCVD法により厚さ80nmのSiN層を全面に成膜する。その後、RIE法によってSiN層のエッチバックを行い、下部電極21の下端部と層間絶縁層16の表面との近傍に位置する第1の酸素バリア層40の部分(所謂シーム部)の上に、SiNから成り、サイドウオール状の第2の酸素バリア層41を形成する。尚、第2の酸素バリア層41を構成する材料は、酸素バリア性を有するのであれば他の材料でもよいが、第1の酸素バリア層40のシーム部を補強する観点から、カバレッジの良い成膜方法を用いることが好ましい。こうして、図9の(A)に示す構造を得ることができる。
【0109】
[工程−340]
次いで、実施の形態1の[工程−150]と同様に、第1の酸素バリア層40上に絶縁膜31を形成する。そして、CMP法によって平坦化処理を行い、その後、絶縁膜31、第1の酸素バリア層40及び第2の酸素バリア層41の緻密化と応力緩和のために、700゜Cの窒素ガス雰囲気中で30分の熱処理を施すことが好ましい。尚、この温度は、強誘電体層22の形成(結晶化)と同じ温度である。その後、下部電極21を構成する材料と選択比のある条件を用いたエッチバック法に基づき、下部電極21上の絶縁膜31及び第1の酸素バリア層40を除去し、図9の(B)に示す台座型電極構造を得ることができる。尚、図面においては、絶縁膜31を1層で表した。
【0110】
[工程−350]
次いで、実施の形態1の[工程−160]〜[工程−180]と同様の工程を実行することによって、図8に示した不揮発性メモリを完成させる。
【0111】
尚、[工程−330]においてSiN層を全面に成膜し、SiN層のエッチバックを行うことなく、[工程−340]においてSiN層上に絶縁膜31を形成し、その後、CMP法によって平坦化処理を行い、更に、絶縁膜31、SiN層、第1の酸素バリア層40及び第2の酸素バリア層41の緻密化と応力緩和のために、700゜Cの窒素ガス雰囲気中で30分の熱処理を施した後、下部電極21を構成する材料と選択比のある条件を用いたエッチバック法に基づき、下部電極21上の絶縁膜31、SiN層及び第1の酸素バリア層40を除去して、下部電極21の下端部と層間絶縁層16の表面との近傍に位置する第1の酸素バリア層40の部分(所謂シーム部)の上に、SiNから成る第2の酸素バリア層41を形成してもよい。尚、この場合、第2の酸素バリア層41は、層間絶縁層16上を延在する第1の酸素バリア層40上にも残される。
【0112】
実施の形態3にあっては、下部電極21の下端部と層間絶縁層16の表面との近傍(具体的には、例えばシーム部)に位置する第1の酸素バリア層40の部分の上には第2の酸素バリア層41が形成されているが故に、コンタクトプラグ18Aや拡散バリア層20が酸化されることを確実に防止することができる。
【0113】
下部電極21とコンタクトプラグ18Aとの間のコンタクト抵抗を公知のケルビン4端子法、及び、下部電極21とコンタクトプラグ18Aとを直列に数十個〜数千個並べたコンタクトチェーンにより測定したところ、共に線型なI−V特性を示し、直径0.25μmのコンタクトプラグ18Aのコンタクト抵抗は約180Ωという値が得られ、実施の形態3のスタック型キャパシタ構造は十分な耐熱性・耐酸化性を有していることが明らかとなった。また、強誘電体層22の残留分極も2Pr=18μC/cm2と良好な値を示した。
【0114】
(実施の形態4)
実施の形態4は実施の形態3の変形である。実施の形態3においては、拡散バリア層20は、コンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されている。一方、実施の形態4においては、図10に模式的な一部断面図を示すように、拡散バリア層20Aは、コンタクトプラグ18Aの頂面にのみ形成されている。そして、下部電極21の側壁は酸素バリア層30で被覆されている。これらの点を除き、実施の形態4の不揮発性メモリは、実施の形態3にて説明した不揮発性メモリと同じ構造を有しているので、詳細な説明は省略する。
【0115】
実施の形態4の不揮発性メモリは、以下の方法で製造することができる。即ち、実施の形態1の[工程−120]と同様の工程において、コンタクトプラグ18A、接続孔18Bを形成した後、コンタクトプラグ18A、接続孔18BのRIE法に基づくエッチバックを行うことで、開口部17A,17B内のコンタクトプラグ18A、接続孔18Bの頂部を除去する。次いで、実施の形態1の[工程−130]と同様の工程において、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成る拡散バリア層20を形成した後、層間絶縁層16上の拡散バリア層20を、例えばCMP法にて除去すればよい。
【0116】
あるいは又、図11に模式的な一部断面図を示すように、拡散バリア層20Bがコンタクトプラグ18Aの頂面から層間絶縁層16上に亙って形成されており、拡散バリア層20Bは下部電極21で覆われている構造とすることもできる。この場合、拡散バリア層20Bの平面形状と下部電極21の平面形状とは異なり、下部電極21の側壁は第1の酸素バリア層40で被覆されている。このような構造は、実施の形態1の[工程−130]と同様の工程において、コンタクトプラグ18A、接続孔18Bの頂面から層間絶縁層16上に亙って、TiNから成る拡散バリア層20Bを形成した後、拡散バリア層20Bをパターニングし、次いで、全面に下部電極21を形成した後、下部電極21をパターニングすればよい。
【0117】
以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した不揮発性メモリの構造、使用した材料、各種の形成条件等は例示であり、適宜変更することができる。例えば、場合によっては、プレート線の形成を省略し、上部電極がプレート線を兼ねる構成とすることができる。
【0118】
本発明における強誘電体層をBaTiO3(チタン酸バリウム)や、SrTiO3(チタン酸ストロンチウム)、(Ba,Sr)TiO3(チタン酸バリウムストロンチウム)等の高誘電体材料から成る高誘電体層と置き換えれば、DRAM及びその製造方法に適用することが可能である。また、また、本発明の強誘電体型不揮発性半導体メモリをDRAMに適用することもできる。この場合には、強誘電体層の分極を、分極反転の起きない付加電圧の範囲で利用する。即ち、外部電界による最大(飽和)分極Pmaxと外部電界が0の場合の残留分極Prとの差(Pmax−Pr)が、電源電圧に対して一定の関係(ほぼ比例する関係)を有する特性を利用する。強誘電体層の分極状態は、常に飽和分極(Pmax)と残留分極(Pr)の間にあり、反転しない。データはリフレッシュによって保持される。
【0119】
【発明の効果】
本発明の第1の態様に係る強誘電体型不揮発性半導体メモリ及びその製造方法にあっては、下部電極の側壁(場合によっては、加えて、拡散バリア層の側壁)は酸素バリア層で被覆されており、この酸素バリア層は層間絶縁層上を延在しているが故に、コンタクトプラグが酸化されることを確実に防止することができると共に、各種の周辺回路及び/又は合わせマークが酸化されることを確実に防止することができる。また、本発明の第2の態様に係る強誘電体型不揮発性半導体メモリ及びその製造方法にあっては、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上には第2の酸素バリア層が形成されているが故に、たとえ、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分にシーム部が生成したとしても、このシーム部は第2の酸素バリア層によって被覆されているが故に、コンタクトプラグや拡散バリア層が酸化されることを確実に防止することができる。更には、本発明の第3の態様に係る強誘電体型不揮発性半導体メモリにおいては、L1≧0.25L0を満足するが故に、下部電極の側壁と酸素バリア層との間から酸素が侵入してきた場合であっても、酸素がコンタクトプラグまで到達することがなく、コンタクトプラグが酸化されることを確実に防止することができる。そして、本発明にあっては、スタック型キャパシタ構造におけるコンタクトプラグに導通不良が発生したり、下部電極とコンタクトプラグとの間の密着低下、下部電極と拡散バリア層との間の密着低下、層間絶縁層と拡散バリア層との間の密着低下といった問題が生じることが無く、高い信頼性を有する強誘電体型不揮発性半導体メモリを得ることができる。
【図面の簡単な説明】
【図1】図1の(A)は、発明の実施の形態1の強誘電体型不揮発性半導体メモリの模式的な一部断面図であり、図1の(B)は、拡散バリア層、下部電極、コンタクトプラグ等の部分的な拡大図である。
【図2】図2の(A)及び(B)は、発明の実施の形態1の強誘電体型不揮発性半導体メモリの製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図3】図3の(A)及び(B)は、図2の(B)に引き続き、発明の実施の形態1の強誘電体型不揮発性半導体メモリの製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図4】図4は、図3の(B)に引き続き、発明の実施の形態1の強誘電体型不揮発性半導体メモリの製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図5】図5の(A)は、強誘電体層を形成した後の拡散バリア層の酸化状態を模式的に示す図であり、図5の(B)は、下部電極の厚さ方向に沿った下部電極の側壁の長さL1と、酸化された拡散バリア層の領域の拡散バリア層の側壁からの距離Lの関係を模式的に示すグラフである。
【図6】図6は、発明の実施の形態2の強誘電体型不揮発性半導体メモリの模式的な一部断面図である。
【図7】図7は、発明の実施の形態2の強誘電体型不揮発性半導体メモリの変形例の模式的な一部断面図である。
【図8】図8は、発明の実施の形態3の強誘電体型不揮発性半導体メモリの模式的な一部断面図である。
【図9】図9の(A)及び(B)は、発明の実施の形態1の強誘電体型不揮発性半導体メモリの製造方法を説明するための、半導体基板等の模式的な一部断面図である。
【図10】図10は、発明の実施の形態4の強誘電体型不揮発性半導体メモリの模式的な一部断面図である。
【図11】図11は、発明の実施の形態4の強誘電体型不揮発性半導体メモリの変形例の模式的な一部断面図である。
【図12】図12の(A)は、従来の強誘電体型不揮発性半導体メモリの模式的な一部断面図であり、図12の(B)は、従来の強誘電体型不揮発性半導体メモリにおける問題点を説明するための強誘電体型不揮発性半導体メモリの製造途中における模式的な一部断面図である。
【図13】図13の(A)は、特開2001−60670に開示された強誘電体型不揮発性半導体メモリの模式的な一部断面図であり、図13の(B)は、特開2001−60670に開示された強誘電体型不揮発性半導体メモリにおける問題点を説明するための強誘電体型不揮発性半導体メモリの製造途中における模式的な一部断面図である。
【図14】図14の(A)は、強誘電体型不揮発性半導体メモリの等価回路図であり、図14の(B)は、強誘電体のP−Eヒステリシスループを模式的に示す図である。
【符号の説明】
10・・・シリコン半導体基板、11・・・素子分離領域、12・・・ゲート絶縁膜、13・・・ゲート電極、14・・・ゲートサイドウオール、15A,15B・・・ソース/ドレイン領域、16・・・層間絶縁層、17A,17B・・・開口部、18A・・・コンタクトプラグ、18B,18C・・・接続孔、20,20A,20B・・・拡散バリア層、21・・・下部電極、22・・・強誘電体層、23・・・上部電極、24・・・絶縁層、30・・・酸素バリア層、31・・・絶縁膜、40・・・第1の酸素バリア層、41・・・第2の酸素バリア層、31・・・絶縁膜、BL・・・ビット線、PL・・・プレート線
Claims (48)
- (A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は酸素バリア層で被覆されており、該酸素バリア層は層間絶縁層上を延在していることを特徴とする強誘電体型不揮発性半導体メモリ。 - 拡散バリア層は、コンタクトプラグの頂面から層間絶縁層上に亙って形成されており、
拡散バリア層と下部電極とは、略同一の平面形状を有し、
下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されていることを特徴とする請求項1に記載の強誘電体型不揮発性半導体メモリ。 - 下部電極が形成されていない層間絶縁層の部分には、絶縁膜が形成されていることを特徴とする請求項1に記載の強誘電体型不揮発性半導体メモリ。
- 酸素バリア層は、Al2O3、ZrO2、HfO2、TiOX、TaOX及びAlNから成る群から選択された少なくとも1種類の材料から成ることを特徴とする請求項1に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極は酸素拡散防止能を有する導電性材料から成ることを特徴とする請求項1に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極は、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物から成ることを特徴とする請求項5に記載の強誘電体型不揮発性半導体メモリ。
- (A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は第1の酸素バリア層で被覆されており、
下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上には、第2の酸素バリア層が形成されていることを特徴とする強誘電体型不揮発性半導体メモリ。 - 拡散バリア層は、コンタクトプラグの頂面から層間絶縁層上に亙って形成されており、
拡散バリア層と下部電極とは、略同一の平面形状を有し、
下部電極及び拡散バリア層の側壁は第1の酸素バリア層で被覆されていることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。 - 第1の酸素バリア層は層間絶縁層上を延在していることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極が形成されていない層間絶縁層の部分には、絶縁膜が形成されていることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。
- 第1の酸素バリア層は、Al2O3、ZrO2、HfO2、TiOX、TaOX及びAlNから成る群から選択された少なくとも1種類の材料から成ることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。
- 第2の酸素バリア層はSiNから成ることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極は酸素拡散防止能を有する導電性材料から成ることを特徴とする請求項7に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極層は、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物から成ることを特徴とする請求項13に記載の強誘電体型不揮発性半導体メモリ。
- (A)半導体基板に形成された選択用トランジスタ、
(B)選択用トランジスタを覆う層間絶縁層、
(C)層間絶縁層に形成された開口部内に設けられ、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグ、
(D)少なくともコンタクトプラグの頂面に形成され、パターニングされた拡散バリア層、
(E)少なくとも拡散バリア層上に形成され、パターニングされた下部電極、
(F)下部電極上に形成された強誘電体層、及び、
(G)強誘電体層上に形成された上部電極、
から成る強誘電体型不揮発性半導体メモリであって、
下部電極の側壁は酸素バリア層で被覆されており、
開口部の上端部から下部電極側壁下端部までの水平方向最短距離をL0、下部電極の厚さ方向に沿った下部電極の側壁の長さをL1としたとき、L1≧0.25L0を満足することを特徴とする強誘電体型不揮発性半導体メモリ。 - L1≧0.5L0を満足することを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- L1≧5×10−8mを満足することを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- L1≧1×10−7mを満足することを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- 拡散バリア層は、コンタクトプラグの頂面から層間絶縁層上に亙って形成されており、
拡散バリア層と下部電極とは、略同一の平面形状を有し、
下部電極及び拡散バリア層の側壁は酸素バリア層で被覆されていることを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。 - 酸素バリア層は層間絶縁層上を延在していることを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極下端部と層間絶縁層表面との近傍に位置する酸素バリア層の部分の上には、第2の酸素バリア層が形成されていることを特徴とする強誘電体型不揮発性半導体メモリ。
- 第2の酸素バリア層はSiNから成ることを特徴とする請求項21に記載の強誘電体型不揮発性半導体メモリ。
- 酸素バリア層は層間絶縁層上を延在していることを特徴とする請求項21に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極が形成されていない層間絶縁層の部分には、絶縁膜が形成されていることを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- 酸素バリア層は、Al2O3、ZrO2、HfO2、TiOX、TaOX及びAlNから成る群から選択された少なくとも1種類の材料から成ることを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極は酸素拡散防止能を有する導電性材料から成ることを特徴とする請求項15に記載の強誘電体型不揮発性半導体メモリ。
- 下部電極は、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物から成ることを特徴とする請求項26に記載の強誘電体型不揮発性半導体メモリ。
- (a)半導体基板に選択用トランジスタを形成する工程と、
(b)全面に層間絶縁層を形成する工程と、
(c)層間絶縁層に開口部を形成した後、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグを該開口部内に形成する工程と、
(d)少なくともコンタクトプラグの頂面に、パターニングされた拡散バリア層と、パターニングされた下部電極との積層構造を形成する工程と、
(e)下部電極の側壁を酸素バリア層で被覆し、且つ、該酸素バリア層を層間絶縁層上を延在させる工程と、
(f)下部電極上に強誘電体層を形成する工程と、
(g)強誘電体層上に上部電極を形成する工程、
から成ることを特徴とする強誘電体型不揮発性半導体メモリの製造方法。 - 前記工程(d)において、拡散バリア層をコンタクトプラグの頂面から層間絶縁層上に亙って形成し、また、拡散バリア層と下部電極とが略同一の平面形状を有する積層構造を形成し、
前記工程(e)において、下部電極及び拡散バリア層の側壁を酸素バリア層で被覆することを特徴とする請求項28に記載の強誘電体型不揮発性半導体メモリの製造方法。 - 前記工程(e)は、全面に酸素バリア層を形成し、次いで、酸素バリア層上に絶縁膜を形成し、その後、下部電極上の絶縁膜及び酸素バリア層を除去する工程から成ることを特徴とする請求項29に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 絶縁膜はSiO2から成り、高密度プラズマCVD法にて形成することを特徴とする請求項30に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 絶縁膜を形成した後、前記工程(f)における強誘電体層の形成と略同じ温度にて絶縁膜及び酸素バリア層に熱処理を施すことを特徴とする請求項30に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 前記工程(d)と工程(e)の間において、前記工程(f)における強誘電体層の形成と略同じ温度にて下部電極及び拡散バリア層に熱処理を施すことを特徴とする請求項28に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 酸素バリア層をECRスパッタリング法にて形成することを特徴とする請求項28に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 酸素バリア層は、Al2O3、ZrO2、HfO2、TiOX、TaOX及びAlNから成る群から選択された少なくとも1種類の材料から成ることを特徴とする請求項28に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 下部電極は酸素拡散防止能を有する導電性材料から成ることを特徴とする請求項28に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 下部電極は、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物から成ることを特徴とする請求項36に記載の強誘電体型不揮発性半導体メモリの製造方法。
- (a)半導体基板に選択用トランジスタを形成する工程と、
(b)全面に層間絶縁層を形成する工程と、
(c)層間絶縁層に開口部を形成した後、選択用トランジスタの一方のソース/ドレイン領域に接続されたコンタクトプラグを該開口部内に形成する工程と、
(d)少なくともコンタクトプラグの頂面に、パターニングされた拡散バリア層と、パターニングされた下部電極との積層構造を形成する工程と、
(e)下部電極の側壁を第1の酸素バリア層で被覆し、併せて、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上に、第2の酸素バリア層を形成する工程と、
(f)下部電極上に強誘電体層を形成する工程と、
(g)強誘電体層上に上部電極を形成する工程、
から成ることを特徴とする強誘電体型不揮発性半導体メモリの製造方法。 - 前記工程(d)において、拡散バリア層をコンタクトプラグの頂面から層間絶縁層上に亙って形成し、また、拡散バリア層と下部電極とが略同一の平面形状を有する積層構造を形成し、
前記工程(e)において、下部電極及び拡散バリア層の側壁を第1の酸素バリア層で被覆することを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。 - 前記工程(e)は、全面に第1の酸素バリア層を形成した後、下部電極下端部と層間絶縁層表面との近傍に位置する第1の酸素バリア層の部分の上に第2の酸素バリア層を形成し、次いで、全面に絶縁膜を形成した後、下部電極上の絶縁膜及び第1の酸素バリア層を除去する工程から成ることを特徴とする請求項39に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 絶縁膜はSiO2から成り、高密度プラズマCVD法にて形成することを特徴とする請求項40に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 絶縁膜を形成した後、前記工程(f)における強誘電体層の形成と略同じ温度にて絶縁膜、第1の酸素バリア層及び第2の酸素バリア層に熱処理を施すことを特徴とする請求項40に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 前記工程(d)と工程(e)の間において、前記工程(f)における強誘電体層の形成と略同じ温度にて下部電極及び拡散バリア層に熱処理を施すことを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 酸素バリア層をECRスパッタリング法にて形成することを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 第1の酸素バリア層は、Al2O3、ZrO2、HfO2、TiOX、TaOX及びAlNから成る群から選択された少なくとも1種類の材料から成ることを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 第2の酸素バリア層はSiNから成ることを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 下部電極は酸素拡散防止能を有する導電性材料から成ることを特徴とする請求項38に記載の強誘電体型不揮発性半導体メモリの製造方法。
- 下部電極層は、Ir、Ru、Rh、Pd、Ptから成る群より選ばれた少なくとも1種の貴金属、又は、その化合物から成ることを特徴とする請求項47に記載の強誘電体型不揮発性半導体メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336016A JP4641702B2 (ja) | 2002-11-20 | 2002-11-20 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336016A JP4641702B2 (ja) | 2002-11-20 | 2002-11-20 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172330A true JP2004172330A (ja) | 2004-06-17 |
JP4641702B2 JP4641702B2 (ja) | 2011-03-02 |
Family
ID=32699969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002336016A Expired - Fee Related JP4641702B2 (ja) | 2002-11-20 | 2002-11-20 | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4641702B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086561A (ja) * | 2012-10-24 | 2014-05-12 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
CN113540089A (zh) * | 2020-04-21 | 2021-10-22 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293580A (ja) * | 1995-04-25 | 1996-11-05 | Matsushita Electron Corp | 強誘電体薄膜キャパシタの製造方法 |
JPH1174486A (ja) * | 1997-06-24 | 1999-03-16 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2000031404A (ja) * | 1998-06-20 | 2000-01-28 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
JP2000133786A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | キャパシタ構造及びその製造方法 |
JP2001267516A (ja) * | 2000-03-16 | 2001-09-28 | Toshiba Corp | 強誘電体メモリ |
JP2002124645A (ja) * | 2000-10-16 | 2002-04-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
WO2002067302A2 (en) * | 2001-02-20 | 2002-08-29 | Micron Technology, Inc. | Rhodium-rich oxygen barriers |
JP2002246563A (ja) * | 2001-02-20 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JP2004172232A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-11-20 JP JP2002336016A patent/JP4641702B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293580A (ja) * | 1995-04-25 | 1996-11-05 | Matsushita Electron Corp | 強誘電体薄膜キャパシタの製造方法 |
JPH1174486A (ja) * | 1997-06-24 | 1999-03-16 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2000031404A (ja) * | 1998-06-20 | 2000-01-28 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
JP2000133786A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | キャパシタ構造及びその製造方法 |
JP2001267516A (ja) * | 2000-03-16 | 2001-09-28 | Toshiba Corp | 強誘電体メモリ |
JP2002124645A (ja) * | 2000-10-16 | 2002-04-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
WO2002067302A2 (en) * | 2001-02-20 | 2002-08-29 | Micron Technology, Inc. | Rhodium-rich oxygen barriers |
JP2002246563A (ja) * | 2001-02-20 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその製造方法 |
JP2004172232A (ja) * | 2002-11-18 | 2004-06-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086561A (ja) * | 2012-10-24 | 2014-05-12 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
CN113540089A (zh) * | 2020-04-21 | 2021-10-22 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
CN113540089B (zh) * | 2020-04-21 | 2024-02-27 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4641702B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
US8236643B2 (en) | Method of manufacturing semiconductor device including ferroelectric capacitor | |
JPH10242426A (ja) | 半導体メモリセルのキャパシタ構造及びその作製方法 | |
JPH10189906A (ja) | 半導体メモリセルのキャパシタ構造及びその作製方法 | |
US8778756B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
JP2006270095A (ja) | 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法 | |
US20080017902A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2004186517A (ja) | 強誘電体型不揮発性半導体メモリ及びその製造方法 | |
US7038264B2 (en) | Semiconductor device and method for manufacturing the same | |
US20020196654A1 (en) | Semiconductor memory device | |
JPH10242410A (ja) | 半導体メモリセル及びその作製方法 | |
US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
JP2001237395A (ja) | 半導体記憶装置 | |
KR100562499B1 (ko) | 강유전체 기억 소자 및 그 제조 방법 | |
JPH10256508A (ja) | 半導体メモリ及びその作製方法 | |
JP5018772B2 (ja) | 半導体装置の製造方法 | |
JP4641702B2 (ja) | 強誘電体型不揮発性半導体メモリ及びその製造方法 | |
JP4402875B2 (ja) | 強誘電体型不揮発性半導体メモリの製造方法 | |
JP2005093605A (ja) | 半導体装置およびその製造方法 | |
JP2004186518A (ja) | 強誘電体型不揮発性半導体メモリ及びその製造方法 | |
JP2002057297A (ja) | 半導体メモリセルの製造方法 | |
US7601585B2 (en) | Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film | |
KR100688054B1 (ko) | 강유전체 소자의 콘케이브 커패시터 제작 방법 | |
KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |