CN1231771A - 具有供叠层件使用备有被保护阻挡层的半导体构件 - Google Patents
具有供叠层件使用备有被保护阻挡层的半导体构件 Download PDFInfo
- Publication number
- CN1231771A CN1231771A CN97198371A CN97198371A CN1231771A CN 1231771 A CN1231771 A CN 1231771A CN 97198371 A CN97198371 A CN 97198371A CN 97198371 A CN97198371 A CN 97198371A CN 1231771 A CN1231771 A CN 1231771A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- layer
- contact hole
- barrier layer
- packing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 25
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000012856 packing Methods 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 13
- 238000007254 oxidation reaction Methods 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及供集成电路使用的半导体构件,其中设在绝缘层(2)中的一个叠层件备有一个用插头(1)填实的接触孔(8),在孔的上面备有一个电容器,其中有一个面对插头(1)的下电极(5),一层顺电、或铁电材料的电介体(6)以及一个上电极(7)。在插头(1)和下电极(5)之间有一层用氮化硅法兰(4)围住的阻挡层(3),氮化硅层用于防止阻挡层(3)遭受氧化。
Description
本发明涉及按照权利要求1的宗旨的半导体构件，以及这种半导体构件的制造方法。
在半导体存储器构件的普通存储器元件中，作为存储器电介体使用的大多是氧化硅层，或者也用氮化硅层。然而两者的介电常数仅只是在6的范围以内。可是较高的介电常数会使相应的电容器具有较大的电容量，从而也会使其外形尺寸有所减小，如果放弃提高其电容量的话。换言之，使用大介电常数的电介体会导致相应电容器占用面积的减小，转而会提高集成的密度。
在这者方面所做的开发工作提供了介电常数不是6，而是高于6很多的材料。于是开发出，例如顺电材料(BaxST1-x)TiO3(BST)，其介电常数达到400的数量级。显然，用BST替代普通的二氧化硅或者氮化硅层能够大大提高集成密度。
另外，普通的存储元件，例如动态随机存取存储器(DRAM)，即使采用的是顺电材料，但是每当断电时，它的电荷丢失，从而在其中储存的信息也随之丢失。除此以外，由于这种普通的存储器会产生漏电电流，所以经常要重新进行重写，被称之为“更新”。也就是出于这样的原因，采用新型的铁电材料作为存储器电介体是众望所归的事。因为只有这样方才能够制成非易失性半导体存储构件，在断电时不会丢失其中的信息，并且不必经常要进行重写。
总而言之，采用铁电材料作为半导体存储器的电介体是众望所归的事实，因为这样方才能够在达到可靠的抗断电性的同时提高集成的密度。
在半导体存储器构件中实现采用这样的铁电或者顺电材料在很大的程度上要取决于怎样才能将这样的材料集成到半导体集成电路结构中去。作为铁电或者顺电材料考虑的除了以上所述的BST以外，还有(Pb,Zr)TiO3(PZT),SrBi2Ta2O9(SBT),SrBi2(Ta,Nb)O9(SBTN),SrTiO3(ST)，以及铁电和顺电聚合物或者普通的铁电和顺电材料。
虽然此类材料的介电常数高，并且出于这样的原因也采用了铁电随机存取存储器(FeRAM)，但是在实际情况下其重要作用仍然受到限制。因为，此时发现上述具有高介电常数的材料还是不能立即在半导体存储器构件中应用。因此，在例如高集成叠层件中应用高介电常数的介电材料或者铁电材料还会由于这样的原因受到很大的限制，即称之为“插头”的、或者是在接触孔中所装填的填充材料会在淀积电介体时被氧化。这种氧化的发生特别是归咎于这样的事实，即在上述具有高介电常数的介电体、或铁电材料中都要牵涉到氧化物的问题，而制造半导体构件或电容器构件的过程却必须要暴露在含氧的气氛之中。
由于电容器接触层通常使用的铂电极会渗透氧气，从而会使例如插头和电极之间的界面产生氧化，这就意味着断电。
图3所示是具有一个存储单元的这样的半导体构件。在这个半导体构件中，在设有高掺杂区9的一片半导体主体10中设有、例如用二氧化硅制作的绝缘层2，在该层中刻蚀出一个接触孔8。这个接触孔8用填充材料或者用钨或多晶硅料制造的插头1填实。在插头1的上方有一层阻挡层3，可以用例如WN、WTiN、TaN、WC等制造。阻挡层3将用、例如铂制造的下电极5与插头1隔开。在下电极5上面有一层顺电或铁电的电介体6，在其上面又有一层上电极7。在这样的半导体构件中，从一开始就在11区域中产生阻挡层3的材料的氧化，最后可能导致断电。在此情况下，氧化逐步由11区域沿着阻挡层3和电极5之间的界面14、并且沿着阻挡层3和绝缘层2之间的界面15蔓延。
特别是出于这样的原因，迄今为止，据认为将一种铁电或顺电电介体集成在高集成密度的存储器构件中的成果实际上是小于预期的程度。
为了在很大的范围内避免以上所述在电极和插头之间的介面的氧化，如今直到在一个LOCOS区的上面制造一种普通的CMOS晶体管结构之后方才淀积一层平面的高介电常数的电介体或铁电体。也就是说，要在一个MOS晶体管的漏极上连接，例如一条位线，在栅极上连接一条字线，另外在LOCOS区上有一个上电极是用铂制成的电容器，此上电极连接在MOS晶体管的源电极上，其绝缘层是用一层铁电体制成的，在此铁电体对面的第二电极(commen plate)也是，例如用铂制成的。此处的电介层可以采用，例如SBT。采用这种方法制成存储单元的尺寸例如是：10.1μm×16.5μm=167μm2=46F2，其中F按1.9μm的基数换算时。在此，电容器的面积约为：3.3μm×3.3μm=10.9μm2=3F2。也就是说，存储器或者其连接到电容器的电路所占用的面积比较大。
将一电容器敷设在LOCOS区的上面虽然是一个优点，但是，平面铁电层是可以采用溅射法或溶胶凝胶法制造的，特别是铁电的敷设要在强氧化环境中进行，氧气透过大都是用铂制成的电极的渗透不会再对设在下方的层件产生影响，因为此时业已有一种氧化物存在。
总而言之，在LOCOS区上方淀积一CMOS晶体管结构虽然是毫无问题的，但是这却可以在很大的程度上导致集成密度的降低。
在导电的插头上直接敷设铁电层倒是可能的，但是却会导致进一步地氧化，最终会转而使导电的连接不导电。
因此，本发明的任务是提供一种能够集成铁电或顺电材料结构元件的半导体构件，并且可以避免在插头的阻挡层范围内发生不希望发生的氧化；另外还提供制造这种半导体构件的制造方法。
为了解决这项任务，本发明提供了具备权利要求1的特征的半导体构件。另外还完成了一种具备权利要求5的特征的方法。
在权利要求2至4中特别提供本发明有益的改进方法。
按照本发明的半导体构件还将阻挡层做成埋置于用氮化硅层做的“氮化硅法兰”中。从而避免、例如氮化钛、氮化钨、氮化钛钨、氮化钽等的阻挡层材料遭受氧化。
借助“氮化硅法兰”可以在制造顺电或铁电介电材料时避免氧气的横向扩散。这是指在阻挡层中实际不会产生像在现有技术水平状态下那样的横向氧化。另外，还使下电极材料，例如铂会牢固粘接在氮化硅层上。
以下借助附图对本发明作详细说明。
图1按照本发明的半导体构件的第1实施例的剖面图；
图2按照本发明的半导体构件的第2实施例的剖面图；
图3现有半导体构件的剖面图。
在以上各图中，凡是相对应的部件一律标以同样的标号。
如图1中的第1实施例所示，按照本发明的半导体构件在一片具有高掺杂区9的硅基片10上敷设二氧化硅层2，它有一个接触孔8通到高掺杂区9。在二氧化硅层2中、或在硅基片10上还可以有导电区或高掺杂区13和绝缘区12。这些高掺杂区12,13可以是，例如，导电电路或LOCOS。
在接触孔8中采用填充材料或插头1填实。在例如用钨、硅、氮化硅或多晶硅等导电材料制造的插头1和采用、例如铂制的下电极5之间设有一层阻挡层3，后者可以采用导电的氮化物、碳化物、硼化物等、例如WN、WC、WTiN、TaN、TiN、TiC等制造。一种可能用于制造插头的材料是WSi。阻挡层3的四周用氮化硅4包围，后者的上沿与阻挡层3的上沿齐平。阻挡层3的上沿也可以略低于氮化硅4的上沿。在用铂制的下电极5的上面敷设一层顺电、超顺电或铁电材料的电介体6，在其上面再用一层上电极7覆盖。上电极7和/或下电极5也可以用钌、铱、钯或其导电的氧化物、例如用RuO2、IrO2等制造。
本发明的半导体构件可以采用以下列的方法为例制造。
首先制造有半导体本体10、高掺杂区9和13、绝缘区12以及氧化硅层2的CMOS平面。在刻蚀接触孔8之前先敷设氮化层4。
在刻蚀接触孔8以及用钨、硅化物或多晶硅等导电材料填满接触孔8之后，再进行反刻蚀，在插头1的上表面上开出一个开槽。反刻蚀的深度大约要与氮化硅层的厚度达到这样的适配，即要使其略小于氮化硅层4的厚度。然后，通过溅射法或MOCVD法在反刻蚀区中覆盖阻挡层3。通过再刻蚀或研磨工序，使阻挡层的上表面与氮化硅层的上表面齐平。也就是说，使氮化硅层4就像法兰一样沿着周边围住阻挡层3。
在阻挡层3的上面敷设下电极5，后者首选铂制成。然后敷设顺电、超顺电或铁电材料的电介体6，并且结构化。在电介体6的淀积过程中，以及在以后的氧化温度处理过程中，阻挡层3起到保护插头1、防止氧气对其渗透和氧化的作用。在此过程中，氮化硅层4可靠地保护所置入的阻挡层3，使其免受氧化，并且保证铂/阻挡层/插头/结构体的整体化。氮化硅是一种著名的、抗氧渗透性优越的阻挡层。它在本例的情况下防止周围环境中的氧侵入到阻挡层和下电极之间的过渡区。
本发明借此在很大的程度上提高了阻挡层3的抗氧化性。
图2所示是本发明的另一个实施例。在这个实施例中，接触孔8的周壁另外用一层氮化硅层16覆盖，这一层是在刻蚀接触孔8之后淀积而成的。
Claims (6)
1．半导体构件，供集成电路用，特别是在DRAM-和FeRAM技术中供存储器用，其中的一个叠层件在一层绝缘层(2)中有一个用填充材料或插头(1)填实的接触孔(8)，在接触孔上面有一个电容器，电容器有一个面对填充材料的电极(5)，一层超顺电、顺电或铁电材料的电介体(6)，以及一个上电极(7)，在填充材料(1)和下电极(5)之间有一阻挡层(3)，后者完全用氮化硅制成的区域围住，
其特征在于，
在接触孔(8)中的填充材料(1)的上面敷设阻挡层(3)，氮化硅区域是由在绝缘层(2)上面敷设的氮化硅层(4)构成的结构，
氮化硅层(4)与接触孔(8)邻接，
在由阻挡层(3)和氮化硅层(4)构成的平面上设有下电极(5)，电介体(6)和上电极(7)。
2．如权利要求1所述的半导体构件，
其特征在于，
填充材料是由导电材料，特别是硅化物、氮化物、钨或多晶硅构成的。
3．如权利要求1或2所述的半导体构件，
其特征在于，
下电极(5)和/或上电极(7)是由铂、钌、铱、钯或者由其导电的氧化物制成的。
4．如权利要求1至3中的一项中所述的半导体构件，
其特征在于，
阻挡层(3)是由WN、WC、WTiN、TaN、TiN或TiC制成的。
5．如权利要求1至4项中的一项中所述的半导体构件的制造方法，
其特征在于，
在制成备有一件半导体主体(10)的一CMOS平面之后，在其上面制造一层绝缘层(2)，并且敷设一层氮化硅层(4)，
在氮化硅层(4)和绝缘层(2)中开出一个接触孔(8)，
在接触孔(8)中充填导电的填充材料(1)，特别是用硅化物、氮化物、钨或多晶硅构成的填充材料，
在填充材料(1)中开出一个开槽，其深度与氮化硅层(4)的厚度相适配，
在开槽中制造一层阻挡层(3)，采用研磨或反刻蚀工序使阻挡层(3)埋置在氮化硅层(4)之中，然后
依次敷设下电极(5)，电介体(6)和上电极(7)。
6．如权利要求5所述的方法，
其特征在于，
在刻蚀成接触孔(8)之后，在其周壁上敷设一层氮化硅层(16)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640246.8 | 1996-09-30 | ||
| DE19640246A DE19640246A1 (de) | 1996-09-30 | 1996-09-30 | Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1231771A true CN1231771A (zh) | 1999-10-13 |
| CN1143398C CN1143398C (zh) | 2004-03-24 |
Family
ID=7807405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB971983712A Expired - Fee Related CN1143398C (zh) | 1996-09-30 | 1997-09-19 | 用于集成电路的半导体构件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0931355B1 (zh) |
| JP (1) | JP2001501375A (zh) |
| KR (1) | KR100442892B1 (zh) |
| CN (1) | CN1143398C (zh) |
| DE (2) | DE19640246A1 (zh) |
| TW (1) | TW386305B (zh) |
| WO (1) | WO1998015013A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053436B2 (en) | 2003-03-19 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN100347808C (zh) * | 2000-08-31 | 2007-11-07 | 微米技术股份有限公司 | 金属容器结构的平面化 |
| CN100377357C (zh) * | 2003-10-22 | 2008-03-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN100409427C (zh) * | 2000-01-03 | 2008-08-06 | 因芬尼昂技术股份公司 | 铁电半导体存储器的制法 |
| CN100419956C (zh) * | 2003-11-03 | 2008-09-17 | 因芬奈昂技术股份有限公司 | 用于抑制铁电电容器器件中的接触插头中的氧化的装置和方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3931445B2 (ja) * | 1998-09-10 | 2007-06-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| EP0996160A1 (en) | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Contact structure for a semiconductor device |
| KR100275752B1 (ko) * | 1998-11-18 | 2000-12-15 | 윤종용 | 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법 |
| JP2003536239A (ja) * | 1998-12-18 | 2003-12-02 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 金属酸化物セラミックからの移動性種の減少した拡散 |
| JP3655113B2 (ja) * | 1998-12-28 | 2005-06-02 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| JP4987796B2 (ja) * | 1999-01-08 | 2012-07-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4647050B2 (ja) * | 1999-09-28 | 2011-03-09 | ローム株式会社 | 強誘電体キャパシタ及びその製造方法 |
| WO2000046856A1 (fr) | 1999-02-04 | 2000-08-10 | Rohm Co., Ltd. | Condensateur et son procede de fabrication |
| US6348709B1 (en) | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
| DE19919110C2 (de) | 1999-04-27 | 2002-06-27 | Infineon Technologies Ag | Verfahren zum Strukturieren einer Metall- oder Metallsilizidschicht sowie ein mit diesem Verfahren hergestellter Kondensator |
| IT1314025B1 (it) | 1999-11-10 | 2002-12-03 | St Microelectronics Srl | Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su |
| JP4485701B2 (ja) * | 2000-03-02 | 2010-06-23 | 東京エレクトロン株式会社 | 半導体装置およびその製造方法 |
| JP2001284548A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2001308288A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 半導体装置の製造方法および半導体装置 |
| EP1207558A1 (en) | 2000-11-17 | 2002-05-22 | STMicroelectronics S.r.l. | Contact structure for ferroelectric memory device |
| DE10058886C1 (de) * | 2000-11-27 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten Halbleiter-Produkts |
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| JP2004522303A (ja) | 2001-04-19 | 2004-07-22 | エスティーマイクロエレクトロニクス ソチエタ レスポンサビリタ リミテ | 集積された半導体デバイスのためのコンタクト構造 |
| US6858904B2 (en) | 2001-08-30 | 2005-02-22 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
| JP4368085B2 (ja) * | 2002-01-08 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4316188B2 (ja) | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2004146551A (ja) * | 2002-10-24 | 2004-05-20 | Fujitsu Ltd | Ｐｂ系ペロブスカイト強誘電体膜を有する固体電子装置及びその製造方法 |
| KR100954115B1 (ko) | 2003-06-30 | 2010-04-23 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 제조방법 |
| US20050037521A1 (en) * | 2003-08-15 | 2005-02-17 | Uwe Wellhausen | Methods and apparatus for processing semiconductor devices by gas annealing |
| US7221034B2 (en) | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940006682B1 (ko) * | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
| JPH05136369A (ja) * | 1991-11-13 | 1993-06-01 | Sharp Corp | 半導体メモリの製造方法 |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| JP2550852B2 (ja) * | 1993-04-12 | 1996-11-06 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
| JPH0714993A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0774325A (ja) * | 1993-06-29 | 1995-03-17 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JPH0786527A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体記憶装置 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| US5883781A (en) * | 1995-04-19 | 1999-03-16 | Nec Corporation | Highly-integrated thin film capacitor with high dielectric constant layer |
| JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH09246490A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-09-30 DE DE19640246A patent/DE19640246A1/de not_active Withdrawn
-
1997
- 1997-09-19 EP EP97910216A patent/EP0931355B1/de not_active Expired - Lifetime
- 1997-09-19 DE DE59709925T patent/DE59709925D1/de not_active Expired - Lifetime
- 1997-09-19 CN CNB971983712A patent/CN1143398C/zh not_active Expired - Fee Related
- 1997-09-19 JP JP10516122A patent/JP2001501375A/ja active Pending
- 1997-09-19 WO PCT/DE1997/002133 patent/WO1998015013A1/de active IP Right Grant
- 1997-09-19 KR KR10-1999-7002737A patent/KR100442892B1/ko not_active IP Right Cessation
- 1997-09-27 TW TW086114128A patent/TW386305B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409427C (zh) * | 2000-01-03 | 2008-08-06 | 因芬尼昂技术股份公司 | 铁电半导体存储器的制法 |
| CN100347808C (zh) * | 2000-08-31 | 2007-11-07 | 微米技术股份有限公司 | 金属容器结构的平面化 |
| US7053436B2 (en) | 2003-03-19 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN1294625C (zh) * | 2003-03-19 | 2007-01-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN100377357C (zh) * | 2003-10-22 | 2008-03-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN100419956C (zh) * | 2003-11-03 | 2008-09-17 | 因芬奈昂技术股份有限公司 | 用于抑制铁电电容器器件中的接触插头中的氧化的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59709925D1 (de) | 2003-05-28 |
| EP0931355A1 (de) | 1999-07-28 |
| TW386305B (en) | 2000-04-01 |
| JP2001501375A (ja) | 2001-01-30 |
| KR20000048752A (ko) | 2000-07-25 |
| CN1143398C (zh) | 2004-03-24 |
| DE19640246A1 (de) | 1998-04-02 |
| EP0931355B1 (de) | 2003-04-23 |
| WO1998015013A1 (de) | 1998-04-09 |
| KR100442892B1 (ko) | 2004-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1143398C (zh) | 用于集成电路的半导体构件及其制造方法 | |
| US6043529A (en) | Semiconductor configuration with a protected barrier for a stacked cell | |
| KR100891239B1 (ko) | 반도체기억장치 및 그 제조방법 | |
| KR100661425B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US20020155658A1 (en) | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| KR100755373B1 (ko) | 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들 | |
| KR100555445B1 (ko) | 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법 | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1835239A (zh) | 半导体器件及其制造方法 | |
| JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
| US6670662B1 (en) | Semiconductor storage component with storage cells, logic areas and filling structures | |
| US6906908B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20020074661A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6764862B2 (en) | Method of forming ferroelectric random access memory device | |
| CN1256518A (zh) | 防止堆叠电容器的部件间相互作用的延伸沟槽 | |
| US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| US6958501B2 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| KR100604659B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100393965B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100228764B1 (ko) | 캐패시터 하부 전극 형성방법 | |
| KR100419027B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 | |
| KR20040003967A (ko) | 반도체장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130221 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130221 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130221 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151228 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040324 Termination date: 20160919 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |