JP2000183068A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000183068A
JP2000183068A JP10351862A JP35186298A JP2000183068A JP 2000183068 A JP2000183068 A JP 2000183068A JP 10351862 A JP10351862 A JP 10351862A JP 35186298 A JP35186298 A JP 35186298A JP 2000183068 A JP2000183068 A JP 2000183068A
Authority
JP
Japan
Prior art keywords
ion implantation
heat treatment
semiconductor device
semiconductor layer
projection range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10351862A
Other languages
English (en)
Inventor
Muneyuki Matsumoto
宗之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10351862A priority Critical patent/JP2000183068A/ja
Priority to US09/449,472 priority patent/US6518150B1/en
Publication of JP2000183068A publication Critical patent/JP2000183068A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Abstract

(57)【要約】 【課題】 結晶欠陥の発生が抑制された半導体装置の製
造方法を提供する。 【解決手段】 ウェハ処理工程１００では，Ｓｉ基板に
対して，不純物イオンのイオン注入工程１１０とＳｉ＋
イオンのイオン注入工程１２０と熱処理工程１３０とが
順次行われる。イオン注入工程１１０では，投影飛程Ｒ
ｐ１のイオン注入によってＳｉ基板に不純物イオンを導
入する。イオン注入工程１２０では，投影飛程Ｒｐ１よ
り小さな投影飛程Ｒｐ２のイオン注入によって，イオン
注入工程１１０を経たＳｉ基板に，Ｓｉ＋イオンを導入
する。熱処理工程１３０では，イオン注入工程１１０及
びイオン注入工程１２０を経たＳｉ基板に熱処理を施
す。結果として，ウェハ処理工程１００では，イオン注
入工程１２０で導入されたＳｉ＋イオンが，イオン注入
工程１１０で生じる空格子欠陥と結合し，空格子欠陥に
起因する結晶欠陥の発生が抑制される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体装置の製造
方法に関する。
【０００２】
【従来の技術】現在，半導体装置の製造方法において，
イオン注入（Ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ：「イ
オン打ち込み」，「インプラ」ともいわれる。）による
半導体基板への不純物導入（ドーピング）が，例えば不
純物拡散層（以下，単に「拡散層」という。）やＰ−Ｎ
接合等の形成に広く用いられている。
【０００３】特に，高エネルギイオン注入が実用化され
て以来，イオン注入による比較的深くまで達する拡散層
の形成が容易化し，半導体装置の製造方法におけるイオ
ン注入の用途は更に拡大している。例えば，ＣＭＯＳ型
ＬＳＩの製造方法などでは，Ｓｉ（シリコン）基板への
ＰＷＥＬＬ層やＮＷＥＬＬ層の形成に，ＭｅＶ（メガエ
レクトロンボルト）クラスの高エネルギイオン注入が多
用されはじめている。
【０００４】以上のようにイオン注入が半導体装置の製
造方法に多用されているのは，イオン注入が制御性及び
再現性に優れているからである。その反面，イオン注入
は不純物を導入する半導体層に結晶欠陥を生じさせ易い
というデメリットを持つ。したがって，半導体装置の製
造方法にイオン注入を適用する場合には，結晶欠陥の発
生を抑制する技術が必要である。
【０００５】まず，イオン注入による結晶欠陥の発生に
ついて，Ｓｉ基板へのイオン注入を例に挙げて説明す
る。通常，Ｓｉ基板へのイオン注入では，Ｓｉ基板の結
晶ダメージとして，過剰Ｓｉ欠陥及び空格子欠陥の２種
類の点欠陥が発生する。過剰Ｓｉ欠陥とは，Ｓｉ結晶格
子間に過剰なＳｉ原子が存在する欠陥であり，一般に
は，過剰Ｓｉの密度が大きくなる不純物イオンの投影飛
程Ｒｐ（Ｒａｎｇｅ ｏｆｐｒｏｊｅｃｔｉｏｎ）より
深い部分において主要な結晶欠陥となる。一方，空格子
欠陥とは，Ｓｉ結晶格子からＳｉ原子が欠落した欠陥で
あり，一般に，空格子欠陥の密度が大きくなる不純物イ
オンの投影飛程Ｒｐより浅い部分において，主要な結晶
欠陥となる。
【０００６】従来の半導体装置の製造方法では，かかる
点欠陥の修復には，不純物イオンの注入後にＳｉ基板に
対し後の熱処理（アニール）を行い，不純物を活性化さ
せるとともに点欠陥を回復させる方法が採用されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら，後の熱
処理だけでは上記点欠陥の完全な修復は困難である。し
たがって，従来の半導体装置の製造方法では，例えば，
残留する点欠陥が後の熱処理において転移ループを形成
し或いは格子間酸素と結びつき酸素析出核を形成し易
い。特に，イオン注入における不純物イオンの投影飛程
Ｒｐより深い部分では，形成された過剰Ｓｉ欠陥が後の
熱処理で転移ループを形成し易く，点欠陥の修復は困難
である。
【０００８】後の熱処理による点欠陥の修復には，一般
に高温の熱処理が必要であり，通常約８００℃以上の熱
処理を行う必要がある。特に高エネルギイオン注入で
は，この程度の温度の熱処理では，欠陥の完全な修復が
困難であるばかりでなく，約１０００℃以上の熱処理で
も多数の欠陥が残留する場合がある。さらに，近年で
は，シリコンウェハの大口径化等の進展により，高温の
熱処理が困難になっており，イオン注入時に発生する欠
陥の修復はますます困難となっている。
【０００９】以上説明したように，従来の半導体装置の
製造方法では，不純物拡散領域内に点欠陥の残留或いは
２次欠陥・３次欠陥の集合成長の可能性があり，半導体
装置の電気特性に悪影響を及ぼすおそれがある。
【００１０】本発明は、従来の半導体装置の製造方法が
有する上記その他の問題点を解決するために成されたも
のである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に，本願に係る発明は，第１の投影飛程のイオン注入に
よって所定の不純物イオンを半導体層に導入する第１の
イオン注入工程を含む半導体装置の製造方法において，
以下に説明する構成を採用する。
【００１２】即ち，請求項１に記載の発明は，第１のイ
オン注入工程以外に，第１の投影飛程より小さな第２の
投影飛程のイオン注入によって半導体層に該半導体層自
身の材料元素のイオンを導入する第２のイオン注入工程
を含む構成を採用する。本構成では，第２のイオン注入
工程で導入された半導体層の材料元素が，第１のイオン
注入工程において半導体層内の第１の投影飛程より浅い
領域で発生する空格子欠陥に結合する。ここで，半導体
層には，様々な半導体層，例えば，半導体基板，半導体
基板上に積層された半導体層，或いは，半導体素子内の
半導体層等が含まれる。
【００１３】したがって，半導体層内の空格子欠陥の残
留量が減少するとともに，空格子欠陥から発展する様々
な高次欠陥（例えば酸素析出核や金属析出核等）の発生
を抑制することができる。一般に，イオン注入を行った
場合，空格子欠陥は，イオン打ち込みの投影飛程（Ｒ
ｐ）より浅い部分に発生し易いため，本構成は，酸素析
出核の発生を効果的に抑制することができる。尚，第２
のイオン注入工程は，請求項２に記載の発明のように，
第１のイオン注入工程の後に行うことができる。また，
第２のイオン注入工程は，第１のイオン注入工程の前に
行うこともできる。
【００１４】請求項３に記載の発明は，第１のイオン注
入工程以外に，第１のイオン注入工程の前に行われ熱処
理により半導体層の表面付近の格子間酸素を拡散させる
予備的な熱処理工程を含む構成を採用する。本構成で
は，予備的な熱処理工程において格子間酸素が半導体層
の外に拡散する。したがって，半導体層の表面付近で
は，空格子欠陥に結合する酸素が減少し，酸素析出核の
発生を抑制することができる。一般に，空格子欠陥は，
半導体層の表面付近に発生し易いため，本構成は，酸素
析出核の発生を効果的に抑制することができる。尚，熱
処理（アニール）には，例えば，レーザアニール，電子
ビームアニール，赤外線アニール，或いは，電気炉アニ
ール等がある。
【００１５】請求項４に記載の発明は，第１のイオン注
入工程以外に，第１のイオン注入工程の後に行われ第１
の投影飛程より大きな第３の投影飛程のイオン注入によ
って半導体層に導入不純物とは異なる所定元素のイオン
を導入する第３のイオン注入工程を含む構成を採用す
る。本構成では，第３のイオン注入工程におけるイオン
注入により，第１の投影飛程と第３の投影飛程との間の
領域，即ち半導体層内の第１の投影飛程より深い領域に
空格子欠陥を発生させることができる。かかる空格子欠
陥は，半導体層の材料元素の高濃度欠陥と結合するた
め，結果的に半導体層での結晶欠陥の発生を抑えること
ができる。
【００１６】尚，本構成では，第３の投影飛程より深い
領域に新たな半導体層の材料元素の高濃度欠陥が発生す
るが，かかる欠陥の発生位置は，半導体層内の第１の投
影飛程より深い領域である。即ち，本構成では，半導体
層の材料元素の高濃度欠陥を半導体層の深くに押し込め
ていくような形となる。したがって，本構成によれば，
半導体層の材料元素の高濃度欠陥を，半導体装置の電気
特性への影響が無視できる程度の深い領域にまで押し込
めることができる。一般に，半導体層元素の高濃度欠陥
は，第１の投影飛程より深い領域で発生するため，本構
成は，半導体装置の電気特性への該高濃度欠陥による影
響を効果的に抑制することができる。
【００１７】ここで，所定元素には，請求項５に記載の
発明のように，０族元素（不活性ガスや希ガスともい
う。）を採用することが好適である。０族元素は，半導
体層内の空格子欠陥と結合し難く熱処理によって容易に
半導体層外に拡散させることが可能である。したがっ
て，本構成では，第３のイオン注入工程で他の結晶欠陥
が発生する可能性が小さい。尚，周知のように，０族元
素には，Ｈｅ（ヘリウム），Ｎｅ（ネオン），Ａｒ（ア
ルゴン），Ｋｒ（クリプトン），Ｘｅ（キセノン），及
びＲｎ（ラドン）がある。
【００１８】また，第３のイオン注入工程は，請求項６
に記載の発明のように，投影飛程を順次のばしながら２
回以上繰り返すことが好適である。本構成では，第３の
イオン注入工程を繰り返すことで，半導体層の材料元素
の高濃度欠陥をより深くへ押し込めることができる。さ
らに，本構成では，第３のイオン注入工程一回当たりの
イオン注入の注入エネルギが比較的小さくても，半導体
層の材料元素の高濃度欠陥を半導体層内の十分深い領域
に押し込むことができる。したがって，本構成によれ
ば，イオン注入による半導体層のアモルファス化を抑制
しつつ，結晶欠陥を抑えることができる。
【００１９】尚，言うまでもなく，本願に係るいずれの
発明においても，従来の半導体装置の製造方法で採用さ
れているように，例えば不純物の活性化による点欠陥の
回復とともに半導体層内のアモルファス化した領域の再
結晶化が可能な後の熱処理工程を含む構成を採用するこ
とができる。
【００２０】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２１】（第１の実施の形態）まず，図１を参照し
ながら，第１の実施の形態について説明する。ここで，
図１は，本実施の形態にかかる半導体装置の製造方法に
おけるウェハ処理工程１００を説明するための流れ図で
ある。
【００２２】図１に示すように，ウェハ処理工程１００
では，第１のイオン注入工程に相当する不純物イオンの
イオン注入工程１１０と第２のイオン注入工程に相当す
るＳｉ＋のイオン注入工程１２０と後の熱処理工程であ
る熱処理工程１３０とが順次行われる。
【００２３】尚，言うまでもなく，ウェハ処理工程１０
０には，例えば，薄膜形成工程，酸化工程，レジスト処
理工程，露光工程，エッチング工程，洗浄工程，或い
は，他の不純物導入工程や他の熱処理工程等の他の工程
を含めることができる。さらに，言うまでもなく，本実
施の形態にかかる半導体装置の製造方法には，ウェハ処
理工程１００以外に，例えば，マスク製作工程，組立工
程，或いは検査工程等の他の工程を含めることができ
る。
【００２４】まず，イオン注入工程１１０では，所定の
投影飛程Ｒｐ１のイオン注入によってＳｉ基板に不純物
イオンを導入する。ここで，本実施の形態にかかる半導
体装置の製造方法は，様々な不純物，例えば，ホウ素
（Ｂ），リン（Ｐ），ヒ素（Ａｓ）等をＳｉ基板に導入
する構成を採用することができる。
【００２５】次に，本実施の形態にかかるイオン注入工
程１２０では，投影飛程Ｒｐ１より小さな投影飛程Ｒｐ
２のイオン注入によって，イオン注入工程１１０を経た
Ｓｉ基板に，Ｓｉ＋イオンを導入する。かかるイオン注
入工程１２０では，投影飛程Ｒｐ２のピークが投影飛程
Ｒｐ１の０．５〜０．９倍の範囲となる加速エネルギで
Ｓｉ＋イオンを導入する。
【００２６】尚，イオン注入工程１２０において，導入
するＳｉ＋イオンのドーズ量は，イオン注入工程１１０
でＳｉ基板に発生する過剰な空格子欠陥を埋めるのに必
要な程度に設定する。かかるドーズ量は，例えばプロセ
スシミュレーションや過去の実験結果等から設定するこ
とができる。
【００２７】次に，熱処理工程１３０では，イオン注入
工程１１０及びイオン注入工程１２０を経たＳｉ基板に
従来同様の熱処理を施す。即ち，熱処理工程１３０で
は，Ｓｉ基板に，例えば８００℃〜１０００℃程度の熱
処理を施し，Ｓｉ基板内の不純物イオンを活性化して点
欠陥を回復させる。
【００２８】以上説明した本実施の形態では，Ｓｉ基板
に不純物イオンとは別個にＳｉ＋イオンが導入される。
かかるＳｉ＋イオンは，後の熱処理工程においてＳｉ基
板内で拡散し空格子欠陥に収まる。即ち，Ｓｉ＋により
不純物イオンのイオン注入で生じた空格子欠陥が減少
し，不純物イオンの投影飛程Ｒｐより浅い部分での酸素
析出核や金属イオンの析出核等の発生を抑制することが
できる。結果として，良好な特性の不純物拡散層を形成
することができる。尚，本実施の形態では，ウェハ処理
工程１００において，イオン注入工程１２０とイオン注
入工程１１０との実施順を入れ替え，イオン注入工程１
２０を先に行いイオン注入工程１１０を後に行う構成を
採用することも可能である。
【００２９】（第２の実施の形態）次に，第２の実施の
形態について，図２を参照しながら説明する。尚，図２
は，本実施の形態にかかる半導体装置の製造方法のウェ
ハ処理工程２００を説明するための流れ図である。
【００３０】図２に示すように，ウェハ処理工程２００
では，予備的な熱処理工程に相当する熱処理工程２１０
と第１のイオン注入工程に相当するイオン注入工程２２
０と後の熱処理工程である熱処理工程２３０とが行われ
る。
【００３１】尚，言うまでもなく，ウェハ処理工程２０
０には，例えば，薄膜形成工程，酸化工程，レジスト処
理工程，露光工程，エッチング工程，洗浄工程，或い
は，他の不純物導入工程や他の熱処理工程等の他の工程
を含めることができる。さらに，言うまでもなく，本実
施の形態にかかる半導体装置の製造方法には，ウェハ処
理工程２００以外に，例えば，マスク製作工程，組立工
程，或いは検査工程等の他の工程を含めることができ
る。
【００３２】ウェハ処理工程２００において，熱処理工
程２１０では，Ｓｉ基板を高温雰囲気で長時間熱処理
し，Ｓｉ基板表面付近の格子間酸素をＳｉ基板外部に拡
散させる。より詳細に，熱処理工程２１０を説明する
と，熱処理工程２１０では，まず，例えば約１０００℃
程度の酸化処理でＳｉ基板表面に５０〜２００ｎｍの酸
化膜を成膜し，次に，例えば約１１００℃以上の温度で
例えば２時間以上熱処理を行い，最後に，Ｓｉ基板を冷
却する。尚，かかる熱処理工程２１０での加熱速度及び
冷却速度は，Ｓｉ基板に歪みが生じない程度に設定する
ことが好適である。
【００３３】発明者の知見では，約１１００℃以上の高
温処理を行うと，特にＳｉ基板の冷却過程において，活
性化されたＳｉ基板表面側の格子間酸素が，Ｓｉ基板外
に拡散され易い。そして，かかる高温の熱処理を経るこ
とにより，Ｓｉ基板表面側の数μｍ程度の深さまでの領
域では，格子間酸素の濃度が，通常Ｓｉ基板に含まれて
いる濃度（ＯＬＤ ＡＳＴＭ値で０．８〜１．４ｅ１８
ＡＴＯＭｓ／ＣＣ）に比べて，１桁〜０．５桁以上低下
する。
【００３４】ウェハ処理工程２００では，以上説明した
熱処理工程２１０の後に，イオン注入工程２２０と熱処
理工程２３０とを順次行う。イオン注入工程２２０は，
図１に示すイオン注入工程１１０と略同一であり，熱処
理工程２３０は，図１に示す熱処理工程１３０と略同一
である。したがって，ここでは，イオン注入工程２２０
と熱処理工程２３０との詳細な説明を省略する。
【００３５】以上説明した本実施の形態では，不純物イ
オンの注入前に，予め熱処理を行いＳｉ基板表面付近の
酸素濃度を低下させている。したがって，後の熱処理工
程における酸素の空格子欠陥への結合が抑制され，酸素
析出核の発生を抑制することができる。尚，本実施の形
態では，イオン注入工程２２０と熱処理工程２３０との
間に図１に示す上記第１の実施の形態にかかるイオン注
入工程１２０を行うことにより，空格子欠陥の残留量が
低減され，酸素析出核の発生について一層の抑制を実現
することができる。
【００３６】（第３の実施の形態）次に，図３を参照し
ながら，第３の実施の形態について説明する。尚，図３
は，本実施の形態にかかる半導体装置の製造方法のウェ
ハ処理工程３００を説明するための流れ図である。
【００３７】図３に示すように，ウェハ処理工程３００
では，第１のイオン注入工程に相当するイオン注入工程
３１０と第３のイオン注入工程に相当するイオン注入工
程３２０と後の熱処理工程である熱処理工程とが順次行
われる。
【００３８】尚，言うまでもなく，ウェハ処理工程３０
０には，例えば，薄膜形成工程，酸化工程，レジスト処
理工程，露光工程，エッチング工程，洗浄工程，或い
は，他の不純物導入工程や他の熱処理工程等の他の工程
を含めることができる。さらに，言うまでもなく，本実
施の形態にかかる半導体装置の製造方法には，ウェハ処
理工程３００以外に，例えば，マスク製作工程，組立工
程，或いは検査工程等の他の工程を含めることができ
る。
【００３９】ウェハ処理工程３００において，イオン注
入工程３１０は，図１に示すイオン注入工程１１０と略
同一であり，投影飛程Ｒｐ１のイオン注入が行われる。
図１に示すイオン注入工程１１０については上述してあ
るため，ここではイオン注入工程３１０の詳細な説明を
省略する。
【００４０】次に，本実施の形態にかかるイオン注入工
程３２０では，投影飛程Ｒｐ１より大きな投影飛程Ｒｐ
３のイオン注入によって，イオン注入工程３１０を経た
Ｓｉ基板に空格子欠陥を発生させるために，所定元素の
イオンを導入する。かかるイオン注入工程３２０では，
投影飛程Ｒｐ３のピークが投影飛程Ｒｐ１の例えば１．
５〜２倍の範囲となる加速エネルギで所定元素のイオン
を導入する。
【００４１】尚，イオン注入工程３２０において，導入
する所定元素のドーズ量は，イオン注入工程３１０でＳ
ｉ基板に発生する過剰Ｓｉ欠陥を埋めるのに必要な空格
子欠陥を発生させることができる程度に設定する。かか
るドーズ量は，例えばプロセスシミュレーションや過去
の実験結果等から設定することができる。また，イオン
注入工程３２０においては，所定元素として，例えばＡ
ｒなどの不活性ガスをイオン化したものを用いることが
好適である。
【００４２】ウェハ処理工程２００において，熱処理工
程３３０は，図１に示す熱処理工程１３０と略同一であ
る。図１に示す熱処理工程１３０については上述してあ
るので，ここでは，熱処理工程３３０の詳細な説明を省
略する。
【００４３】以上説明したように本実施の形態では，後
の熱処理において，不活性ガスのイオン注入による空格
子欠陥が，不純物イオンの注入の際に投影飛程Ｒｐ１の
例えば１〜２倍の深さに発生する過剰Ｓｉ欠陥を収集す
る。したがって，過剰Ｓｉによって発生する転移ループ
など，Ｓｉ基板の比較的深い部分で発生する結晶欠陥の
発生を抑制することができる。結果として，不純物拡散
層の深い部分に形成される結晶欠陥が低減され，良好な
特性の拡散層を形成することができる。
【００４４】尚，本実施の形態においては，不活性ガス
イオンの投影飛程Ｒｐ２の例えばｌ〜２倍の深さ範囲で
新たな過剰Ｓｉによる点欠陥が発生する。かかる点欠陥
は，転移ループに発展する可能性があるが，不活性ガス
のイオン注入の加速エネルギとドーズ量とを適正に選択
し，更に不活性ガスのイオン注入を繰り返し実施するこ
とで，転移ループが不純物拡散層より深い位置で発生す
るようにコントロールすることができる。即ち，発生す
る転移ループが半導体装置の電気特性に影響を与えない
ようにすることが可能である。
【００４５】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明は本構成に限定されない。当業
者であれば，特許請求の範囲に記載された技術思想の範
囲内において，各種の修正例及び変更例を想定し得るも
のであり，それら修正例及び変更例についても本発明の
技術範囲に包含されるものと了解される。
【００４６】例えば，上記実施の形態においては，Ｓｉ
基板を適用した半導体装置の製造方法を例に挙げたが，
本発明は本構成に限定されない。本発明は，他の様々な
半導体層，例えば他の材料からなる半導体基板や半導体
素子等を適用した半導体装置の製造方法に対しても適用
することができる。
【００４７】また，上記実施の形態においては，各種の
数値例を例示して，本発明に係る半導体装置の製造方法
を例について説明したが，本発明は本構成に限定されな
い。さらに，上記実施の形態においては，不純物拡散層
の形成を含む半導体装置の製造方法を例に挙げて説明し
たが，本発明はかかる構成に限定されない。本発明は，
例えば不純物導入によるＰＮ接合の形成等を含む半導体
装置の製造方法に対しても適用することができる。
【００４８】
【発明の効果】本発明においては，不純物イオンのイオ
ン注入以外に他のイオン注入を実施することにより，半
導体層内で空格子欠陥と半導体層の材料元素の高濃度欠
陥とを相殺させることができる。また，本発明において
は，半導体層表面付近の格子間酸素の濃度を低下させる
ことにより，酸素析出核の形成が抑制される。したがっ
て，酸素や不純物金属の析出核の発生率と転移ループの
形成率とが低減され，不純物イオン注入に起因する半導
体層の結晶欠陥が大幅に発生し難くなる。
【図面の簡単な説明】
【図１】本発明を適用可能な半導体装置の製造方法を説
明するための流れ図である。
【図２】本発明を適用可能な他の半導体装置の製造方法
を説明するための流れ図である。
【図３】本発明を適用可能な他の半導体装置の製造方法
を説明するための流れ図である。
【符号の説明】
１００ ウェハ処理工程 １１０ 不純物イオンのイオン注入工程 １２０ Ｓｉ＋イオンのイオン注入工程 １３０ 後の熱処理工程 ２００ ウェハ処理工程 ２１０ 予備的な熱処理工程 ２２０ 不純物イオンのイオン注入工程 ２３０ 後の熱処理工程 ３００ ウェハ処理工程 ３１０ 不純物イオンのイオン注入工程 ３２０ 所定元素イオンのイオン注入工程 ３３０ 後の熱処理工程

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の投影飛程のイオン注入によって所
    定の不純物イオンを半導体層に導入する第１のイオン注
    入工程を含む，半導体装置の製造方法であって：前記第
    １の投影飛程より小さな第２の投影飛程のイオン注入に
    よって前記半導体層に前記半導体層の材料元素のイオン
    を導入する第２のイオン注入工程を含むことを特徴とす
    る，半導体装置の製造方法。
  2. 【請求項２】 前記第２のイオン注入工程は，前記第１
    のイオン注入工程の後に行われることを特徴とする，半
    導体装置の製造方法。
  3. 【請求項３】 イオン注入によって所定の不純物イオン
    を半導体層に導入する第１のイオン注入工程を含む，半
    導体装置の製造方法であって：前記第１のイオン注入工
    程の前に行われ，熱処理により前記半導体層の表面付近
    の格子間酸素を拡散させる予備的な熱処理工程を含むこ
    とを特徴とする，半導体装置の製造方法。
  4. 【請求項４】 第１の投影飛程のイオン注入によって所
    定の不純物イオンを半導体層に導入する第１のイオン注
    入工程を含む，半導体装置の製造方法であって：前記第
    １のイオン注入工程の後に行われ，前記第１の投影飛程
    より大きな第３の投影飛程のイオン注入によって前記半
    導体層に前記不純物イオンと異なる所定元素のイオンを
    導入する第３のイオン注入工程を含むことを特徴とす
    る，半導体装置の製造方法。
  5. 【請求項５】 前記所定元素は，０族元素であることを
    特徴とする，請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記第３のイオン注入工程は，第３の投
    影飛程を順次のばしながら２回以上繰り返されることを
    特徴とする，請求項４又は５に記載の半導体装置の製造
    方法。
JP10351862A 1998-12-10 1998-12-10 半導体装置の製造方法 Pending JP2000183068A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10351862A JP2000183068A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法
US09/449,472 US6518150B1 (en) 1998-12-10 1999-11-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10351862A JP2000183068A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000183068A true JP2000183068A (ja) 2000-06-30

Family

ID=18420127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10351862A Pending JP2000183068A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6518150B1 (ja)
JP (1) JP2000183068A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273419A (ja) * 2002-09-26 2004-09-30 Leo Elektronenmikroskopie Gmbh 電子ビーム源、そのようなビーム源を用いた電子光学装置、および電子ビーム源の駆動方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7163867B2 (en) * 2003-07-28 2007-01-16 International Business Machines Corporation Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom
US7172949B2 (en) * 2004-08-09 2007-02-06 Micron Technology, Inc. Epitaxial semiconductor layer and method
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654209A (en) * 1988-07-12 1997-08-05 Seiko Epson Corporation Method of making N-type semiconductor region by implantation
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
US5633177A (en) * 1993-11-08 1997-05-27 Advanced Micro Devices, Inc. Method for producing a semiconductor gate conductor having an impurity migration barrier
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH07247197A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置とその製造方法
US5654210A (en) * 1994-09-13 1997-08-05 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate
US5858864A (en) * 1994-09-13 1999-01-12 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate
JP3070420B2 (ja) * 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
US5506167A (en) * 1995-04-13 1996-04-09 United Microelectronics Corp. Method of making a high resistance drain junction resistor in a SRAM
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
US6008098A (en) * 1996-10-04 1999-12-28 Advanced Micro Devices, Inc. Ultra shallow junction formation using amorphous silicon layer
US5789310A (en) * 1996-12-10 1998-08-04 Advanced Micro Devices, Inc. Method of forming shallow junctions by entrapment of interstitial atoms
KR100232206B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조방법
US6136673A (en) * 1998-02-12 2000-10-24 Lucent Technologies Inc. Process utilizing selective TED effect when forming devices with shallow junctions
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
US6235599B1 (en) * 1999-10-25 2001-05-22 Advanced Micro Devices, Inc. Fabrication of a shallow doped junction having low sheet resistance using multiple implantations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273419A (ja) * 2002-09-26 2004-09-30 Leo Elektronenmikroskopie Gmbh 電子ビーム源、そのようなビーム源を用いた電子光学装置、および電子ビーム源の駆動方法
JP4675037B2 (ja) * 2002-09-26 2011-04-20 カール・ツァイス・エヌティーエス・ゲーエムベーハー 電子ビーム源、そのようなビーム源を用いた電子光学装置、および電子ビーム源の駆動方法

Also Published As

Publication number Publication date
US6518150B1 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
EP0506416A2 (en) Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
JPH10209168A (ja) 半導体装置の製造方法
JPH08203842A (ja) 半導体装置の製造方法
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
JP2000183068A (ja) 半導体装置の製造方法
JP3459658B2 (ja) 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング
JP3810168B2 (ja) 半導体基板の製造方法
JPH06283421A (ja) Ｓｏｉ基板およびその製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPH1187258A (ja) 半導体装置の製造方法
JP3912956B2 (ja) シリコン基板の製造方法
JPH0590272A (ja) 半導体装置およびその製造方法
JP2010062503A (ja) Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ
KR960026413A (ko) 실리콘 기판에의 게터링층 형성방법
JP4531339B2 (ja) 半導体基板の製造方法
JP2006134925A (ja) Ｓｏｉ基板及びその製造方法
JP4075602B2 (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JPH05326680A (ja) 半導体装置の製造方法
JPH0529243A (ja) 半導体装置の製造方法
JP4844356B2 (ja) 半導体装置の製造方法
KR960012288A (ko) 반도체 소자 제조용 웨이퍼 및 그 제작방법
JPS58137244A (ja) 半導体装置の製造方法
JPS62299015A (ja) 半導体装置の製造方法
JPS6132433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302