JPH0529243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0529243A JPH0529243A JP18065291A JP18065291A JPH0529243A JP H0529243 A JPH0529243 A JP H0529243A JP 18065291 A JP18065291 A JP 18065291A JP 18065291 A JP18065291 A JP 18065291A JP H0529243 A JPH0529243 A JP H0529243A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- ion
- impurities
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【構成】シリコン基板１上にフィールド酸化膜５を形成
したのち素子形成領域上に酸化膜６を形成する。次で基
板を１００〜４００℃に加熱し、不純物としてのＢ+ を
イオン注入する。次でＳｉ+ をイオン注入する。 【効果】Ｓｉ+ のイオン注入により、シリコン基板に形
成されたＢ+ のイオン注入による結晶欠陥を回復させる
ことができる。
したのち素子形成領域上に酸化膜６を形成する。次で基
板を１００〜４００℃に加熱し、不純物としてのＢ+ を
イオン注入する。次でＳｉ+ をイオン注入する。 【効果】Ｓｉ+ のイオン注入により、シリコン基板に形
成されたＢ+ のイオン注入による結晶欠陥を回復させる
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、イオンのエネルギーが比較的高い領域にお
いて不純物を導入し、かつ低温で活性化する方法に関す
る。
関し、特に、イオンのエネルギーが比較的高い領域にお
いて不純物を導入し、かつ低温で活性化する方法に関す
る。
【０００２】
【従来の技術】半導体デバイス、例えばＤＲＡＭに代表
されるようにその集積度が高くなるにつれて、半導体基
板への不純物の導入深さも浅くなってきており、ソース
・ドレインなどにおいてはジャンクションの深さは０．
１μｍ以下が必要になってきている。そのために、イオ
ン注入においては加速電圧は数十ＫＶ以下になってきて
おり、数ＫＶの装置の開発も進められている。しかし、
その一方においてはウエル形成時の熱サイクルの低減、
ラッチアップ防止のための高濃度埋め込み層の形成、α
線防止のための高濃度層形成さらには、ゲッタリング層
形成のための高濃度層の形成などを目的として、近年高
エネルギーを用いたイオン注入が盛んに研究されつつあ
る。
されるようにその集積度が高くなるにつれて、半導体基
板への不純物の導入深さも浅くなってきており、ソース
・ドレインなどにおいてはジャンクションの深さは０．
１μｍ以下が必要になってきている。そのために、イオ
ン注入においては加速電圧は数十ＫＶ以下になってきて
おり、数ＫＶの装置の開発も進められている。しかし、
その一方においてはウエル形成時の熱サイクルの低減、
ラッチアップ防止のための高濃度埋め込み層の形成、α
線防止のための高濃度層形成さらには、ゲッタリング層
形成のための高濃度層の形成などを目的として、近年高
エネルギーを用いたイオン注入が盛んに研究されつつあ
る。
【０００３】このような高エネルギーイオン注入におい
ては、注入ドーズ量が比較的少ない１０13ｃｍ-2程度で
は注入後適当な熱処理を行う事で注入にともなう欠陥は
実用上問題ない程度に低減できるが、ドーズ量が１０14
ｃｍ-2程度になると欠陥が増大し、リーク電流も増大す
るという問題がある。これらは、例えば塚本他により、
第３２回半導体専門講習会予稿集（１９８９年８月）ｐ
７６−７７に掲載されている。
ては、注入ドーズ量が比較的少ない１０13ｃｍ-2程度で
は注入後適当な熱処理を行う事で注入にともなう欠陥は
実用上問題ない程度に低減できるが、ドーズ量が１０14
ｃｍ-2程度になると欠陥が増大し、リーク電流も増大す
るという問題がある。これらは、例えば塚本他により、
第３２回半導体専門講習会予稿集（１９８９年８月）ｐ
７６−７７に掲載されている。
【０００４】
【発明が解決しようとする課題】前述のように、高エネ
ルギーイオン注入においては、半導体基板元素とのイオ
ン散乱確立は低エネルギーの場合に較べて減少するもの
の、かなりの欠陥を生成する事が分かる。高エネルギー
イオン注入の場合には、欠陥が発生するとその位置は基
板中奥深いために、その後の熱処理を行っても容易には
除去できない。このため半導体装置の特性及び信頼性が
低下するという問題がある。さらに、前述のように、注
入ドーズ量におおじてリーク電流も増大するために、使
用できるエネルギーと注入ドーズ量が極めて限定されて
しまうという問題があった。
ルギーイオン注入においては、半導体基板元素とのイオ
ン散乱確立は低エネルギーの場合に較べて減少するもの
の、かなりの欠陥を生成する事が分かる。高エネルギー
イオン注入の場合には、欠陥が発生するとその位置は基
板中奥深いために、その後の熱処理を行っても容易には
除去できない。このため半導体装置の特性及び信頼性が
低下するという問題がある。さらに、前述のように、注
入ドーズ量におおじてリーク電流も増大するために、使
用できるエネルギーと注入ドーズ量が極めて限定されて
しまうという問題があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、不純物をイオン注入法により半導体基板内に
導入する半導体装置の製造方法において、前記半導体基
板を加熱したのち不純物をイオン注入し次でシリコンま
たはゲルマニウムまたは不活性元素をイオン注入するも
のである。
造方法は、不純物をイオン注入法により半導体基板内に
導入する半導体装置の製造方法において、前記半導体基
板を加熱したのち不純物をイオン注入し次でシリコンま
たはゲルマニウムまたは不活性元素をイオン注入するも
のである。
【０００６】
【作用】不純物をイオン化した後、加速し半導体基板中
に不純物を導入する場合、導入イオンで基板の結晶が壊
れるのと同時に、イオンビームの効果により自己アニー
ル効果が考えられるが、通常用いられている場合には基
板温度は約１５０℃以下であり、基板の結晶が壊れる割
合の方が大きい。しかし、基板温度を数１００℃程度に
上昇させると、自己アニール効果が顕著になり結晶の壊
れる割合が顕著に低減する。また、この効果はイオンの
質量が大きいほど効果があるが、例えばボロンなどのよ
うに質量の比較的小さいものに関しては、その効果が比
較的小さい。そこで、このような軽元素のイオンを導入
した場合には、たとえ基板温度を数１００℃に加熱した
としても十分ではないので、その後電気的に影響のない
イオンを基板に注入することで、自己アニール効果を積
極的に利用できる。
に不純物を導入する場合、導入イオンで基板の結晶が壊
れるのと同時に、イオンビームの効果により自己アニー
ル効果が考えられるが、通常用いられている場合には基
板温度は約１５０℃以下であり、基板の結晶が壊れる割
合の方が大きい。しかし、基板温度を数１００℃程度に
上昇させると、自己アニール効果が顕著になり結晶の壊
れる割合が顕著に低減する。また、この効果はイオンの
質量が大きいほど効果があるが、例えばボロンなどのよ
うに質量の比較的小さいものに関しては、その効果が比
較的小さい。そこで、このような軽元素のイオンを導入
した場合には、たとえ基板温度を数１００℃に加熱した
としても十分ではないので、その後電気的に影響のない
イオンを基板に注入することで、自己アニール効果を積
極的に利用できる。
【０００７】
【実施例】以下、本発明を図面を用いて説明する。図１
（ａ）〜（ｄ）は本発明の一実施例を説明するための半
導体チップの断面図である。
（ａ）〜（ｄ）は本発明の一実施例を説明するための半
導体チップの断面図である。
【０００８】まず図１（ａ）に示すようにシリコン基板
１上に酸化膜２を３０ｎｍ、及び窒化膜３を１１０ｎｍ
の厚さに堆積後、フォトレジスト膜４を塗布しパターニ
ングを行い、窒化膜３のパターンを形成する。次に図１
（ｂ）に示すように、フォトレジスト膜４を除去後、９
８０℃で酸化を行い、フィールド酸化膜５を形成する。
１上に酸化膜２を３０ｎｍ、及び窒化膜３を１１０ｎｍ
の厚さに堆積後、フォトレジスト膜４を塗布しパターニ
ングを行い、窒化膜３のパターンを形成する。次に図１
（ｂ）に示すように、フォトレジスト膜４を除去後、９
８０℃で酸化を行い、フィールド酸化膜５を形成する。
【０００９】次に、図１（ｃ）に示すように酸化膜６を
５０ｎｍ形成後、ポリシリコン膜７を堆積しパターニン
グする。その後、シリコン基板を１００〜４００℃に加
熱したままで、ボロン等のイオンをシリコン基板中に注
入する。この時の条件としては、ボロンのエネルギーは
０．５〜１．５ＭｅＶであり、注入ドーズ量としては５
×１０13〜１０15ｃｍ-2とした。つぎに、図１（ｄ）に
示すように、シリコンイオンを引き続き注入した。エネ
ルギーとしては１〜３ＭｅＶでありドーズ量としては１
０14〜５×１０15ｃｍ-2とし、基板温度は１００〜４０
０℃とした。
５０ｎｍ形成後、ポリシリコン膜７を堆積しパターニン
グする。その後、シリコン基板を１００〜４００℃に加
熱したままで、ボロン等のイオンをシリコン基板中に注
入する。この時の条件としては、ボロンのエネルギーは
０．５〜１．５ＭｅＶであり、注入ドーズ量としては５
×１０13〜１０15ｃｍ-2とした。つぎに、図１（ｄ）に
示すように、シリコンイオンを引き続き注入した。エネ
ルギーとしては１〜３ＭｅＶでありドーズ量としては１
０14〜５×１０15ｃｍ-2とし、基板温度は１００〜４０
０℃とした。
【００１０】次にこのような基板を用いて、トランジス
ターやダイオード等を形成し電気的特性を評価した。ま
た、注入後の結晶性や欠陥の評価は後方散乱法や透過電
子顕微鏡を用いて行った。その結果、基板温度が３５０
℃以上においては注入直後から結晶性は十分に回復して
いるものの、不純物の活性化は不十分であり、その後更
にシリコンイオンを１０15ｃｍ-2導入する事により、結
晶性を崩さずに不純物の活性化を達成できた。また、基
板温度を３００℃以下にした場合でも注入直後の結晶性
は十分ではないが、更にシリコンイオンを注入する事に
より結晶性の回復と同時に活性化も実現でき、本方法を
用いる事によりプロセスの低温化が可能となる。
ターやダイオード等を形成し電気的特性を評価した。ま
た、注入後の結晶性や欠陥の評価は後方散乱法や透過電
子顕微鏡を用いて行った。その結果、基板温度が３５０
℃以上においては注入直後から結晶性は十分に回復して
いるものの、不純物の活性化は不十分であり、その後更
にシリコンイオンを１０15ｃｍ-2導入する事により、結
晶性を崩さずに不純物の活性化を達成できた。また、基
板温度を３００℃以下にした場合でも注入直後の結晶性
は十分ではないが、更にシリコンイオンを注入する事に
より結晶性の回復と同時に活性化も実現でき、本方法を
用いる事によりプロセスの低温化が可能となる。
【００１１】次に、同様にボロンの代りにリンを注入し
た場合について検討した。この場合には結晶性の回復が
やや悪く、より高温の基板温度が必要であった。例え
ば、基板温度が３５０℃の場合には注入直後でもかなり
の欠陥が残っていたが、その後更にシリコンイオンを導
入する事によりこの温度でも十分に結晶性を回復できる
事が分かった。また、より高温にする事により注入直後
の結晶性は回復できるが、活性化が不十分であり、更に
シリコンイオンを注入する事により活性化も達成でき
た。しかし、プロセスから考えると、基板温度が高いと
マスク材料に制限がでるなどの問題があり、より低温化
したい。従って、本方法を用いる事により、低温の基板
温度で不純物を注入する事により、プロセスの温度が低
い状態で結晶性を損なわずかつ活性化を十分にできる事
が分かった。
た場合について検討した。この場合には結晶性の回復が
やや悪く、より高温の基板温度が必要であった。例え
ば、基板温度が３５０℃の場合には注入直後でもかなり
の欠陥が残っていたが、その後更にシリコンイオンを導
入する事によりこの温度でも十分に結晶性を回復できる
事が分かった。また、より高温にする事により注入直後
の結晶性は回復できるが、活性化が不十分であり、更に
シリコンイオンを注入する事により活性化も達成でき
た。しかし、プロセスから考えると、基板温度が高いと
マスク材料に制限がでるなどの問題があり、より低温化
したい。従って、本方法を用いる事により、低温の基板
温度で不純物を注入する事により、プロセスの温度が低
い状態で結晶性を損なわずかつ活性化を十分にできる事
が分かった。
【００１２】上記実施例においては結晶性の回復のため
にシリコンイオンを注入した場合について説明したが、
電気的特性に変化を与えることのないＧｅやＮｅ等の不
活性元素を用いてもよい。Ｎｅを用いる場合は、例えば
エネルギーを０．５〜１．５ＭｅＶ，ドーズ量を１×１
０16ｃｍ-2の条件を用いる。
にシリコンイオンを注入した場合について説明したが、
電気的特性に変化を与えることのないＧｅやＮｅ等の不
活性元素を用いてもよい。Ｎｅを用いる場合は、例えば
エネルギーを０．５〜１．５ＭｅＶ，ドーズ量を１×１
０16ｃｍ-2の条件を用いる。
【００１３】
【発明の効果】半導体装置の製造工程における不純物導
入に関する問題としては、導入時に形成される欠陥の回
復と不純物の活性化であり、従来は高温の熱処理を行う
事でこれらの問題に対処してきた。しかし、例えば高エ
ネルギーのイオンを注入した場合には欠陥が基板奥深く
に形成されるために、その後の熱処理によって除去する
事は困難である。ここに提案する方法を用いる事によ
り、基板温度が従来の方法に比べて数１００℃程度高く
なるが、注入後特に熱処理を行わなくとも、注入時の欠
陥は極めて低減するとともに、不純物の活性化もできる
ために極めて効果的である。また、プロセス温度を従来
の９００〜１０００℃に比べて数１００℃に低減できる
ために、微細デバイスの作製にとっては、特に効果的で
ある。
入に関する問題としては、導入時に形成される欠陥の回
復と不純物の活性化であり、従来は高温の熱処理を行う
事でこれらの問題に対処してきた。しかし、例えば高エ
ネルギーのイオンを注入した場合には欠陥が基板奥深く
に形成されるために、その後の熱処理によって除去する
事は困難である。ここに提案する方法を用いる事によ
り、基板温度が従来の方法に比べて数１００℃程度高く
なるが、注入後特に熱処理を行わなくとも、注入時の欠
陥は極めて低減するとともに、不純物の活性化もできる
ために極めて効果的である。また、プロセス温度を従来
の９００〜１０００℃に比べて数１００℃に低減できる
ために、微細デバイスの作製にとっては、特に効果的で
ある。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
１ シリコン基板 ２ 酸化膜 ３ 窒化膜 ４ フォトレジスト膜 ５ フィールド酸化膜 ６ 酸化膜 ７ ポリシリコン膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 不純物をイオン注入法により半導体基板
内に導入する半導体装置の製造方法において、前記半導
体基板を加熱したのち不純物をイオン注入し次でシリコ
ンまたはゲルマニウムまたは不活性元素をイオン注入す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065291A JPH0529243A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065291A JPH0529243A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529243A true JPH0529243A (ja) | 1993-02-05 |
Family
ID=16086948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18065291A Pending JPH0529243A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618680B1 (ko) * | 2000-05-31 | 2006-09-06 | 주식회사 하이닉스반도체 | 폴리 실리콘층 형성 방법 |
| JP2007317833A (ja) * | 2006-05-25 | 2007-12-06 | Toyota Motor Corp | 半導体装置の製造方法 |
-
1991
- 1991-07-22 JP JP18065291A patent/JPH0529243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618680B1 (ko) * | 2000-05-31 | 2006-09-06 | 주식회사 하이닉스반도체 | 폴리 실리콘층 형성 방법 |
| JP2007317833A (ja) * | 2006-05-25 | 2007-12-06 | Toyota Motor Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078325B2 (en) | Process for producing a doped semiconductor substrate | |
| US4386968A (en) | Method of making semiconductor device structures by means of ion implantation under a partial pressure of oxygen | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JPH0529243A (ja) | 半導体装置の製造方法 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH09190984A (ja) | 半導体素子のウェル形成方法 | |
| JP2783410B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPS58180028A (ja) | 半導体ウエハの処理方法 | |
| WO2016166930A1 (ja) | 半導体装置の製造方法及び半導体装置の評価方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| KR100250751B1 (ko) | 반도체 소자의 제조방법 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JPH10214843A (ja) | 半導体基板の製造方法 | |
| KR960026413A (ko) | 실리콘 기판에의 게터링층 형성방법 | |
| JP2010062503A (ja) | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| KR100587050B1 (ko) | 반도체 소자의 제조방법 | |
| JP2613074B2 (ja) | 半導体装置の製造方法 | |
| JPH04293241A (ja) | 半導体基板の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| US20050048779A1 (en) | Semiconductor device and method of manufacturing the same |