CN110234801B - Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板 - Google Patents

Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板 Download PDF

Info

Publication number
CN110234801B
CN110234801B CN201880009481.9A CN201880009481A CN110234801B CN 110234801 B CN110234801 B CN 110234801B CN 201880009481 A CN201880009481 A CN 201880009481A CN 110234801 B CN110234801 B CN 110234801B
Authority
CN
China
Prior art keywords
main surface
epitaxial layer
compound semiconductor
semiconductor substrate
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880009481.9A
Other languages
English (en)
Other versions
CN110234801A (zh
Inventor
藤原新也
三好知顕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN202011621874.0A priority Critical patent/CN112838122A/zh
Publication of CN110234801A publication Critical patent/CN110234801A/zh
Application granted granted Critical
Publication of CN110234801B publication Critical patent/CN110234801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Abstract

一种作为III‑V族化合物半导体基板的磷化铟基板，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子或者以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。一种作为带有外延层的III‑V族化合物半导体基板的带有外延层的InP基板，其包含上述InP基板和设置在所述InP基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的LPD或者以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的LPD。由此，提供一种III‑V族化合物半导体基板和一种带有外延层的III‑V族化合物半导体基板，所述III‑V族化合物半导体基板和所述带有外延层的III‑V族化合物半导体基板能够减少生长在主表面上的外延层的缺陷。

Description

III-V族化合物半导体基板和带有外延层的III-V族化合物半 导体基板
技术领域
本发明涉及III-V族化合物半导体基板和带有外延层(エピタキシャル層)的III-V族化合物半导体基板。本申请要求基于2017年5月26日提交的国际申请PCT/JP2017/019722号的优先权，并且通过引用的方式将在前述国际申请中记载的全部内容以其整体并入本文中。
背景技术
诸如磷化铟基板或砷化镓基板的III-V族化合物半导体基板适合用作半导体器件的基板，并且为了通过使得在基板的主表面上生长高品质的外延层而得到高性能的半导体器件，主表面的清洗是必需的。
日本特开2010-248050号公报(专利文献1)公开了一种制造磷化铟基板(InP基板)的方法，其包括：制备磷化铟基板的步骤；用硫酸/过氧化氢混合物清洗磷化铟基板的步骤；以及在用硫酸/过氧化氢混合物清洗的步骤之后用硫酸清洗磷化铟基板的步骤。此外，公开了一种具有如下表面的磷化铟基板，其中在所述表面上，硫酸根离子浓度为0.6ng/cm2以下，并且与硫之外的元素键合的氧的浓度和碳的浓度为40原子％以下。
国际公开第2012/157476号(专利文献2)公开了一种至少一个主表面经过了镜面抛光的化合物半导体基板如GaAs、InP或GaP，其中经过了镜面抛光的表面涂布有含有氢(H)、碳(C)和氧(O)的有机物质。
现有技术文献
专利文献
专利文献1：日本特开2010-248050号公报
专利文献2：国际公开第2012/157476号
发明内容
根据本公开第一方面的III-V族化合物半导体基板是磷化铟基板(InP基板)，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子。
根据本公开第二方面的III-V族化合物半导体基板是磷化铟基板(InP基板)，其在所述主表面上以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。
根据本公开第三方面的带有外延层(外延层(エピ層))的III-V族化合物半导体基板包含根据第一方面的III-V族化合物半导体基板(即，InP基板)以及设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的光点缺陷(LPD)。
根据本公开第四方面的带有外延层(外延层(エピ層))的III-V族化合物半导体基板包含根据第二方面的III-V族化合物半导体基板(即，InP基板)以及设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在所述主表面上以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的光点缺陷(LPD)。
根据本公开第五方面的III-V族化合物半导体基板是导电砷化镓基板(导电GaAs基板)，其在所述主表面上以1.0个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。
根据本公开第六方面的带有外延层(外延层(エピ層))的III-V族化合物半导体基板包含根据第五方面的III-V族化合物半导体基板(即，导电GaAs基板)以及设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且在所述外延层具有5μm的厚度的情况下在所述主表面上以5个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷(LPD)。
根据本公开第七方面的带有外延层(外延层(エピ層))的III-V族化合物半导体基板包含III-V族化合物半导体基板以及设置在所述III-V族化合物半导体基板的主表面上的外延层，并且所述III-V族化合物半导体基板是半绝缘砷化镓基板(半绝缘GaAs基板)，所述半绝缘砷化镓基板(半绝缘GaAs基板)在主表面上以12个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，并且在所述外延层具有5μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷(LPD)。
附图说明
图1是显示在半绝缘InP基板(Fe掺杂的)的主表面上每1cm2上圆当量直径为0.19μm以上的粒子数量与在带有外延层的半绝缘InP基板(Fe掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD数量之间的关系的实例的图。
图2是显示在导电InP基板(S掺杂的)的主表面上每1cm2上圆当量直径为0.19μm以上的粒子数量与在带有外延层的导电InP基板(S掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD数量之间的关系的实例的图。
图3是显示在导电InP基板(Sn掺杂的)的主表面上每1cm2上圆当量直径为0.19μm以上的粒子数量与在带有外延层的导电InP基板(Sn掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD数量之间的关系的实例的图。
图4是显示在半绝缘InP基板(Fe掺杂的)的主表面上每1cm2上圆当量直径为0.079μm以上的粒子数量与在带有外延层的半绝缘InP基板(Fe掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD数量之间的关系的实例的图。
图5是显示在导电InP基板(S掺杂的)的主表面上每1cm2上圆当量直径为0.079μm以上的粒子数量与在带有外延层的导电InP基板(S掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD数量之间的关系的实例的图。
图6是显示在导电InP基板(Sn掺杂的)的主表面上每1cm2上圆当量直径为0.079μm以上的粒子数量与在带有外延层的导电InP基板(Sn掺杂的)的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD数量之间的关系的实例的图。
图7是显示在III-V族化合物半导体基板的主表面上的内周和外周的实例的示意性平面图。
图8是显示制造InP基板的方法的实例的流程图。
图9是显示III-V族化合物半导体基板的清洗方法的实例的示意图。
图10是显示在导电GaAs基板的主表面上每1cm2上圆当量直径为0.19μm以上的粒子数量与在带有外延层的导电GaAs基板的外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD数量之间的关系的实例的图。
图11是显示在导电GaAs基板的主表面上每1cm2上圆当量直径为0.079μm以上的粒子数量与在带有外延层的导电GaAs基板的外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD数量之间的关系的实例的图。
图12是显示在半绝缘GaAs基板的主表面上每1cm2上圆当量直径为0.19μm以上的粒子数量与在带有外延层的半绝缘GaAs基板的外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD数量之间的关系的实例的图。
图13是显示在半绝缘GaAs基板的主表面上每1cm2上圆当量直径为0.079μm以上的粒子数量与在带有外延层的半绝缘GaAs基板的外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD数量之间的关系的实例的图。
图14是显示制造导电GaAs基板和半绝缘GaAs基板的方法的实例的流程图。
具体实施方式
[本发明要解决的问题]
日本特开2010-248050号公报(专利文献1)中公开的磷化铟基板存在的问题是，尽管杂质浓度降低使得基板表面上的硫酸根离子的浓度为0.6ng/cm2以下，并且与硫之外的元素键合的氧的浓度和碳的浓度为40原子％以下，但在基板上生长的外延层在某些情况下可能具有缺陷增加的情形。
国际公开第2012/157476号中公开的化合物半导体基板存在的问题是，尽管能够保持镜面抛光表面上的杂质较低，但在基板上生长的外延层可能在某些情况下具有缺陷增加的情形。
因此，本公开的目的是解决上述问题，并提供一种在主表面上具有较少杂质即具有能够减少在主表面上生长的外延层的缺陷的洁净主表面的III-V族化合物半导体基板和带有外延层的III-V族化合物半导体基板。
[本发明的有益效果]
根据本发明，能够提供一种能够减少在主表面上生长的外延层的缺陷的在主表面上具有较少杂质即具有洁净主表面的III-V族化合物半导体基板和带有外延层的III-V族化合物半导体基板。
[实施方案的说明]
首先，将列出本发明的实施方案并进行说明。
[1]根据本发明第一方面的III-V族化合物半导体基板是InP基板(磷化铟基板，下文中同样适用)，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子。该方面能够减少设置在作为III-V族化合物半导体基板的InP基板的主表面上的外延层的缺陷。
[2]根据本发明第二方面的III-V族化合物半导体基板是InP基板，其在主表面上以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。该方面能够减少设置在作为III-V族化合物半导体基板的InP基板的主表面上的外延层的缺陷。
[3]根据第一方面或第二方面的III-V族化合物半导体基板(即，InP基板)是半绝缘InP基板(半绝缘磷化铟基板，下文中同样适用)，并且其主表面能够覆盖有保护膜。由此，半绝缘InP基板的主表面保持清洁。更具体地，即使在保存1年之后，具有覆盖有保护膜的主表面的半绝缘InP基板在保存之后仍能够减少设置在InP基板的主表面上的外延层的缺陷。在这方面，所述保护膜在外延生长之前在升温过程中蒸发，并且在外延生长之前不残留在表面上。
[4]根据第一方面或第二方面的III-V族化合物半导体基板(即，InP基板)是半绝缘InP基板，并且所述保护膜可以包含表面活性剂。由此，半绝缘InP基板的主表面保持更清洁。
[5]根据第一方面或第二方面的III-V族化合物半导体基板(即，InP基板)是半绝缘InP基板，并且所述保护膜可以具有0.3nm以上且3nm以下的厚度。由此，半绝缘InP基板的所述主表面保持更清洁。
[6]根据第一方面的III-V族化合物半导体基板是半绝缘InP基板，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子，所述主表面可以覆盖有保护膜，并且所述保护膜可以包含表面活性剂并且具有0.3nm以上且3nm以下的厚度。该方面能够进一步减少设置在半绝缘InP基板的主表面上的外延层的缺陷。
[7]根据第二方面的III-V族化合物半导体基板是半绝缘InP基板，其在主表面上以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，所述主表面可以覆盖有保护膜，并且所述保护膜可以包含表面活性剂并且具有0.3nm以上且3nm以下的厚度。该方面能够进一步减少设置在半绝缘InP基板的主表面上的外延层的缺陷。
[8]根据本发明第三方面的带有外延层的III-V族化合物半导体基板(带有外延层的III-V族化合物半导体基板，下文中同样适用)包含根据第一方面的III-V族化合物半导体基板(即，InP基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的LPD(光点缺陷)。该方面提供了一种包含更少缺陷的外延层的带有外延层的InP基板。
[9]根据本发明第四方面的带有外延层的III-V族化合物半导体基板(带有外延层的III-V族化合物半导体基板)包含根据第二方面的III-V族化合物半导体基板(即，InP基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在所述主表面上以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的LPD(光点缺陷)。该方面提供了一种包含更少缺陷的外延层的带有外延层的InP基板。
[10]根据本发明第五方面的III-V族化合物半导体基板是导电GaAs基板(导电砷化镓基板，下文中同样适用)，其在主表面上以1.0个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。该方面能够减少设置在作为III-V族化合物半导体基板的导电GaAs基板的主表面上的外延层的缺陷。
[11]根据本发明第六方面的带有外延层的III-V族化合物半导体基板(带有外延层的III-V族化合物半导体基板)包含根据第五方面的III-V族化合物半导体基板(即，导电GaAs基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在所述外延层具有5μm的厚度的情况下在所述主表面上以5个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的LPD(光点缺陷)。该方面提供了一种包含更少缺陷的外延层的带有外延层的导电GaAs基板。
[12]根据本发明第七方面的带有外延层的III-V族化合物半导体基板(带有外延层的III-V族化合物半导体基板)包含III-V族化合物半导体基板以及设置在III-V族化合物半导体基板的主表面上的外延层，并且所述III-V族化合物半导体基板是半绝缘GaAs基板(半绝缘砷化镓基板，下文中同样适用)，所述半绝缘GaAs基板(半绝缘砷化镓基板)在主表面上以12个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，并且在所述外延层具有5μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷。该方面提供了一种包含更少缺陷的外延层的带有外延层的III族化合物半导体基板(即，带有外延层的i-GaAs基板)。
[本发明实施方案的详情]
<<实施方案1>>
<III-V族化合物半导体基板>
根据本实施方案的III-V族化合物半导体基板是InP基板(磷化铟基板)，所述InP基板(磷化铟基板)在主表面上以0.22个粒子/cm2以下、优选0.11个粒子/cm2以下的量包含粒度为0.19μm以上的粒子。作为根据本实施方案的III-V族化合物半导体基板的InP基板能够减少设置在InP基板的主表面上的外延层的缺陷，这是因为在主表面上每1cm2上粒度为0.19μm以上的粒子的数量小至0.22个粒子/cm2以下。
在这方面，术语“粒子”是指附着到晶片的主表面的微细粒子(包含基板和/或外延层的板状物体)。用光散射亮点即在暗室中在聚光灯下在晶片主表面上观察到的LPD(光点缺陷)来评价主表面上每1cm2上的粒子数。另外，术语“缺陷”是指晶片主表面上的LPD，并且利用在暗室中在聚光灯下在晶片的主表面上观察到的光散射亮点来评价。另外，外延层是指通过在基板的主表面上外延生长而形成的层。
本发明人对InP基板的主表面的各种性质进行了研究，寻求降低设置在InP基板的主表面上的外延层的主表面上的LPD。如图1～3所示，已经发现，InP基板的主表面上每单位面积上粒度为0.19μm以上的粒子数量与在设置在InP基板的主表面上的外延层具有0.3μm的厚度时的主表面上每单位面积上圆当量直径为0.24μm以上的LPD数量之间存在正相关关系。此外，将InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量调节至0.22个粒子/cm2以下(优选0.11个粒子/cm2以下)，由此使得在设置在InP基板上的外延层具有0.3μm的厚度的情况下，可以将主表面上每1cm2上圆当量直径为0.24μm以上的LPD数量降低至10个缺陷/cm2以下(优选6个缺陷/cm2以下)。此外，根据以前的经验，随着外延层的LPD减少，半导体器件的劣化程度降低。以此方式，实现了本实施方案的发明。
在这方面，InP基板的主表面上的粒子的粒度是指与作为LPD测量的粒子的面积相等的圆的直径。另外，外延层主表面上的LPD的圆当量直径是指与测量的LPD面积相等的圆的直径。
此外，使用波长为488nm的氩离子激光器作为上述聚光灯的光源对InP基板的主表面上粒度为0.19μm以上的粒子的数量和在外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量进行测量。测量设备的实例包括由Tencor Corporation制造的Surfscan6220。
另外，参考图7，从均匀降低设置在InP基板的主表面上的外延层的缺陷的观点来看，在作为III-V族化合物半导体基板的InP基板的主表面上粒度为0.19μm以上的粒子被同心地分布在主表面上，在基板的外周其分布增加，并且存在于外周P2处的粒子数量对存在于整个主表面(内周P1和外周P2)上的粒子数量之比优选为50％以上，更优选为70％以上。在这方面，主表面的内周P1指的是位于中心的圆形部分，其外周P2指的是包围内周的环形部分，并且内周P1的面积等于外周P2的面积。另外，粒子同心地分布在主表面上的事实意味着粒子在主表面的同心圆上的存在概率是相等的。
根据本实施方案的InP基板可以具有添加在基板中的杂质原子。更具体地，InP基板可以是具有为了降低导电性而添加的Fe(铁)原子的半绝缘InP基板，或者具有为了增加导电性而添加的S(硫)原子和/或Sn(锡)原子的导电InP基板。在这方面，半绝缘InP基板是指例如具有1×107Ω·cm以上且5×108Ω·cm以下的比电阻的InP基板，并且导电InP基板是例如具有1Ω·cm以下的比电阻的InP基板。
对于根据本实施方案的InP基板的半绝缘InP基板，主表面优选具有保护膜。由此，抑制粒子和/或杂质原子在主表面上的附着，从而保持主表面清洁。
保护膜没有特别限制，但从通过进一步抑制粒子和/或杂质原子在主表面上的附着以进一步保持主表面清洁的观点来看，优选包含表面活性剂。另外，表面活性剂没有特别限制，但从通过进一步抑制粒子和/或杂质原子在主表面上的附着以进一步保持主表面清洁的观点来看，优选非离子表面活性剂。非离子表面活性剂的合适实例包括分子量为700～2000的如下物质：高级醇类或烷基酚类表面活性剂如聚氧化烯烷基醚、聚氧化乙烯烷基醚和聚氧化乙烯烷基苯基醚；和脂肪酸类表面活性剂如蔗糖脂肪酸盐/酯、脱水山梨糖醇脂肪酸酯、聚氧化乙烯脱水山梨糖醇脂肪酸酯、聚氧化乙烯脂肪酸酯和烷醇酰胺。
从通过利用进一步抑制粒子和/或杂质原子在主表面上的附着的保护膜进一步保持主表面清洁的观点来看，保护膜的厚度优选为0.3nm以上，更优选为0.5nm以上。另外，从抑制主表面的灰雾(くもり)的观点来看，厚度优选为3nm以下，更优选为2nm以下。通过椭偏仪(由Photonic Lattice Inc.制造的SE-101)测量保护膜的厚度。
对于根据本实施方案的InP基板的半绝缘InP基板，其主表面覆盖有保护膜，从而使得即使在半绝缘InP基板保存1年之后，仍可以减少设置在半绝缘InP基板的主表面上的外延层的缺陷。在这方面，保护膜在外延生长之前在升温过程中蒸发，并且在外延生长之前不残留在表面上。
根据本实施方案的InP基板的半绝缘InP基板在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子，主表面优选覆盖有保护膜，并且保护膜可以包含表面活性剂并且具有0.3nm以上且3nm以下的厚度。该方面能够进一步减少设置在半绝缘InP基板的主表面上的外延层的缺陷。
<制造III-V族化合物半导体基板的方法>
参考图8，制造作为根据本实施方案的III-V族化合物半导体基板的InP基板的方法没有特别限制，但是从有效制造根据本实施方案的InP基板的观点来看，所述方法优选包括：通过加工InP(磷化铟)晶体形成InP基板(磷化铟基板)的加工步骤S10；对InP基板进行抛光的抛光步骤S20；对抛光的InP基板进行粗清洗的粗清洗步骤S30；和对粗清洗后的InP基板进行精密清洗的精密清洗步骤S40。精密清洗步骤S40优选包括：用硫酸/过氧化氢混合物对粗清洗后的InP基板进行清洗的硫酸/过氧化氢混合物清洗步骤S41；用磷酸对用硫酸/过氧化氢混合物清洗后的InP基板进行清洗的磷酸清洗步骤S42；以及对用磷酸清洗后的InP基板进行干燥的干燥步骤S43。
(加工步骤)
首先，在加工步骤S10中，对InP晶体进行切片和倒角以形成InP基板。在这方面，制造InP晶体的方法没有特别限制，并且适合使用VB(垂直布里奇曼(Bridgman))法、VGF(垂直温度梯度冷冻)法、LEC(液体包封的Czochralski)法等。
(抛光步骤)
接下来，在抛光步骤S20中，对InP基板的主表面进行抛光。抛光方法没有特别限制，并且适合使用机械抛光、机械化学抛光(CMP)、化学抛光等。
(粗清洗步骤)
接下来，在粗清洗步骤S30中，对主表面被抛光的InP基板进行粗清洗。在这方面，粗清洗是指为了除去附着在主表面上的研磨剂、抛光液等而用碱性溶液清洗、用氢氟酸溶液清洗以及用碱性溶液清洗。
(精密清洗步骤)
然后，在精密清洗步骤S40中，实施硫酸/过氧化氢混合物清洗步骤S41、磷酸清洗步骤S42和干燥步骤S43。在硫酸/过氧化氢混合物清洗步骤S41中，用硫酸/过氧化氢混合物(含有硫酸和过氧化氢的水溶液)对粗清洗后的InP基板进行清洗。该步骤使得可以减少因在InP基板的主表面上的粗清洗而形成的有机膜和氧化物膜、以及附着到主表面的Si(硅)等。在磷酸清洗步骤S42中，用磷酸对用硫酸/过氧化氢混合物清洗后的InP基板进行清洗。该步骤使得可以减少源自因硫酸/过氧化氢混合物清洗而附着在InP基板的主表面上的硫酸中的SO4 2-、以及残留在主表面上的Si。从提高硫酸/过氧化氢混合物清洗步骤S41和磷酸清洗步骤S42的各自清洗效率的观点来看，优选各自在硫酸/过氧化氢混合物清洗步骤S41中用硫酸/过氧化氢混合物清洗之后和在磷酸清洗步骤S42中用磷酸清洗之后包括通过超纯水清洗而进行的清洗。在这方面，用于超纯水清洗的超纯水是指电阻率(比电阻)为18MΩ·cm以上、TOC(总有机碳)小于10μg/L(升)并且微细粒子数小于100个粒子/升的水。在干燥步骤S43中，对用磷酸清洗后的InP基板进行干燥。干燥方法没有特别限制，但从抑制粒子在主表面上的附着的观点来看，优选旋转干燥法、IPA(异丙醇)蒸气干燥法、热空气干燥法等。
参考图9，精密清洗步骤S40中的清洗方法优选为单晶片法。特别地，更优选面向下的单晶片法，其中使待清洗的主表面10m朝下，并通过单晶片法清洗。具体地，使用包含用于保持基板的保持器21、位于保持器21下方的清洗液槽23和腔室25的清洗设备20，在待清洗的主表面10m面向下的条件下将作为III-V族化合物半导体基板10的InP基板固定在保持器21上，并且在通过保持器21旋转III-V族化合物半导体基板10并移动清洗液槽23的同时，将清洗液C从主表面10m的下侧供应到主表面10m上以清洗主面10m。根据所述清洗方法，因为主表面10m面向下，所以能够防止从上方下降的粒子附着，并且因为附着到主表面10m上的粒子因重力落下而不会再次附着，所以主表面10m上的粒子能够明显减少。所述清洗方法使得可以将在作为III-V族化合物半导体基板10的InP基板的主表面10m上粒度为0.19μm以上的粒子调节至0.22个粒子/cm2以下，优选为0.11个粒子/cm2以下。
另外，参考图7，在作为III-V族化合物半导体基板10的InP基板的主表面10m上粒度为0.19μm以上的粒子同心地分布，在基板的外周其分布增加，并且存在于外周P2的粒子数量对存在于整个主表面(内周P1和外周P2)上的粒子数量之比优选为50％以上，更优选为70％以上。
精密清洗步骤S40中的传统清洗方法是以使得基板的主表面垂直于水平面的方式将多个InP基板放入盒中，并且将盒浸入清洗槽中的垂直间歇法。垂直间歇法由于从盒和/或InP基板带来大量污染而存在在清洗后在InP基板的主表面上存在许多粒子的问题，并且难以解决所述问题。
根据本实施方案的制造InP基板的方法包括上述加工步骤S10、抛光步骤S20、粗清洗步骤S30和精密清洗步骤S40，从而可以有效地制造主表面上的粒子明显减少的InP基板。
(保护膜形成步骤)
用于制造根据本实施方案的InP基板的半绝缘InP基板的方法优选地还包括保护膜形成步骤S50，所述保护膜形成步骤S50形成涂布半绝缘InP基板的主表面的保护膜。形成涂布半绝缘InP基板的主表面的保护膜使得可以保持半绝缘InP基板的主表面清洁。更具体地，半绝缘InP基板的主表面覆盖有保护膜，从而使得即使在保存1年之后也可以减少设置在半绝缘InP基板的主表面上的外延层的缺陷。在这方面，保护膜在外延生长之前在升温过程中蒸发，并且在外延生长之前不残留在表面上。
形成保护膜的方法没有特别限制，但是从有效地形成均匀的保护膜的观点来看，如国际公开第2012/157476号中所述，如下方法是优选的：将半绝缘InP基板浸入用于形成保护膜的液体(例如含有表面活性剂的水溶液)中，然后使用普通的间歇式清洗设备对基板进行旋转干燥的方法；或者使用普通的单晶片型清洗设备，在旋转半绝缘InP基板的同时，通过从半绝缘InP基板的主表面的上侧向主表面供应用于形成保护膜的液体来进行旋涂的方法。
<<实施方案2>>
<III-V族化合物半导体基板>
根据本实施方案的III-V族化合物半导体基板是InP基板(磷化铟基板)，所述InP基板(磷化铟基板)在主表面上以20个粒子/cm2以下、优选为15个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。作为根据本实施方案的III-V族化合物半导体基板的InP基板能够减少设置在InP基板的主表面上的外延层的缺陷，这是因为在主表面上每1cm2上粒度为0.079μm以上的粒子的数量小至20个粒子/cm2以下。粒子的含义、主表面上每1cm2上的粒子数的评价、缺陷的含义及其评价、以及外延层的含义与根据实施方案1的III-V族化合物半导体基板的情况相同，因此不再重复描述。
本发明人对InP基板的主表面的各种性质进行了研究，寻求降低设置在InP基板的主表面上的外延层的主表面上的LPD。如图4～6所示，已经发现，InP基板主表面上每单位面积上粒度为0.079μm以上的粒子数量与在设置在InP基板的主表面上的外延层具有0.3μm的厚度时的主表面上每单位面积上圆当量直径为0.136μm以上的LPD数量之间存在正相关关系。此外，将InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量调节至20个粒子/cm2以下(优选为15个粒子/cm2以下)，由此使得在设置在InP基板上的外延层具有0.3μm的厚度的情况下，可以将主表面上每1cm2上圆当量直径为0.136μm以上的LPD数量降低至30个缺陷/cm2以下(优选为20个缺陷/cm2以下)。此外，根据以前的经验，随着外延层的LPD减少，半导体器件的劣化程度降低。以此方式，实现了本实施方案的发明。
在这方面，InP基板的主表面上的粒子的粒度是指与作为LPD测量的粒子的面积相等的圆的直径。另外，外延层的主表面上的LPD的圆当量直径是指与测量的LPD面积相等的圆的直径。
此外，使用波长为405nm的半导体激光器作为上述聚光灯的光源对InP基板的主表面上粒度为0.079μm以上的粒子的数量和在外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量进行测量。测量设备的实例包括由TOPCON CORPORATION制造的WM-10。
在这方面，对于根据实施方案1的InP基板，使用波长为488nm的氩离子激光器对每1cm2主表面上粒度为0.19μm以上的粒子的数量进行了评价。与此相对，对于根据实施方案2的InP基板，使用波长为405nm的半导体激光器对每1cm2主表面上粒度为0.079μm以上的粒子的数量进行了评价。更具体地，对于根据实施方案2的InP基板，与根据实施方案1的InP基板相比，还评价了粒度更小的粒子，由此更精确地评价了基板主表面的清洁度。
另外，参考图7，从均匀降低设置在InP基板的主表面上的外延层的缺陷的观点来看，在作为III-V族化合物半导体基板的InP基板的主表面上粒度为0.079μm以上的粒子被同心地分布在主表面上，在基板的外周其分布增加，并且存在于外周P2处的粒子数量对存在于整个主表面(内周P1和外周P2)上的粒子数量之比优选为50％以上，更优选为70％以上。在这方面，主表面的内周P1指的是位于中心的圆形部分，其外周P2指的是包围内周的环形部分，并且内周P1的面积等于外周P2的面积。另外，粒子同心地分布在主表面上的事实意味着粒子在主表面的同心圆上的存在概率是相等的。
根据本实施方案的InP基板可以具有添加在基板中的杂质原子。更具体地，InP基板可以是具有为了降低导电性而添加的Fe(铁)原子的半绝缘InP基板，或者是具有为了增加导电性而添加的S(硫)原子和/或Sn(锡)原子的导电InP基板。
对于根据本实施方案的InP基板的半绝缘InP基板，主表面优选具有保护膜。由此，抑制粒子和/或杂质原子在主表面上的附着，从而保持主表面清洁。
保护膜没有特别限制，但从通过进一步抑制粒子和/或杂质原子在主表面上的附着以进一步保持主表面清洁的观点来看，优选包含表面活性剂。在这方面，表面活性剂没有特别限制，但从通过进一步抑制粒子和/或杂质原子对表面的粘附以进一步保持主表面清洁的观点来看，优选非离子表面活性剂。非离子表面活性剂的合适实例包括分子量为700～2000的如下物质：高级醇类或烷基酚类表面活性剂如聚氧化烯烷基醚、聚氧化乙烯烷基醚和聚氧化乙烯烷基苯基醚；和脂肪酸类表面活性剂如蔗糖脂肪酸盐/酯、脱水山梨糖醇脂肪酸酯、聚氧化乙烯脱水山梨糖醇脂肪酸酯、聚氧化乙烯脂肪酸酯和烷醇酰胺。
从通过进一步抑制粒子和/或杂质原子在主表面上的附着的保护膜以进一步保持主表面清洁的观点来看，保护膜的厚度优选为0.3nm以上，更优选为0.5nm以上。另外，从抑制主表面的灰雾的观点来看，厚度优选为3nm以下，更优选为2nm以下。通过椭偏仪(由Photonic Lattice Inc.制造的SE-101)测量保护膜的厚度。
对于根据本实施方案的InP基板的半绝缘InP基板，其主表面覆盖有保护膜，从而使得即使在半绝缘InP基板保存1年之后，仍可以减少设置在半绝缘InP基板主表面上的外延层的缺陷。在这方面，保护膜在外延生长之前在升温过程中蒸发，并且在外延生长之前不残留在表面上。
根据本实施方案的InP基板的半绝缘InP基板在主表面上以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，主表面优选覆盖有保护膜，并且保护膜可以包含表面活性剂并且具有0.3nm以上且3nm以下的厚度。该方面能够进一步减少设置在作为半绝缘InP基板的InP基板的主表面上的外延层的缺陷。
<制造III-V族化合物半导体基板的方法>
参考图8，制造作为根据本实施方案的III-V族化合物半导体基板的InP基板的方法没有特别限制，但是从有效制造根据本实施方案的InP基板的观点来看，所述方法优选包括：通过加工InP(磷化铟)晶体形成InP基板(磷化铟基板)的加工步骤S10；对InP基板进行抛光的抛光步骤S20；对抛光的InP基板进行粗清洗的粗清洗步骤S30；和对粗清洗后的InP基板进行精密清洗的精密清洗步骤S40。精密清洗步骤S40优选包括：用硫酸/过氧化氢混合物对粗清洗后的InP基板进行清洗的硫酸/过氧化氢混合物清洗步骤S41；用磷酸对用硫酸/过氧化氢混合物清洗后的InP基板进行清洗的磷酸清洗步骤S42；以及对用磷酸清洗后的InP基板进行干燥的干燥步骤S43。用于制造根据本实施方案的InP基板的半绝缘InP基板的方法优选地还包括保护膜形成步骤S50，所述保护膜形成步骤S50形成涂布半绝缘InP基板的主表面的保护膜。形成涂布半绝缘InP基板的主表面的保护膜使得可以保持半绝缘InP基板的主表面清洁。
制造根据本实施方案的InP基板的方法中的加工步骤、抛光步骤、粗清洗步骤和精密清洗步骤分别与制造根据实施方案1的InP基板的方法中的加工步骤、抛光步骤、粗清洗步骤和精密清洗步骤相同，因此不再重复描述。另外，在制造根据本实施方案的InP基板的半绝缘InP基板的方法中形成保护膜的方法也与在制造根据实施方案1的InP基板的半绝缘InP基板的方法中形成保护膜的方法相同，因此不再重复描述。
<<实施方案3>>
<带有外延层的III-V族化合物半导体基板>
根据本实施方案的外延层(外延层(エピ層))附着的III-V族化合物半导体基板包含根据实施方案1的III-V族化合物半导体基板(即，InP基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在外延层具有0.3μm的厚度的情况下在主表面上以10个缺陷/cm2以下(优选为6个缺陷/cm2以下)的量包含圆当量直径为0.24μm以上的LPD(光点缺陷)。根据本实施方案的带有外延层的III-V族化合物半导体基板(即，带有外延层的InP基板)是包含更少缺陷的外延层的带有外延层的InP基板，并且能够制造高性能半导体器件。
对于根据本实施方案的带有外延层的InP基板，设置在InP基板的主表面上的外延层没有特别限制，但是从使生长高品质外延层的能力的观点来看，优选III-V族化合物半导体层。III-V族化合物半导体层的合适实例包括13族元素如Al(铝)、Ga(镓)或In(铟)和15族元素如N(氮)、P(磷)或As(砷)的化合物半导体层，并且包括例如InP层和InxGa1-xAsyP1-y层(0≤x<1，0<y≤1)。
对于根据本实施方案的外延InP基板，通过使外延层在InP基板的主表面上生长而在InP基板的主表面上设置外延层的方法没有特别限制，但是从使得生长高品质外延层的观点来看，合适的实例包括液体外延生长(LPE)法和气相外延生长(VPE)法。VPE方法的合适实例包括氢化物VPE法、金属有机气相外延(MOVPE)法和分子束外延生长(MBE)法。
<<实施方案4>>
<带有外延层的III-V族化合物半导体基板>
根据本实施方案的外延层(外延层(エピ層))附着的III-V族化合物半导体基板包含根据实施方案2的III-V族化合物半导体基板(即，InP基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在外延层具有0.3μm的厚度的情况下在主表面上以30个缺陷/cm2以下(优选为20个缺陷/cm2以下)的量包含圆当量直径为0.136μm以上的LPD(光点缺陷)。根据本实施方案的带有外延层的III-V族化合物半导体基板(即，带有外延层的InP基板)是包含更少缺陷的外延层的带有外延层的InP基板，并且能够制造高性能半导体器件。
对于根据本实施方案的带有外延层的InP基板，设置在InP基板的主表面上的外延层没有特别限制，但是从使生长高品质外延层的能力的观点来看，优选III-V族化合物半导体层。III-V族化合物半导体层的合适实例包括13族元素如Al(铝)、Ga(镓)或In(铟)和15族元素如N(氮)、P(磷)或As(砷)的化合物半导体层，并且包括例如InP层和InxGa1-xAsyP1-y层(0≤x<1，0<y≤1)。
对于根据本实施方案的带有外延层的InP基板，通过使外延层在InP基板的主表面上生长而在InP基板的主表面上设置外延层的方法与根据实施方案4的带有外延层的InP基板的情况下的情况相同，因此不再重复描述。
<<实施方案5>>
<III-V族化合物半导体基板>
根据本实施方案的III-V族化合物半导体基板是导电GaAs基板(导电砷化镓基板)，所述导电GaAs基板(导电砷化镓基板)在主表面上以1.0个粒子/cm2以下、优选为0.6个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。作为根据本实施方案的III-V族化合物半导体基板的导电GaAs基板能够减少设置在导电GaAs基板的主表面上的外延层的缺陷，这是因为在主表面上每1cm2上粒度为0.079μm以上的粒子的数量小至1.0个粒子/cm2以下。在这方面，导电GaAs基板是指具有1Ω·cm以下的比电阻的GaAs基板。另外，导电GaAs基板包括其中传输电荷的载流子是自由电子的n型GaAs基板和其中传输电荷的载流子是空穴的p型GaAs基板。另外，粒子的含义、主表面上每1cm2上的粒子数的评价、缺陷的含义及其评价、以及外延层的含义与根据实施方案1和2的III-V族化合物半导体基板的情况相同，因此不再重复描述。
本发明人对导电GaAs基板的主表面的各种性质进行了研究，寻求降低设置在导电GaAs基板的主表面上的外延层的主表面上的LPD。如图11所示，已经发现，导电GaAs基板的主表面上每单位面积上粒度为0.079μm以上的粒子数量与在设置在导电GaAs基板的主表面上的外延层具有5μm的厚度时的主表面上每单位面积上圆当量直径为3.0μm以上的LPD数量之间存在正相关关系。此外，已经发现，将导电GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量调节至1.0个粒子/cm2以下(优选为0.6个粒子/cm2以下)，由此使得在设置在导电GaAs基板上的外延层具有5μm的厚度的情况下，可以将主表面上每1cm2上圆当量直径为3.0μm以上的LPD数量降低至5个缺陷/cm2以下(优选为4个缺陷/cm2以下)。此外，根据以前的经验，随着外延层的LPD减少，半导体器件的劣化程度降低。以此方式，实现了本实施方案的发明。
在这方面，导电GaAs基板的主表面上的粒子的粒度是指与作为LPD测量的粒子的面积相等的圆的直径。另外，外延层的主表面上的LPD的圆当量直径是指与测量的LPD面积相等的圆的直径。
此外，使用波长为405nm的半导体激光器作为上述聚光灯的光源对导电GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量进行了测量。测量设备的实例包括由TOPCON CORPORATION制造的WM-10。使用波长为405nm的半导体激光器或波长为488nm的氩离子激光器作为上述聚光灯的光源对外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量进行了测量。测量设备的实例包括由TOPCON CORPORATION制造的WM-10或由Tencor Corporation制造的Surfscan 6220。
在这方面，如图10所示，即使使用波长为488nm的氩离子激光器来评价导电GaAs基板以对导电GaAs基板的主表面上每单位面积(1cm2)上粒度为0.19μm以上的粒子的数量与在设置在导电GaAs基板的主表面上的外延层具有5μm的厚度时的主表面上每单位面积(1cm2)上圆当量直径为18μm以上的LPD的数量之间的关系进行评价时，也未发现两个数量之间的相关性。更具体地，难以通过上述方法评价导电GaAs基板的主表面的清洁度。
另外，参考图7，从均匀降低设置在导电GaAs基板的主表面上的外延层的缺陷的观点来看，在作为III-V族化合物半导体基板的导电GaAs基板的主表面上粒度为0.079μm以上的粒子被同心地分布在主表面上，在基板的外周其分布增加，并且存在于外周P2处的粒子数量对存在于整个主表面(内周P1和外周P2)上的粒子数量之比优选为50％以上，更优选为70％以上。在这方面，主表面的内周P1指的是位于中心的圆形部分，其外周P2指的是包围内周的环形部分，并且内周P1的面积等于外周P2的面积。另外，粒子同心地分布在主表面上的事实意味着粒子在主表面的同心圆上的存在概率是相等的。
根据本实施方案的导电GaAs基板可以具有添加在基板中的赋予导电性的杂质原子。上述杂质原子没有特别限制，并且其实例包括作为赋予n型导电性的施主掺杂剂的Si(硅)原子和Te(碲)原子，并且包括作为赋予p型导电性的受主掺杂剂的Zn(锌)原子。
<制造III-V族化合物半导体基板的方法>
参考图14，制造作为根据本实施方案的III-V族化合物半导体基板的导电GaAs基板的方法没有特别限制，但是从有效制造根据本实施方案的导电GaAs基板的观点来看，所述方法优选包括：通过加工导电GaAs(n型砷化镓)晶体形成导电GaAs基板的加工步骤S10；对导电GaAs基板进行抛光的抛光步骤S20；对抛光的导电GaAs基板进行粗清洗的粗清洗步骤S30；和对粗清洗后的导电GaAs基板进行精密清洗的精密清洗步骤S40。在这方面，粗清洗步骤S30优选包括用晶片清洗液进行的清洗和通过超纯水清洗进行的清洗。精密清洗步骤S40优选包括酸清洗和通过超纯水清洗进行的清洗。
(加工步骤)
首先，在加工步骤S10中，对导电GaAs晶体进行切片和倒角以形成导电GaAs基板。在这方面，制造导电GaAs晶体的方法没有特别限制，并且适合使用VB(垂直布里奇曼)法、VGF(垂直温度梯度冷冻)法、LEC(液体包封的Czochralski)法等。
(抛光步骤)
接下来，在抛光步骤S20中，对导电GaAs基板的主表面进行抛光。抛光方法没有特别限制，并且适合使用机械抛光、机械化学抛光(CMP)、化学抛光等。
(粗清洗步骤)
接下来，在粗清洗步骤S30中，对主表面被抛光的导电GaAs基板进行粗清洗。在这方面，粗清洗是指为了除去附着在主表面上的研磨剂、抛光液等用晶片清洗液进行的清洗和通过超纯水清洗进行的清洗。在这方面，用于超纯水清洗的超纯水是指电阻率(比电阻)为18MΩ·cm以上、TOC(总有机碳)小于10μg/L(升)并且微细粒子数小于100个粒子/升的水。另外，用晶片清洗液进行清洗和通过超纯水清洗进行的清洗可以重复多次。在这方面，晶片清洗液没有特别限制，但从提高导电GaAs基板的主表面的清洗效果的观点来看，优选四甲基氢氧化铵水溶液等。
(精密清洗步骤)
接下来，在精密清洗步骤S40中，对主表面被抛光的导电GaAs基板进行精密清洗。在这方面，精密清洗是指酸清洗、通过超纯水清洗进行的清洗和干燥。用于酸清洗的清洗液没有特别限制，但从提高导电GaAs基板的主表面的清洗效果的观点来看，优选硝酸水溶液等。另外，用于超纯水清洗的超纯水与用于粗清洗过程中的超纯水清洗的超纯水相同，因此不再重复描述。另外，干燥方法没有特别限制，但从抑制粒子在主表面上的附着的观点来看，优选旋转干燥法、IPA(异丙醇)蒸气干燥法、热空气干燥法等。
参考图9，精密清洗步骤S40中的清洗方法优选为单晶片法。特别地，更优选面向下的单晶片法，其中使待清洗的主表面10m朝下，并通过单晶片法清洗。具体地，使用包含用于保持基板的保持器21、位于保持器21下方的清洗液槽23和腔室25的清洗设备20，在待清洗的主表面10m面向下的条件下将作为III-V族化合物半导体基板10的导电GaAs基板固定在保持器21上，并且在通过保持器21旋转III-V族化合物半导体基板10并移动清洗液槽23的同时，将清洗液C从主表面10m的下侧供应到主表面10m上以清洗主面10m。根据所述清洗方法，因为主表面10m面向下，所以能够防止从上方下降的粒子附着，并且因为附着到主表面10m上的粒子因重力落下而不会再次附着，所以主表面10m上的粒子能够明显减少。所述清洗方法使得可以将在作为III-V族化合物半导体基板10的导电GaAs基板的主表面10m上粒度为0.079μm以上的粒子调节至1.0个粒子/cm2以下，优选为0.6个粒子/cm2以下。
另外，参考图7，在作为III-V族化合物半导体基板10的导电GaAs基板的主表面10m上粒度为0.079μm以上的粒子被同心地分布，在基板的外周其分布增加，并且存在于外周P2的粒子数量对存在于整个主表面(内周P1和外周P2)上的粒子数量之比优选为50％以上，更优选为70％以上。
精密清洗步骤S40中的传统清洗方法是以使得基板的主表面垂直于水平面的方式将多个导电GaAs基板放入盒中，并且将盒浸入清洗槽中的垂直间歇法。垂直间歇法由于从盒和/或导电GaAs基板带来大量污染而存在在清洗后在导电GaAs基板的主表面上存在许多粒子的问题，并且难以解决所述问题。
根据本实施方案的制造n-GaAs基板的方法包括上述加工步骤S10、抛光步骤S20、粗清洗步骤S30和精密清洗步骤S40，从而可以有效地制造主表面上的粒子明显减少的导电GaAs基板。
<<实施方案6>>
<带有外延层的III-V族化合物半导体基板>
根据本实施方案的外延层(外延层(エピ層))附着的III-V族化合物半导体基板包含根据实施方案5的III-V族化合物半导体基板(即，导电GaAs基板)以及设置在III-V族化合物半导体基板的主表面上的外延层，并且在外延层具有5μm的厚度的情况下在主表面上以5个缺陷/cm2以下(优选为4个缺陷/cm2以下)的量包含圆当量直径为3.0μm以上的LPD(光点缺陷)。根据本实施方案的带有外延层的III-V族化合物半导体基板(即，带有外延层的导电GaAs基板)是包含更少缺陷的外延层的带有外延层的导电GaAs基板，并且能够制造高性能半导体器件。
对于根据本实施方案的带有外延层的导电GaAs基板，设置在导电GaAs基板的主表面上的外延层没有特别限制，但是从使生长高品质外延层的能力的观点来看，优选III-V族化合物半导体层。III-V族化合物半导体层的合适实例包括13族元素如Al(铝)、Ga(镓)或In(铟)和15族元素如N(氮)、P(磷)或As(砷)的化合物半导体层，并且包括例如GaAs层、AlxGayIn1-x-yP层(0<x，0<y，x+y<1)和AlxGayIn1-x-yAs层(0<x，0<y<1，x+y≤1)。
对于根据本实施方案的带有外延层的导电GaAs基板，通过使外延层在导电GaAs基板的主表面上生长而在导电GaAs基板的主表面上设置外延层的方法与根据实施方案4的带有外延层的InP基板的情况下的情况相同，因此不再重复描述。
<<实施方案7>>
根据本发明的方面的外延层(外延层(エピ層))附着的III-V族化合物半导体基板包含III-V族化合物半导体基板以及设置在III-V族化合物半导体基板的主表面上的外延层，并且所述III-V族化合物半导体基板是半绝缘GaAs基板(半绝缘砷化镓基板)，所述半绝缘GaAs基板(半绝缘砷化镓基板)在主表面上以12个粒子/cm2以下(优选10个粒子/cm2以下)的量包含粒度为0.079μm以上的粒子，并且在外延层具有5μm的厚度的情况下在主表面上以10个缺陷/cm2以下(优选6个缺陷/cm2以下)的量包含圆当量直径为3.0μm以上的光点缺陷。该方面提供了一种包含更少缺陷的外延层的带有外延层的III族化合物半导体基板(即，带有外延层的半绝缘GaAs基板)。根据本实施方案的带有外延层的III-V族化合物半导体基板(即，带有外延层的半绝缘GaAs基板)是包含更少缺陷的外延层并且能够制造高性能半导体器件的带有外延层的半绝缘GaAs基板。在这方面，半绝缘GaAs基板是指例如具有1×107Ω·cm以上且5×108Ω·cm以下的比电阻的GaAs基板。在GaAs基板的情况下，还能够添加诸如C(碳)的杂质原子以确保半绝缘性。
本发明人已经发现，作为III-V族化合物半导体基板的半绝缘GaAs基板如图9所示通过面向下的单晶片法进行清洗，以将导电GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量调节至12个粒子/cm2以下(优选为10个粒子/cm2以下)，由此使得在设置在半绝缘GaAs基板上的外延层具有5μm的厚度的情况下，可以将主表面上每1cm2上圆当量直径为3.0μm以上的LPD数量降低至10个缺陷/cm2以下(优选为6个缺陷/cm2以下)。此外，根据以前的经验，随着外延层的LPD减少，半导体器件的劣化程度降低。更具体地，根据本实施方案的带有外延层的III-V族化合物半导体基板(即，带有外延层的半绝缘GaAs基板)是包含更少缺陷的外延层并且能够制造高性能半导体器件的带有外延层的半绝缘GaAs基板。
对于根据本实施方案的带有外延层的半绝缘GaAs基板，设置在半绝缘GaAs基板的主表面上的外延层没有特别限制，但是从使生长高品质外延层的能力的观点来看，优选III-V族化合物半导体层。III-V族化合物半导体层的合适实例包括13族元素如Al(铝)、Ga(镓)或In(铟)和15族元素如N(氮)、P(磷)或As(砷)的化合物半导体层，并且包括例如GaAs层、AlxGayIn1-x-yP层(0<x，0<y，x+y<1)和AlxGayIn1-x-yAs层(0<x，0<y<1，x+y≤1)。
对于根据本实施方案的带有外延层的半绝缘GaAs基板，通过使外延层在半绝缘GaAs基板的主表面上生长而在半绝缘GaAs基板的主表面上设置外延层的方法与根据实施方案4的带有外延层的InP基板的情况下的情况相同，因此不再重复描述。
用于制造根据本实施方案的带有外延层的半绝缘GaAs基板的半绝缘GaAs基板的制造方法没有特别限制，但如根据实施方案5的制造导电GaAs基板的方法，从有效制造根据本实施方案的半绝缘GaAs基板的观点来看，所述方法优选包括：通过加工半绝缘GaAs(n型砷化镓)晶体形成半绝缘GaAs基板的加工步骤S10；对半绝缘GaAs基板进行抛光的抛光步骤S20；对抛光的半绝缘GaAs基板进行粗清洗的粗清洗步骤S30；和对粗清洗后的半绝缘GaAs基板进行精密清洗的精密清洗步骤S40。在这方面，粗清洗步骤S30优选包括用晶片清洗液进行的清洗和通过超纯水清洗进行的清洗。精密清洗步骤S40优选包括酸清洗和通过超纯水清洗进行的清洗。制造半绝缘GaAs基板的方法中的加工步骤S10、抛光步骤S20、粗清洗步骤S30和精密清洗步骤S40分别与根据实施方案5的制造导电GaAs基板的方法中的加工步骤S10、抛光步骤S20、粗清洗步骤S30和精密清洗步骤S40相同，因此不再重复描述。
此外，用于制造半绝缘GaAs基板的方法优选还包括保护膜形成步骤S50，所述保护膜形成步骤S50形成涂布半绝缘GaAs基板的主表面的保护膜。形成涂布半绝缘GaAs基板的主表面的保护膜使得可以保持半绝缘GaAs基板的主表面清洁。更具体地，半绝缘GaAs基板的主表面覆盖有保护膜，从而使得即使在保存1年之后也可以减少设置在半绝缘GaAs基板的主表面上的外延层的缺陷。在这方面，保护膜在外延生长之前在升温过程中蒸发，并且在外延生长之前不残留在表面上。
形成保护膜的方法没有特别限制，但是从有效地形成均匀的保护膜的观点来看，如国际公开第2012/157476号中所述，如下方法是优选的：将半绝缘GaAs基板浸入用于形成保护膜的液体(例如含有表面活性剂的水溶液)中，然后使用普通的间歇式清洗设备对基板进行旋转干燥的方法；或者使用普通的单晶片型清洗设备，在旋转半绝缘GaAs基板的同时，通过从半绝缘GaAs基板的主表面的上侧向主表面供应用于形成保护膜的液体来进行旋涂的方法。
实施例
将用如下实验例I～XX对实施例、比较例和参考例进行详细描述。在这方面，认为实验例I～VI对应于根据实施方案1的III-V族化合物半导体基板(即，InP基板)和根据实施方案3的带有外延层的III-V族化合物半导体基板(即，带有外延层的InP基板)。另外，认为实验例VII～XII对应于根据实施方案2的III-V族化合物半导体基板(即，InP基板)和根据实施方案4的带有外延层的III-V族化合物半导体基板(即，带有外延层的InP基板)。另外，认为实验例XV和XVI对应于根据实施方案5的III-V族化合物半导体基板(即，导电GaAs基板)和根据实施方案6的带有外延层的III-V族化合物半导体基板(即，带有外延层的导电GaAs基板)。另外，认为实验例XIX和XX对应于根据实施方案7的带有外延层的III-V族化合物半导体基板(即，带有外延层的半绝缘GaAs基板)。
(实验例I)
1.加工
对通过VB方法制造的掺杂有Fe原子的半绝缘InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的半绝缘InP基板。对于制备的半绝缘InP基板，通过霍尔(Hall)测量法测量的比电阻为3×107Ω·cm。
2.抛光
通过机械抛光和化学机械抛光将经加工的半绝缘InP基板的主表面抛光至镜面，其中由JIS B0601：2001定义的所述主表面的算术平均粗糙度Ra为0.3nm以下。
3.粗清洗
根据垂直间歇法，将抛光的半绝缘InP基板通过在室温(25℃)下的10质量％的胆碱水溶液中浸渍5分钟来用碱性溶液进行清洗，通过在室温(25℃)下的5质量％的氢氟酸水溶液中浸渍5分钟来用氢氟酸溶液进行清洗，并进一步通过在室温(25℃)下的5质量％的胆碱水溶液中浸渍5分钟来用碱性溶液进行清洗。
4.精密清洗
将粗清洗后的半绝缘InP基板按照面向下的单晶片法或垂直间歇法进行精密清洗。关于面向下的单晶片法，如实施例I-M1～I-M3，使用图9所示的清洗设备通过硫酸/过氧化氢混合物清洗、超纯水清洗、磷酸清洗和超纯水清洗进行精密清洗。在硫酸/过氧化氢混合物清洗中，在室温(25℃)下，以0.25L(升)/分钟的速度将含有96质量％硫酸和30质量％过氧化氢的水溶液供应至半绝缘InP基板的主表面并持续1分钟；在超纯水清洗中，在室温(25℃)下，以5L(升)/分钟的速度将超纯水供应至半绝缘InP基板的主表面并持续5分钟；在磷酸清洗中，在室温(25℃)下，以0.2L(升)/分钟的速度将25质量％的磷酸水溶液供应至半绝缘InP基板的主表面并持续1分钟；并且在超纯水清洗中，在室温(25℃)下，以5L(升)/分钟的速度将超纯水供应至半绝缘InP基板的主表面并持续5分钟。关于垂直间歇法，如实施例I-B1～I-B15，在硫酸/过氧化氢混合物清洗中，在室温(25℃)下，将半绝缘InP基板的主表面在20L含有96质量％硫酸和30质量％过氧化氢的水溶液中浸渍2分钟；在超纯水清洗中，在室温(25℃)下，以15L(升)/分钟的速度向半绝缘InP基板的主表面供应超纯水5分钟；在磷酸清洗中，将半绝缘InP基板的主表面在20L(升)25质量％的磷酸水溶液中浸渍5分钟；并且在超纯水清洗中，在室温(25℃)下，以15L(升)/分钟的速度向半绝缘InP基板的主表面供应超纯水5分钟。
使用由Tencor Corporation制造的Surfscan 6220(光源：波长为488nm的氩离子激光器)，在Gain 4和Throughput介质条件下作为LPD(光点缺陷)对精密清洗后半绝缘InP基板的主表面上除距外边缘3mm的环形部分之外的部分中每1cm2上粒度为0.19μm以上的粒子的数量进行了测量。表1总结了在半绝缘InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子的数量(粒子数/cm2)以及外周上粒度为0.19μm以上的粒子数量对所述主表面上粒度为0.19μm以上的粒子数量之比(％)。
5.外延层的生长
在经过精密清洗的半绝缘InP基板的主表面上，通过MOVPE法生长厚度为0.3μm的InP层作为外延层。
使用由Tencor Corporation制造的Surfscan 6220(光源：波长为488nm的氩离子激光器)，在Gain 4和Throughput介质条件下对得到的带有外延层的半绝缘InP基板的外延层的主表面上除距外边缘3mm的环形部分之外的部分中每1cm2上圆当量直径为0.24μm以上的LPD(光点缺陷)的数量进行了测量。结果总结在表1中。此外，将InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在带有外延层的InP基板的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD(光点缺陷)的数量之间的关系绘制于图1中。
Figure BDA0002150497720000311
参考表1和图1，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少半绝缘InP基板的主表面上粒度为0.19μm以上的粒子，结果，减少在带有外延层的半绝缘InP基板的外延层的主表面上圆当量直径为0.24μm以上的LPD。此外，将半绝缘InP基板的主表面上粒度为0.19μm以上的粒子调节至0.22个粒子/cm2以下，使得可以在带有外延层的半绝缘InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.24μm以上的LPD减少至10个缺陷/cm2以下。
(实验例II)
对于以与实验例I的实施例I-M1～I-M3相同的方式制备的半绝缘InP基板，以与实验例I中相同的方式测量了在主表面上每1cm2上粒度为0.19μm以上的粒子数量。
1.保护膜的形成
如国际公开第2012/157476号中所述，使用普通的单晶片型清洗设备，在旋转所得到的半绝缘InP基板的同时，将由Wako Pure Chemical Industries,Ltd.制造的0.08质量％的NCW 1001的水溶液作为含有表面活性剂的液体从半绝缘InP基板的主表面的上侧供应至主表面以用于旋涂，从而形成1.5nm厚的保护膜。通过椭偏仪(由Photonic LatticeInc.制造的SE-101)测量保护膜的厚度。
2.1年的保存
将具有覆盖有保护膜的主表面的半绝缘InP基板放入单晶片托盘(由Entegris,Inc.制造)中，放入铝质的带角撑板的储物袋(ガゼット袋)中，进行抽真空，然后充入氮气，此外，将该铝质的带角撑板的储物袋放入另一个铝质的带角撑板的储物袋中，进行抽真空，然后用装有氮气的袋子保存1年。
3.外延层的生长
在保存1年之后的覆盖有保护膜的半绝缘InP基板的主表面上，以与实验例I中相同的方式生长0.3μm厚的InP层作为外延层。
使用由Tencor Corporation制造的Surfscan 6220在Gain 4和Throughput介质条件下对得到的带有外延层的半绝缘InP基板的外延层的主表面上除距外边缘3mm的环形部分之外的部分中每1cm2上圆当量直径为0.24μm以上的LPD(光点缺陷)的数量进行了测量。
对于得到的带有外延层的半绝缘InP基板，在保存1年之前在半绝缘InP基板的主表面上粒度为0.19μm以上的粒子对应于0.08个粒子/cm2(即0.22个粒子/cm2以下)，并且在保存1年之后在半绝缘InP基板的主表面上生长的厚度为0.3μm的外延层上圆当量直径为0.24μm以上的LPD对应于3.40个缺陷/cm2(即，10个缺陷/cm2以下)。如刚才所述，以这种方式用保护膜涂布半绝缘InP基板的主表面，使得即使在保存1年之后也可以使得在覆盖有保护膜的半绝缘InP基板的主表面上生长缺陷更少的外延层。
(实验例III)
对通过VB方法制造的掺杂有S原子的导电InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的导电InP基板。对于制备的导电InP基板，通过霍尔测量方法测量的比电阻为1×10-3Ω·cm。
以与实验例I中相同的方式对经加工的导电InP基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长厚度为0.3μm的InP层(外延层)。表2以与实验例I中相同的方式总结了在导电InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子的数量(粒子/cm2)，在外周上粒度为0.19μm以上的粒子数量对主表面上粒度为0.19μm以上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量(缺陷/cm2)。此外，将导电InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在带有外延层的InP基板的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量之间的关系绘制于图2中。
Figure BDA0002150497720000341
参考表2和图2，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少导电InP基板的主表面上粒度为0.19μm以上的粒子，结果，减少在带有外延层的导电InP基板的外延层的主表面上圆当量直径为0.24μm以上的LPD。此外，将导电InP基板的主表面上粒度为0.19μm以上的粒子调节至0.22个粒子/cm2以下，使得可以在带有外延层的导电InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.24μm以上的LPD减少至10个缺陷/cm2以下。
(实验例IV)
对通过VB方法制造的掺杂有Sn原子的导电InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的n型导电InP基板。对于制备的导电InP基板，通过霍尔测量方法测量的比电阻为2×10-3Ω·cm。
以与实验例I中相同的方式对经加工的导电InP基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长厚度为0.3μm的InP层(外延层)。表3以与实验例I中相同的方式总结了在导电InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子的数量(粒子/cm2)，在外周上的粒子数量对主表面上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量(缺陷/cm2)。此外，将InP基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在带有外延层的导电InP基板的外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量之间的关系绘制于图3中。
Figure BDA0002150497720000361
参考表3和图3，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少导电InP基板的主表面上粒度为0.19μm以上的粒子，结果，减少在带有外延层的导电InP基板的外延层的主表面上圆当量直径为0.24μm以上的LPD。此外，将导电InP基板的主表面上粒度为0.19μm以上的粒子调节至0.22个粒子/cm2以下，使得可以在带有外延层的导电InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.24μm以上的LPD减少至10个缺陷/cm2以下。
(实验例V)
对通过VB方法制造的掺杂有Fe原子的半绝缘InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的半绝缘InP基板。对于制备的半绝缘InP基板，通过霍尔测量方法测量的比电阻为3×107Ω·cm。以与实验例I中相同的方式对经加工的半绝缘InP基板的主表面进行抛光并进行粗清洗和精密清洗。
使用由TOPCON CORPORATION制造的WM-10(光源：波长为405nm的半导体激光器)在高入射模式和标准扫描模式的条件下对精密清洗之后半绝缘InP基板的主表面上除了距外边缘3mm的环形部分之外的部分中每1cm2上粒度为0.079μm以上的粒子的数量作为LPD(光点缺陷)进行了测量。表4总结了在半绝缘InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量(粒子/cm2)以及在外周上粒度为0.079μm以上的粒子数量对主表面上粒度为0.079μm以上的粒子数量之比(％)。
在经过精密清洗的半绝缘InP基板的主表面上，通过MOVPE法生长厚度为0.3μm的InP层作为外延层。使用由TOPCON CORPORATION制造的WM-10(光源：波长为405nm的半导体激光器)在高入射模式和标准扫描模式的条件下对得到的带有外延层的半绝缘InP基板的外延层的主表面上除了距外边缘3mm的环形部分之外的部分中每1cm2上圆当量直径为0.136μm以上的LPD(光点缺陷)的数量进行了测量。将结果总结在表4中。此外，将在半绝缘InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在带有外延层的半绝缘InP基板的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD(光点缺陷)数量之间的关系绘制于图4中。
Figure BDA0002150497720000391
参考表4和图4，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少半绝缘InP基板的主表面上粒度为0.079μm以上的粒子，结果，减少在带有外延层的半绝缘InP基板的外延层的主表面上圆当量直径为0.136μm以上的LPD。此外，将半绝缘InP基板的主表面上粒度为0.079μm以上的粒子调节至20个粒子/cm2以下，使得可以在带有外延层的半绝缘InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.136μm以上的LPD减少至30个缺陷/cm2以下。
(实验例VI)
对于以与实验例V的实施例V-M1～V-M3相同的方式制备的半绝缘InP基板，以与实验例V中相同的方式对在主表面上每1cm2上粒度为0.079μm以上的粒子数量进行了测量。以与实验例II中相同的方式，制备了各自具有形成在主表面上的保护膜的半绝缘InP基板，并保存1年。在保存1年之后的覆盖有保护膜的半绝缘InP基板的主表面上，以与实验例II相同的方式生长0.3μm厚的InP层作为外延层。以与实验例V中相同的方式对在保存1年之前半绝缘InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量和在其外延层的主表面上每1cm2上圆当量直径为0.24μm以上的LPD的数量进行了测量。
对于得到的带有外延层的半绝缘InP基板，在保存1年之前在半绝缘InP基板的主表面上粒度为0.079μm以上的粒子对应于6.80个粒子/cm2(即20个粒子/cm2以下)，并且在保存1年之后在半绝缘InP基板的主表面上生长的厚度为0.3μm的外延层上圆当量直径为0.136μm以上的LPD对应于15.7个缺陷/cm2(即，30个缺陷/cm2以下)。如刚才所述，以这种方式用保护膜涂布半绝缘InP基板的主表面，使得即使在保存1年之后也可以使得在覆盖有保护膜的半绝缘InP基板的主表面上生长缺陷更少的外延层。
(实验例VII)
对通过VB方法制造的掺杂有S原子的导电InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的导电InP基板。对于制备的InP基板，通过霍尔测量方法测量的比电阻为1×10-3Ω·cm。
以与实验例I中相同的方式对经加工的导电InP基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长厚度为0.3μm的InP层(外延层)。表5以与实验例V中相同的方式总结了在导电InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量(粒子/cm2)，在外周上粒度为0.079μm以上的粒子数量对主表面上粒度为0.079μm以上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量(缺陷/cm2)。此外，将导电InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在带有外延层的导电InP基板的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量之间的关系绘制于图5中。
Figure BDA0002150497720000421
参考表5和图5，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少导电InP基板的主表面上粒度为0.079μm以上的粒子，结果，减少在带有外延层的导电InP基板的外延层的主表面上圆当量直径为0.136μm以上的LPD。此外，将导电InP基板的主表面上粒度为0.079μm以上的粒子调节至20个粒子/cm2以下，使得可以在带有外延层的导电InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.136μm以上的LPD减少至30个缺陷/cm2以下。
(实验例VIII)
对通过VB方法制造的掺杂有Sn原子的导电InP晶体进行切片和倒角以制备多个直径为3英寸且厚度为750μm的导电InP基板。对于制备的导电InP基板，通过霍尔测量方法测量的比电阻为2×10-3Ω·cm。
以与实验例I中相同的方式对经加工的导电InP基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长厚度为0.3μm的InP层(外延层)。表6以与实验例V中相同的方式总结了在导电InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量(粒子/cm2)，在外周上粒度为0.079μm以上的粒子数量对主表面上粒度为0.079μm以上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量(缺陷/cm2)。此外，将导电InP基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在带有外延层的导电InP基板的外延层的主表面上每1cm2上圆当量直径为0.136μm以上的LPD的数量之间的关系绘制于图6中。
Figure BDA0002150497720000441
参考表6和图6，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少导电InP基板的主表面上粒度为0.079μm以上的粒子，结果，减少在带有外延层的导电InP基板的外延层的主表面上圆当量直径为0.136μm以上的LPD。此外，将导电InP基板的主表面上粒度为0.079μm以上的粒子调节至20个粒子/cm2以下，使得可以在带有外延层的导电InP基板的外延层具有0.3μm的厚度的情况下将主表面上圆当量直径为0.136μm以上的LPD减少至30个缺陷/cm2以下。
(实验例IX)
1.加工
对通过VB方法制造的掺杂有Si原子的导电GaAs晶体进行切片和倒角以制备多个直径为6英寸且厚度为750μm的导电GaAs基板。对于制备的导电GaAs基板，通过霍尔测量法测量的比电阻为1×10-3Ω·cm。
2.抛光
通过机械抛光和化学机械抛光将经加工的导电GaAs基板的主表面抛光至镜面，其中由JIS B0601：2001定义的主表面的算术平均粗糙度Ra为0.3nm以下。
3.粗清洗
将抛光的导电GaAs基板按照垂直间歇法在室温(25℃)下在0.5体积％的四甲基氢氧化铵水溶液中浸渍5分钟，用超纯水清洗3分钟(电阻率(比电阻)为18MΩ·cm以上，TOC(总有机碳)小于10μg/L(升)，且微细粒子数小于100个粒子/(L)升，下文中同样适用)，在室温(25℃)下用0.5体积％的四甲基氢氧化铵水溶液浸渍5分钟，并在室温(25℃)下浸渍在超纯水中。
4.精密清洗
根据面向下的单晶片法或垂直间歇法，通过如下酸清洗、超纯水清洗两次以及干燥，对粗清洗后的导电GaAs基板进行精密清洗。关于面向下的单晶片法，作为实施例IX-M1～IX-M3，使用图9所示的清洗设备，在酸清洗中，将室温(25℃)下pH 5的硝酸水溶液以1L(升)/分钟的速度供应至n-GaAs基板的主表面，并且在超纯水清洗中，在室温(25℃)下以1L(升)/分钟的速度将超纯水供应至导电GaAs基板的主表面。在垂直间歇法中，作为实施例IX-B1～IX-B13，在酸洗中，将基板在室温(25℃)下在10L(升)pH 5的硝酸水溶液中浸渍3分钟，并且在超纯水清洗中，在室温(25℃)下以15L(升)/分钟的速度供应超纯水3分钟。另外，在干燥中，在面向下的单晶片法和垂直间歇法中的任一种方法中均实施离心吹扫干燥。
使用由Tencor Corporation制造的Surfscan 6220(光源：波长为488nm的氩离子激光器)，在Gain 4和Throughput介质条件下作为LPD(光点缺陷)对精密清洗后导电GaAs基板的主表面上除距外边缘3mm的环形部分之外的部分中每1cm2上粒度为0.19μm以上的粒子的数量进行了测量。表7总结了在导电GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子的数量(粒子/cm2)以及外周上粒度为0.19μm以上的粒子数量对所述主表面上粒度为0.19μm以上的粒子数量之比(％)。
5.外延层的生长
在经过精密清洗的导电GaAs基板的主表面上，通过MOVPE方法生长厚度为5μm的Al0.5Ga0.5As层作为外延层。
使用由Tencor Corporation制造的Surfscan 6220(光源：波长为488nm的氩离子激光器)，在Gain 4和Throughput介质条件下对得到的带有外延层的导电GaAs基板的外延层的主表面上除距外边缘3mm的环形部分之外的部分中每1cm2上圆当量直径为0.24μm以上的LPD(光点缺陷)的数量进行了测量。结果总结在表7中。此外，将n-GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在带有外延层的导电GaAs基板的外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD(光点缺陷)的数量之间的关系绘制于图10中。
Figure BDA0002150497720000481
参考表7和图10，通过使用由Tencor Corporation制造的Surfscan6220(光源：波长为488nm的氩离子激光器)的LPD测量，难以评价导电GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在外延层具有3.0μm的厚度的情况下在带有外延层的导电GaAs基板的主表面上每1cm2上圆当量直径为18μm以上的LPD的数量之间的关系。
(实验例X)
对通过VB方法制造的掺杂有Si原子的导电GaAs晶体进行切片和倒角以制备多个直径为6英寸且厚度为750μm的n型导电GaAs基板。对于制备的导电GaAs基板，通过霍尔测量法测量的比电阻为2×10-3Ω·cm。以与实验例IX中相同的方式对经加工的导电GaAs基板的主表面进行抛光，并进行粗清洗和精密清洗。
使用由TOPCON CORPORATION制造的WM-10(光源：波长为405nm的半导体激光器)在高入射模式和标准扫描模式的条件下对精密清洗之后导电GaAs基板的主表面上除了距外边缘3mm的环形部分之外的部分中每1cm2上粒度为0.079μm以上的粒子的数量作为LPD(光点缺陷)进行了测量。表8总结了在导电GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量(粒子/cm2)以及在外周上粒度为0.079μm以上的粒子数量对主表面上粒度为0.079μm以上的粒子数量之比(％)。
在经加工的导电GaAs基板的主表面上，通过MOVPE法生长厚度为5μm的Al0.5Ga0.5As层作为外延层。使用由TOPCON CORPORATION制造的WM-10(光源：波长为405nm的半导体激光器)在高入射模式和标准扫描模式的条件下对得到的带有外延层的导电GaAs基板的外延层的主表面上除了距外边缘3mm的环形部分之外的部分中每1cm2上圆当量直径为0.136μm以上的LPD(光点缺陷)的数量进行了测量。将结果总结在表10中。此外，将在导电GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在带有外延层的导电GaAs基板的外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD(光点缺陷)数量之间的关系绘制于图11中。
Figure BDA0002150497720000511
参考表8和图11，将精密清洗从垂直间歇法改变为面向下的单晶片法使得可以减少导电GaAs基板的主表面上粒度为0.079μm以上的粒子，结果，减少在带有外延层的导电GaAs基板的外延层具有5μm的厚度的情况下在主表面上圆当量直径为3.0μm以上的LPD。此外，将导电GaAs基板的主表面上粒度为0.079μm以上的粒子调节至1.0个粒子/cm2以下，使得可以在带有外延层的导电GaAs基板的外延层具有5μm的厚度的情况下将主表面上圆当量直径为3.0μm以上的LPD减少至5个缺陷/cm2以下。
(实验例XI)
对通过VB方法制造的掺杂有C原子的半绝缘GaAs晶体进行切片和倒角以制备多个直径为6英寸且厚度为750μm的半绝缘GaAs基板。对于制备的半绝缘GaAs基板，通过霍尔测量方法测量的比电阻为2×108Ω·cm。以与实验例IX中相同的方式对经加工的半绝缘GaAs基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长GaAs层(外延层)。
表9以与实验例IX中相同的方式总结了在半绝缘GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量(粒子/cm2)，在外周上粒度为0.19μm以上的粒子数量对主表面上粒度为0.19μm以上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量(缺陷/cm2)。此外，将半绝缘GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在带有外延层的半绝缘GaAs基板的外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD的数量之间的关系绘制于图12中。
Figure BDA0002150497720000531
参考表9和图12，通过使用由Tencor Corporation制造的Surfscan6220(光源：波长为488nm的氩离子激光器)的LPD测量，半绝缘GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量与在外延层具有5μm的厚度的情况下在带有外延层的半绝缘GaAs基板的主表面上每1cm2上圆当量直径为18μm以上的LPD数量之间的关系并不明确，但明显的是，与通过垂直间歇法对主表面进行清洗的情况相比，利用面向下的单晶片法可以减少外延之后的LPD。
更具体地，对于通过面向下的单晶片法进行了精密清洗的半绝缘GaAs基板，即使在基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量方面，通过面向下的单晶片法进行了精密清洗的半绝缘GaAs基板与通过垂直间歇法进行了精密清洗的半绝缘GaAs基板相当，但是在设置在基板的外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD的数量进一步减少。具体地，带有外延层的半绝缘GaAs基板在主表面上以3.0个粒子/cm2以下的量包含粒度为0.19μm以上的粒子，并且在外延层的厚度为5μm的情况下以8.0个粒子/cm2以下的量包含圆当量直径为18μm以上的LPD。然而，其详细原因尚不清楚。
(实验例XII)
对于以与实验例XI的实施例XI-M1～XI-M3相同的方式制备的半绝缘GaAs基板，以与实验例IX中相同的方式对在主表面上每1cm2上粒度为0.19μm以上的粒子数量进行了测量。以与实验例II中相同的方式，制备了各自具有形成在主表面上的保护膜的半绝缘GaAs基板，并保存1年。在保存1年之后的覆盖有保护膜的半绝缘GaAs基板的主表面上，以与实验例IX相同的方式生长5μm厚的Al0.5Ga0.5As层作为外延层。以与实验例IX中相同的方式对保存1年之前半绝缘GaAs基板的主表面上每1cm2上粒度为0.19μm以上的粒子数量和在其外延层的主表面上每1cm2上圆当量直径为18μm以上的LPD的数量进行了测量。
对于得到的带有外延层的半绝缘GaAs基板，在保存1年之前在半绝缘GaAs基板的主表面上粒度为0.19μm以上的粒子对应于2.50个粒子/cm2(即3.0个粒子/cm2以下)，并且在保存1年之后在半绝缘GaAs基板的主表面上生长的厚度为5μm的外延层上圆当量直径为18μm以上的LPD对应于3.30个缺陷/cm2(即，8.0个缺陷/cm2以下)。如刚才所述，以这种方式用保护膜涂布半绝缘GaAs基板的主表面，使得即使在保存1年之后也可以使得在覆盖有保护膜的半绝缘GaAs基板的主表面上生长缺陷更少的外延层。
(实验例XIII)
对通过VB方法制造的掺杂有C原子的半绝缘GaAs晶体进行切片和倒角以制备多个直径为6英寸且厚度为750μm的半绝缘GaAs基板。对于制备的半绝缘GaAs基板，通过霍尔测量方法测量的比电阻为2×108Ω·cm。以与实验例IX中相同的方式对经加工的半绝缘GaAs基板的主表面进行抛光并进行粗清洗和精密清洗，然后在主表面上生长InP层(外延层)。
表10以与实验例X中相同的方式总结了在半绝缘GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量(粒子/cm2)，在外周上粒度为3.0μm以上的粒子数量对主表面上粒度为3.0μm以上的粒子数量之比(％)，以及在外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量(缺陷/cm2)。此外，将半绝缘GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在带有外延层的i-GaAs基板的外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量之间的关系绘制于图13中。
Figure BDA0002150497720000561
参考表10和图13，即使通过使用由TOPCON CORPORATION制造的WM-10(光源：波长为488nm的半导体激光器)的LPD测量，半绝缘GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量与在外延层具有5μm的厚度的情况下在带有外延层的半绝缘GaAs基板的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量之间的关系也并不明确，但明显的是，与通过垂直间歇法对主表面进行清洗的情况相比，利用面向下的单晶片法可以减少外延之后的LPD。
更具体地，对于通过面向下的单晶片法进行了精密清洗的半绝缘GaAs基板，即使在基板的主表面上每1cm2上粒度为0.079μm以上的粒子数量方面，通过面向下的单晶片法进行了精密清洗的半绝缘GaAs基板与通过垂直间歇法进行了精密清洗的半绝缘GaAs基板相当，但是在设置在基板上的外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量进一步减少。具体地，带有外延层的半绝缘GaAs基板在主表面上以12个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，并且在外延层的厚度为5μm的情况下以10个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷。然而，其详细原因尚不清楚。
(实验例XIV)
对于以与实验例XIII的实施例XIII-M1～XIII-M3相同的方式制备的半绝缘GaAs基板，以与实验例X中相同的方式对在主表面上每1cm2上粒度为0.079μm以上的粒子数量进行了测量。以与实验例II中相同的方式，制备了各自具有形成在主表面上的保护膜的半绝缘GaAs基板，并保存1年。在保存1年之后的覆盖有保护膜的半绝缘GaAs基板的主表面上，以与实验例IX相同的方式生长5μm厚的Al0.5Ga0.5As层作为外延层。以与实验例X中相同的方式对保存1年之前半绝缘GaAs基板的主表面上每1cm2上粒度为0.079μm以上的粒子的数量和在其外延层的主表面上每1cm2上圆当量直径为3.0μm以上的LPD的数量进行了测量。
对于得到的带有外延层的半绝缘GaAs基板，在保存1年之前在半绝缘GaAs基板的主表面上粒度为0.079μm以上的粒子对应于10.3个粒子/cm2(即12个粒子/cm2以下)，并且在保存1年之后在半绝缘GaAs基板的主表面上生长的厚度为5μm的外延层上圆当量直径为3.0μm以上的LPD对应于8.1个缺陷/cm2(即，10个缺陷/cm2以下)。如刚才所述，以这种方式用保护膜涂布半绝缘GaAs基板的主表面，使得即使在保存1年之后也可以使得在覆盖有保护膜的半绝缘GaAs基板的主表面上生长缺陷更少的外延层。
本文中公开的实施方案和实例应当在所有方面都认为是示例性的，而不是限制性的。本发明的范围不是由上述实施方案和实例限定，而是由权利要求限定，并且旨在包括与权利要求等同的含义以及在所述范围内的所有变化。
标号说明
10：III-V族化合物半导体基板；10m：主表面；20：清洗设备；21：保持器；23：清洗液槽；25：腔室；S10：加工步骤；S20：抛光步骤；S30：粗清洗步骤；S40：精密清洗步骤；S41：硫酸/过氧化氢混合物清洗步骤；S42：磷酸清洗步骤；S43：干燥步骤；S50：保护膜形成步骤；P1：内周；P2：外周

Claims (11)

1.一种III-V族化合物半导体基板，所述III-V族化合物半导体基板为磷化铟基板，其中，所述III-V族化合物半导体基板在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子，
其中所述粒子是指附着到所述主表面的微细粒子，
所述III-V族化合物半导体基板通过如下方法制得，所述方法包括精密清洗步骤，所述精密清洗步骤包括面向下的单晶片法。
2.一种III-V族化合物半导体基板，所述III-V族化合物半导体基板为磷化铟基板，其中，所述III-V族化合物半导体基板在主表面上以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，
其中所述粒子是指附着到所述主表面的微细粒子，
所述III-V族化合物半导体基板通过如下方法制得，所述方法包括精密清洗步骤，所述精密清洗步骤包括面向下的单晶片法。
3.根据权利要求1或2所述的III-V族化合物半导体基板，其中
所述III-V族化合物半导体基板是半绝缘磷化铟基板，并且
所述主表面覆盖有保护膜。
4.根据权利要求3所述的III-V族化合物半导体基板，其中所述保护膜包含表面活性剂。
5.根据权利要求3所述的III-V族化合物半导体基板，其中所述保护膜具有0.3nm以上且3nm以下的厚度。
6.根据权利要求4所述的III-V族化合物半导体基板，其中所述保护膜具有0.3nm以上且3nm以下的厚度。
7.一种带有外延层的III-V族化合物半导体基板，所述带有外延层的III-V族化合物半导体基板包含根据权利要求1所述的III-V族化合物半导体基板和设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且
在所述外延层具有0.3μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的光点缺陷。
8.一种带有外延层的III-V族化合物半导体基板，所述带有外延层的III-V族化合物半导体基板包含根据权利要求2所述的III-V族化合物半导体基板和设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且
在所述外延层具有0.3μm的厚度的情况下在所述主表面上以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的光点缺陷。
9.一种III-V族化合物半导体基板，所述III-V族化合物半导体基板是导电砷化镓基板，其中，所述III-V族化合物半导体基板在主表面上以1.0个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，
其中所述粒子是指附着到所述主表面的微细粒子，
所述III-V族化合物半导体基板通过如下方法制得，所述方法包括精密清洗步骤，所述精密清洗步骤包括面向下的单晶片法。
10.一种带有外延层的III-V族化合物半导体基板，所述带有外延层的III-V族化合物半导体基板包含根据权利要求9所述的III-V族化合物半导体基板和设置在所述III-V族化合物半导体基板的所述主表面上的外延层，并且
在所述外延层具有5μm的厚度的情况下在所述主表面上以5个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷。
11.一种带有外延层的III-V族化合物半导体基板，所述带有外延层的III-V族化合物半导体基板包含III-V族化合物半导体基板和设置在所述III-V族化合物半导体基板的所述主表面上的外延层，
所述III-V族化合物半导体基板是半绝缘砷化镓基板、并且在主表面上以12个粒子/cm2以下的量包含粒度为0.079μm以上的粒子，并且
在所述外延层具有5μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为3.0μm以上的光点缺陷，
其中所述粒子是指附着到所述主表面的微细粒子，
所述III-V族化合物半导体基板通过如下方法制得，所述方法包括精密清洗步骤，所述精密清洗步骤包括面向下的单晶片法。
CN201880009481.9A 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板 Active CN110234801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011621874.0A CN112838122A (zh) 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017019722 2017-05-26
JPPCT/JP2017/019722 2017-05-26
PCT/JP2018/017452 WO2018216440A1 (ja) 2017-05-26 2018-05-01 Ｉｉｉ－ｖ族化合物半導体基板およびエピタキシャル層付ｉｉｉ－ｖ族化合物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011621874.0A Division CN112838122A (zh) 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Publications (2)

Publication Number Publication Date
CN110234801A CN110234801A (zh) 2019-09-13
CN110234801B true CN110234801B (zh) 2021-01-12

Family

ID=64395646

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011621874.0A Pending CN112838122A (zh) 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
CN201880009481.9A Active CN110234801B (zh) 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011621874.0A Pending CN112838122A (zh) 2017-05-26 2018-05-01 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Country Status (6)

Country Link
US (2) US10964786B2 (zh)
EP (1) EP3514266A4 (zh)
JP (1) JP6477990B1 (zh)
CN (2) CN112838122A (zh)
TW (1) TWI679733B (zh)
WO (1) WO2018216440A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838122A (zh) 2017-05-26 2021-05-25 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
WO2024057533A1 (ja) * 2022-09-16 2024-03-21 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005472A (ja) * 2005-06-22 2007-01-11 Sumitomo Electric Ind Ltd 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法
CN101452894A (zh) * 2007-12-04 2009-06-10 住友电气工业株式会社 GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法
CN102187020A (zh) * 2009-04-20 2011-09-14 住友电气工业株式会社 磷化铟基板的制造方法、外延晶片的制造方法、磷化铟基板及外延晶片

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519846A (en) 1984-03-08 1985-05-28 Seiichiro Aigo Process for washing and drying a semiconductor element
JPH05291228A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd ウェーハ洗浄装置及び洗浄方法
JPH07211688A (ja) * 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
US6352592B1 (en) * 1998-01-16 2002-03-05 Silicon Valley Group, Thermal Systems Llc Free floating shield and semiconductor processing system
US6287178B1 (en) 1999-07-20 2001-09-11 International Business Machines Corporation Wafer carrier rinsing mechanism
WO2001033618A1 (fr) * 1999-10-29 2001-05-10 Matsushita Electric Industrial Co., Ltd. Procede de nettoyage de substrat et procede de fabrication de dispositif semi-conducteur
JP4350364B2 (ja) * 2002-12-12 2009-10-21 昭和電工株式会社 洗浄剤組成物、半導体ウェーハの洗浄方法および製造方法
WO2005112106A1 (ja) * 2004-05-19 2005-11-24 Nippon Mining & Metals Co., Ltd. ウェハ保管容器
JP2006016249A (ja) 2004-07-01 2006-01-19 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板とＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板の洗浄方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
KR100691212B1 (ko) * 2006-11-17 2007-03-12 애플티(주) 반도체 웨이퍼 세정장치 및 이를 이용한 반도체 웨이퍼제조 장치
JP4697272B2 (ja) 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
JP5218476B2 (ja) * 2010-06-03 2013-06-26 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2012218951A (ja) * 2011-04-05 2012-11-12 Jvc Kenwood Corp 半導体基板及び半導体基板の製造方法
DE202012013658U1 (de) 2011-05-18 2019-04-30 Sumitomo Electric Industries, Ltd. Verbindungshalbleitersubstrat
CN102456549B (zh) 2011-11-08 2014-06-25 北京通美晶体技术有限公司 磷化铟晶片及其表面清洗方法
JP5991036B2 (ja) * 2012-06-13 2016-09-14 住友電気工業株式会社 受光素子および光学装置
JP6229933B2 (ja) * 2013-09-27 2017-11-15 株式会社Ｓｃｒｅｅｎホールディングス 処理カップ洗浄方法、基板処理方法および基板処理装置
CN112838122A (zh) 2017-05-26 2021-05-25 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005472A (ja) * 2005-06-22 2007-01-11 Sumitomo Electric Ind Ltd 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法
CN101452894A (zh) * 2007-12-04 2009-06-10 住友电气工业株式会社 GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法
CN102187020A (zh) * 2009-04-20 2011-09-14 住友电气工业株式会社 磷化铟基板的制造方法、外延晶片的制造方法、磷化铟基板及外延晶片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Investigation for Epi-ready Treatment Process of InP Substrates;J.S.Song,et al.;《Journal of the Korean Physical Society》;20090228;第54卷(第2期);744-748 *

Also Published As

Publication number Publication date
JP6477990B1 (ja) 2019-03-06
JPWO2018216440A1 (ja) 2019-06-27
EP3514266A4 (en) 2022-05-11
TW201901862A (zh) 2019-01-01
US20210057527A1 (en) 2021-02-25
US20200052075A1 (en) 2020-02-13
WO2018216440A1 (ja) 2018-11-29
CN110234801A (zh) 2019-09-13
EP3514266A1 (en) 2019-07-24
CN112838122A (zh) 2021-05-25
US11444161B2 (en) 2022-09-13
TWI679733B (zh) 2019-12-11
US10964786B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
CN106716596B (zh) 通过升华制造大直径碳化硅晶体及相关半导体sic晶片的方法
US9000567B2 (en) Compound semiconductor substrate
JP6296177B2 (ja) インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
US11444161B2 (en) Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
TWI722923B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI735256B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
TWI722922B (zh) 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法
Chand et al. A comprehensive study and methods of elimination of oval defects in MBE-GaAs
WO2023139759A1 (ja) Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法
WO2022168369A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
JP2020107729A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant