WO2023139759A1

WO2023139759A1 - Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法

Info

Publication number: WO2023139759A1
Application number: PCT/JP2022/002223
Authority: WO
Inventors: 和希野田; 康二上松; 文毅中西
Original assignee: 住友電気工業株式会社
Priority date: 2022-01-21
Filing date: 2022-01-21
Publication date: 2023-07-27
Also published as: JPWO2023139759A1; TW202334520A

Abstract

ＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有し、上記主表面は、オリエンテーションフラット又はノッチを有し、かつ外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の第１領域、及び主表面の中心からオリエンテーションフラット又はノッチへ向かう方向に、主表面の中心から第１仮想線まで延びる仮想の線分である第１基準線を有し、主表面の中心１箇所と、第１基準線に対し、各々０度、９０度、１８０度及び２７０度の角度を有し、上記中心から第１仮想線まで延びる仮想の線分４本における中点４箇所と、第１基準線に対し、各々４５度、１３５度、２２５度及び３１５度の角度を有し、上記中心から第１仮想線まで延びる仮想の線分４本における終端点４箇所との合計９箇所の測定点で粒径が０．０７９μｍ以上となるパーティクルの個数を計測して算出される上記個数の標準偏差及び平均値は、標準偏差／平均値≦０．９という関係を満たす。

Description

ＩＩＩ－Ｖ族化合物半導体単結晶基板およびその製造方法

　本開示は、ＩＩＩ－Ｖ族化合物半導体単結晶基板およびその製造方法に関する。

　リン化インジウム単結晶基板、ヒ化ガリウム単結晶基板などのＩＩＩ－Ｖ族化合物半導体単結晶基板は、半導体デバイスの基板として好適に用いられている。高特性の半導体デバイスは、従来よりＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面上に高品質なエピタキシャル層を成長させることによって得られることが知られる。高品質なエピタキシャル層とは、欠陥の少ないあるいは欠陥のないエピタキシャル層を意味する。高品質なエピタキシャル層は、上記主表面において不純物が少ない場合、すなわち上記主表面が清浄である場合に成長させることができる。このためＩＩＩ－Ｖ族化合物半導体単結晶基板に対しては、主表面が清浄であることが要請されている。国際公開第２０１８／２１６４４０号（特許文献１）は、上記要請に対応し、清浄な主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板を提案している。

国際公開第２０１８／２１６４４０号

　本開示に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、上記主表面は、オリエンテーションフラットまたはノッチを有し、上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有し、上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．０７９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦０．９という関係を満たし、かつ上記第１領域において、上記粒径が０．０７９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上１３．０個／ｃｍ²以下である。

　本開示に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板であり、上記主表面は、オリエンテーションフラットまたはノッチを有し、上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有し、上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．１９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦１．２５という関係を満たし、かつ上記第１領域において、上記粒径が０．１９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上０．６２個／ｃｍ²以下である。

　本開示に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法は、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体から、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板を得るための清浄工程を含み、上記清浄工程は、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、液相で清浄する液相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、気相で清浄する気相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に付着した酸化膜を除去する酸化膜除去工程と、をこの順に含み、上記気相処理工程は、オゾン雰囲気下または酸素含有雰囲気下で上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に対し紫外線を照射する工程を含み、上記酸化膜除去工程は、フッ酸を０．１質量％以上含む第１溶液で上記酸化膜を除去する工程を含む。

図１は、パーティクルの個数を計測するのに用いる、オリエンテーションフラットを有するＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面（第１領域）上の９箇所の測定点の位置を説明する説明図である。図２は、パーティクルの個数を計測するのに用いる、ノッチを有するＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面（第１領域）上の９箇所の測定点の位置を説明する説明図である。図３は、本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法の一例を示すフローチャートである。

　［本開示が解決しようとする課題］
　特許文献１のＩＩＩ－Ｖ族化合物半導体単結晶基板は清浄な主表面を有するが、当該基板に係る技術分野では、主表面の清浄性に関し、より厳格な条件が求められる場合があった。具体的には、半導体デバイスの更なる高特性化に資するため、ＩＩＩ－Ｖ族化合物半導体単結晶基板に対し主表面上のパーティクルの密度の更なる低減とともに、パーティクルの個数が主表面上の中央部および外周部を問わず少ない（つまりパーティクルの個数が主表面上で一様に少ない）こと等が要請された。その場合、特許文献１のＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記清浄性の観点から改善の余地があった。

　上記実情に鑑み、本開示は、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を提供することを目的とする。

　［本開示の効果］
　本開示によれば、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を提供することができる。

　［実施形態の概要］
　まず、本開示の実施形態の概要について説明する。本発明者らは、上記課題を解決するために鋭意検討を重ね、本開示を完成させた。具体的には、ＩＩＩ－Ｖ族化合物半導体単結晶（以下、「ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体」とも記す）からＩＩＩ－Ｖ族化合物半導体単結晶基板を得るためのプロセスにおいて行う清浄工程に関し、従来の酸性溶液およびアルカリ性溶液の両方またはいずれか一方を用いた液相処理に加え、オゾン雰囲気または酸素雰囲気下で紫外線照射を行うという気相処理を実行することに注目した。これにより、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体の主表面に存する微粒子（とりわけ有機成分）を除去し、主表面上のパーティクルの密度をさらに低減できることを知見した。また上記微粒子が主表面の外周部に偏在していたことから、上記気相処理によって主表面上でパーティクルの個数を中央部および外周部を問わず一様に少なくすることができ、本開示に到達した。

　次に、本開示の実施態様を列記して説明する。
　［１］本開示の一態様に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、上記主表面は、オリエンテーションフラットまたはノッチを有し、上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有し、上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．０７９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦０．９という関係を満たし、かつ上記第１領域において、上記粒径が０．０７９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上１３．０個／ｃｍ²以下である。このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　［２］本開示の一態様に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板であり、上記主表面は、オリエンテーションフラットまたはノッチを有し、上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有し、上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．１９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦１．２５という関係を満たし、かつ上記第１領域において、上記粒径が０．１９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上０．６２個／ｃｍ²以下である。このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　［３］上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないリン化インジウム単結晶基板を提供することができる。

　［４］上記リン化インジウム単結晶基板は、上記粒径が０．０７９μｍ以上となるパーティクルの上記個数の標準偏差および平均値が、０．２３≦標準偏差／平均値≦０．７１という関係を満たし、かつ上記粒径が０．０７９μｍ以上となるパーティクルの上記密度は、２．２個／ｃｍ²以上１２．３個／ｃｍ²以下である。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないリン化インジウム単結晶基板を歩留まり良く提供することができる。

　［５］上記リン化インジウム単結晶基板は、上記主表面の直径が７５ｍｍ以上１５５ｍｍ以下であることが好ましい。後述のように本開示では、リン化インジウム単結晶基板において主表面の直径が７５ｍｍ以上１５５ｍｍ以下の大きさを有する大型基板を適用することができる。これにより７５ｍｍ以上１５５ｍｍ以下の直径を有する大型のリン化インジウム単結晶基板に対し、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　［６］上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないヒ化ガリウム単結晶基板を提供することができる。

　［７］上記ヒ化ガリウム単結晶基板は、上記粒径が０．０７９μｍ以上となるパーティクルの上記個数の標準偏差および平均値が、０．５≦標準偏差／平均値≦０．８９という関係を満たし、かつ上記粒径が０．０７９μｍ以上となるパーティクルの上記密度は、０．５個／ｃｍ²以上２．７個／ｃｍ²以下であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないヒ化ガリウム単結晶基板を歩留まり良く提供することができる。

　［８］上記ヒ化ガリウム単結晶基板は、上記主表面の直径が７５ｍｍ以上２０５ｍｍ以下であることが好ましい。後述のように本開示では、ヒ化ガリウム単結晶基板において主表面の直径が７５ｍｍ以上２０５ｍｍ以下の大きさを有する大型基板を適用することができる。これにより７５ｍｍ以上２０５ｍｍ以下の直径を有する大型のヒ化ガリウム単結晶基板に対し、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　［９］さらに本開示の一態様は、ＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法であって、上記製造方法は、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体から、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板を得るための清浄工程を含み、上記清浄工程は、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、液相で清浄する液相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、気相で清浄する気相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に付着した酸化膜を除去する酸化膜除去工程と、をこの順に含み、上記気相処理工程は、オゾン雰囲気下または酸素含有雰囲気下で上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に対し紫外線を照射する工程を含み、上記酸化膜除去工程は、フッ酸を０．１質量％以上含む第１溶液で上記酸化膜を除去する工程を含む。このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法により、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を得ることができる。

　［１０］上記第１溶液は、さらにフッ化アンモニウムを含むことが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を歩留まり良く製造することができる。

　［１１］上記紫外線を照射する工程は、２５℃以上１５０℃以下かつ１分以上６０分以下の条件にて実行されることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を歩留まり良く製造することができる。

　［１２］上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないリン化インジウム単結晶基板を製造することができる。

　［１３］上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないヒ化ガリウム単結晶基板を製造することができる。

　［実施形態の詳細］
　以下、本開示に係る一実施形態（以下、「本実施形態」とも記す）についてさらに詳細に説明するが、本開示はこれらに限定されるものではない。以下では図面を参照しながら説明する場合があるが、本明細書および図面において同一または対応する要素に同一の符号を付すものとし、それらについて同じ説明は繰り返さない。

　本明細書において「Ａ～Ｂ」という形式の表記は、範囲の上限下限（すなわちＡ以上Ｂ以下）を意味し、Ａにおいて単位の記載がなく、Ｂにおいてのみ単位が記載されている場合、Ａの単位とＢの単位とは同じである。さらに、本明細書において化合物などを化学式で表す場合、原子比を特に限定しないときは従来公知のあらゆる原子比を含むものとし、必ずしも化学量論的範囲のもののみに限定されるべきではない。

　本明細書において、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、「円形」の主表面を有する。この「円形」には、オリエンテーションフラット（以下、「ＯＦ」とも記す）またはノッチの少なくともいずれかが形成されることにより、主表面が幾何学的な円形状を形成しない場合の形状が含まれる。換言すれば、本明細書において主表面は、上記ＯＦ、ノッチが形成される前の形状に基づいて、その形状が「円形」であるというものとする。また上記「円形」には、ＩＩＩ－Ｖ族化合物半導体単結晶基板として切り出される前のＩＩＩ－Ｖ族化合物半導体単結晶の形状に起因することにより、主表面が幾何学的な円形状を形成しない場合の形状も含まれるものとする。

　さらにＩＩＩ－Ｖ族化合物半導体単結晶基板の「主表面」とは、上記基板における円形状の２つの面の両方を意味する。ＩＩＩ－Ｖ族化合物半導体単結晶基板においては、この２つの面の少なくともどちらかが本開示に係る請求の範囲を満たす場合、本発明の範囲に属するものとなる。さらにＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面の直径が「７５ｍｍ」であると記す場合、上記直径は７５ｍｍ前後（７５～７６．５ｍｍ程度）であることを意味し、あるいは３インチであることを意味する。上記直径が「１００ｍｍ」であると記す場合、上記直径は１００ｍｍ前後（９５～１０５ｍｍ程度）であることを意味し、あるいは４インチであることを意味する。上記直径が「１５０ｍｍ」であると記す場合、上記直径は１５０ｍｍ前後（１４５～１５５ｍｍ程度）であることを意味し、あるいは６インチであることを意味する。上記直径が「２００ｍｍ」であると記す場合、上記直径は２００ｍｍ前後（１９５～２０５ｍｍ程度）であることを意味し、あるいは８インチであることを意味する。ここで主表面は、これに形成されたＯＦ、ノッチ等の影響によって幾何学的な円形状を示さないが、当該主表面の直径については、上記ＯＦ、ノッチ等が形成される前の円形状に基づいて、その大きさ（直径）を求めるものとする。なお上記主表面の直径は、ノギス等の従来公知の外径測定器を用いることにより測定することができる。

　本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、“－（バー）”を数字の上に付すことによって表現されるが、本明細書では数字の前に負の符号を付している。

　〔ＩＩＩ－Ｖ族化合物半導体単結晶基板（第１実施形態）〕
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板である。上記主表面は、オリエンテーションフラットまたはノッチを有する。上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有する。

　上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．０７９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦０．９という関係を満たす。さらに上記第１領域において、上記粒径が０．０７９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上１３．０個／ｃｍ²以下である。

　このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面（第１領域）において粒径０．０７９ｍ以上のパーティクルの密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下と小さく、主表面上のパーティクルの密度を従来に比べ低減することができる。さらにＩＩＩ－Ｖ族化合物半導体単結晶基板は、上述した合計９箇所の測定点のそれぞれで上記粒径が０．０７９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値が、標準偏差／平均値≦０．９という関係を満たす。このため、パーティクルの個数を主表面上で一様に少なくすることができる。したがって本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上に高品質なエピタキシャル層を成長させることができ、もって高特性の半導体デバイスを提供することが可能となる。

　ここで本明細書において「パーティクル」とは、ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面に付着している微粒子（とりわけ有機成分）をいう。粒径０．０７９ｍ以上のパーティクル（以下、「第１パーティクル」とも記す）の個数は、暗室内の集光灯下で上記主表面上に観察される光散乱輝点の個数として検出することによって評価することができる。さらにパーティクルの「粒径」とは、上記光散乱輝点として測定されるパーティクルの面積と等面積の円の直径を意味する。

　本明細書において「エピタキシャル層」とは、ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面上にエピタキシャル成長させることにより形成される層をいう。上記エピタキシャル層は、特に制限されるべきではないが、高品質のエピタキシャル層を成長させる観点から、ＩＩＩ－Ｖ族化合物半導体単結晶層であることが好ましい。ＩＩＩ－Ｖ族化合物半導体単結晶層の組成としては、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などの第１３族元素と、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）などの第１５族元素とを含む組成の例を挙げることができる。ＩＩＩ－Ｖ族化合物半導体単結晶層としては、たとえばＩｎＰ層、Ｉｎ_xＧａ_1-xＡｓ_yＰ_1-y層（０≦ｘ＜１、０＜ｙ≦１）、ＧａＡｓ層、Ａｌ_xＧａ_yＩｎ_1-x-yＰ層（０＜ｘ、０＜ｙ、ｘ＋ｙ＜１）、Ａｌ_xＧａ_yＩｎ_1-x-yＡｓ層（０＜ｘ、０＜ｙ＜１、ｘ＋ｙ≦１）などが例示される。

　上記エピタキシャル層をＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面上にエピタキシャル成長させる方法は、特に制限されるべきではないが、高品質のエピタキシャル層を成長させる観点から、液相エピタキシャル成長（ＬＰＥ）法、気相エピタキシャル成長（ＶＰＥ）法などを例示することができる。ＶＰＥ法としては、ハイドライドＶＰＥ法、有機金属気相エピタキシャル（ＭＯＶＰＥ）法、分子線エピタキシャル成長（ＭＢＥ）法などを例示することができる。

　上記エピタキシャル層の「欠陥」とは、エピタキシャル層の主表面上で観察されるＬＰＤ（ライトポイントディフェクト）をいい、その個数についてはＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面上に成長させたエピタキシャル層を対象とし、暗室内の集光灯下で観察される光散乱輝点の個数に基づいて評価することができる。また、エピタキシャル層の主表面におけるＬＰＤの「等面積円径」とは、実測されたＬＰＤの面積と等面積の円の直径を意味する。

　＜主表面＞
　本発明者らは、ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面上に配置されるエピタキシャル層の欠陥を低減するために必要な上記主表面の種々の特性を検討した。その結果、まず上記主表面における第１パーティクルの単位面積当たりの個数（以下、「密度」とも記す）と、当該主表面上に配置されるエピタキシャル層（厚さ０．３μｍ）の主表面における等面積円径が０．１３６μｍ以上のＬＰＤの単位面積当たりの個数との間に正の相関関係が有ることを見出した。とりわけ上記主表面（第１領域）における第１パーティクルの密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下である場合、当該主表面上に配置されるエピタキシャル層（厚さ０．３μｍ）の主表面における等面積円径０．１３６μｍ以上のＬＰＤの個数を０個／ｃｍ²以上２１．０個／ｃｍ²以下に低減できることを見出した。なお、従来からエピタキシャル層における欠陥がより少ないほど、半導体デバイスの特性が向上すると経験的に理解されている。

　さらに本発明者らは、従来のＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面の外周部において、第１パーティクルが集中して存することを知見した。上記主表面の外周部に第１パーティクルが偏在する理由は、次のとおりであると推定された。すなわち、酸性溶液およびアルカリ性溶液の両方またはいずれか一方を用いた液相でＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体の主表面を清浄する液相処理として、バーティカルバッチ方式、フェイスダウン枚葉方式などと呼ばれる清浄方法を用いた場合、上記前駆体を洗浄槽から引き上げる方向、あるいは薬液処理される方向（つまり主表面の中心部から外周部へと向かう方向）に沿って、汚れとしての微粒子（とりわけ有機成分）が残留するからであると推定された。

　本発明者らは、上記推定に基づいて上記液相処理に加え、後述するようなオゾン雰囲気または酸素雰囲気下で紫外線照射を行うという気相処理を実行し、上記微粒子を二酸化炭素として昇華することにより主表面から除去できることを知見した。これにより、本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、その主表面（第１領域）における第１パーティクルの密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下に低減された。さらに図１に示すように、主表面１０の外周から内側に５ｍｍ離れた地点を通る第１仮想線２２よりも内側の円形領域である第１領域２０、および上記主表面１０の中心からオリエンテーションフラットＯＦへ向かう方向に、上記主表面１０の中心から上記第１仮想線２２まで延びる仮想の線分である第１基準線２１を有するＩＩＩ－Ｖ族化合物半導体単結晶基板１００において、主表面１０の中心１箇所の測定点Ｐ１と、上記第１基準線２１に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線２２まで延びる仮想の線分４本における各々の中点４箇所の測定点Ｐ２、Ｐ３、Ｐ４およびＰ５と、上記第１基準線２１に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線２２まで延びる仮想の線分４本における各々の終端点４箇所の測定点Ｐ６、Ｐ７、Ｐ８およびＰ９との合計９箇所の測定点Ｐ１～Ｐ９のそれぞれで第１パーティクルの個数を計測した場合、その計測結果に基づいて算出される上記個数の標準偏差および平均値が、標準偏差／平均値≦０．９という関係を満たすことを達成した。

　図１は、パーティクルの個数を計測するのに用いる、オリエンテーションフラットを有するＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面（第１領域）上の９箇所の測定点の位置を説明する説明図である。また図２は、パーティクルの個数を計測するのに用いる、ノッチを有するＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面（第１領域）上の９箇所の測定点の位置を説明する説明図である。図２に示すＩＩＩ－Ｖ族化合物半導体単結晶基板１００においては、主表面１０の中心からノッチＮへ向かう方向に、上記主表面１０の中心から第１仮想線２２まで延びる仮想の線分を第１基準線２１として、合計９箇所の各測定点Ｐ１～Ｐ９が設定される。図２に示すＩＩＩ－Ｖ族化合物半導体単結晶基板１００においても、上記個数の標準偏差および平均値は、標準偏差／平均値≦０．９という関係を満たす。

　ここで第１基準線における「主表面の中心からオリエンテーションフラットへ向かう方向」とは、図１に示すように、主表面１０の中心を通り、かつオリエンテーションフラットＯＦに対し垂直となる直線（垂線）の方向を意味する。また第１基準線における「主表面の中心からノッチへ向かう方向」とは、図２に示すように主表面１０の中心とノッチＮとを最短距離で結ぶ線分の方向を意味する。

　測定点Ｐ１～Ｐ９は、いずれも直径（φ）１５ｍｍとなる円形の面積を有する。上記測定点Ｐ１～Ｐ９を、ＩＩＩ－Ｖ族化合物半導体単結晶基板１００の上記第１領域２０内に設定した理由は、次のとおりである。すなわち上記主表面１０において第１領域２０の外側となる領域（上記主表面１０の外周と、該外周から内側に５ｍｍ離れた地点を通る第１仮想線２２とで挟まれた環状領域）は、通常、半導体デバイスの材料として用いられない領域であり、かつ基板毎にパーティクルの個数の変動が大きいことから、パーティクルの個数の標準偏差／平均値を算出するのに適切な領域ではないと判断したからである。さらに上記の理由を考慮し、第１パーティクルの密度（０個／ｃｍ²以上１３．０個／ｃｍ²以下）を求める測定対象も上記第１領域２０内の上記測定点Ｐ１～Ｐ９とした。つまり本明細書において主表面１０（第１領域２０）における第１パーティクルの密度は、上記測定点Ｐ１～Ｐ９から得られる第１パーティクルの個数の平均値を、１ｃｍ²当たりの第１パーティクルの個数に換算することにより求めることができる。

　以上から、本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面における第１パーティクルの密度を０個／ｃｍ²以上１３．０個／ｃｍ²以下として、当該密度を従来に比べ低減することができる。さらに上記の合計９箇所の測定点のそれぞれで計測した第１パーティクルの個数の標準偏差および平均値が、標準偏差／平均値≦０．９という関係を満たすことにより、第１パーティクルの個数を上記基板の中央部および外周部を問わず一様に少なくすることができる。これにより本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、欠陥が少ないエピタキシャル層を成長させることができる点で従来に比べより優位となる。したがって本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上に高品質なエピタキシャル層を成長させることができ、もって高特性の半導体デバイスを提供することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上により高品質なエピタキシャル層を成長させる観点から、上記主表面において第１パーティクルの密度が０個／ｃｍ²以上８．０個／ｃｍ²以下であることが好ましく、０個／ｃｍ²以上５．６個／ｃｍ²以下であることがより好ましい。第１パーティクルの密度の下限値は、０個／ｃｍ²である。第１パーティクルの密度の下限値は、０．５個であることも好ましい。さらに上記ＩＩＩ－Ｖ族化合物半導体単結晶基板において、上記の合計９箇所の測定点で計測した第１パーティクルの個数の標準偏差および平均値は、標準偏差／平均値≦０．７５という関係を満たすことが好ましく、標準偏差／平均値≦０．５という関係を満たすことがより好ましい。また上記個数の標準偏差および平均値は、標準偏差／平均値≧０．２という関係を満たすことが好ましい。

　ここで上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、後述するようにリン化インジウム単結晶基板またはヒ化ガリウム単結晶基板であることが好ましい。上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板である場合、上記リン化インジウム単結晶基板は、上記第１パーティクルの個数の標準偏差および平均値が、０．２３≦標準偏差／平均値≦０．７１という関係を満たすことが好ましい。さらに上記第１パーティクルの密度は、２．２個／ｃｍ²以上１２．３個／ｃｍ²以下であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないリン化インジウム単結晶基板を歩留まり良く提供することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板である場合、上記ヒ化ガリウム単結晶基板は、上記第１パーティクルの個数の標準偏差および平均値が、０．５≦標準偏差／平均値≦０．８９という関係を満たすことが好ましい。さらに上記第１パーティクルの密度は、０．５個／ｃｍ²以上２．７個／ｃｍ²以下であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないヒ化ガリウム単結晶基板を歩留まり良く提供することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面における第１パーティクルの個数、およびエピタキシャル層の主表面上における等面積円径が０．１３６μｍ以上のＬＰＤの個数は、それぞれ上記集光灯の光源として波長４０５ｎｍの半導体レーザを用いることにより計測することができる。測定装置としては、たとえばウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用いることができる。上述した測定装置により、第１パーティクルの密度（主表面１ｃｍ²当たりの第１パーティクルの個数）、およびエピタキシャル層の主表面１ｃｍ²当たりの等面積円径０．１３６μｍ以上のＬＰＤの個数も求めることができる。

　〔ＩＩＩ－Ｖ族化合物半導体単結晶基板（第２実施形態）〕
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、上述した特徴に加えて、あるいは上述した特徴に代えて、次の特徴を備えることができる。すなわち本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板である。とりわけ上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板である。上記主表面は、オリエンテーションフラットまたはノッチを有する。上記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および上記主表面の中心から上記オリエンテーションフラットまたは上記ノッチへ向かう方向に、上記主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線を有する。

　上記主表面において、上記中心１箇所と、上記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、の合計９箇所の測定点のそれぞれで粒径が０．１９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値は、標準偏差／平均値≦１．２５という関係を満たす。さらに上記第１領域において、上記粒径が０．１９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上０．６２個／ｃｍ²以下である。

　このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面（第１領域）において粒径０．１９ｍ以上のパーティクルの密度が０個／ｃｍ²以上０．６２個／ｃｍ²以下と小さく、主表面上のパーティクルの密度を従来に比べ低減することができる。さらにＩＩＩ－Ｖ族化合物半導体単結晶基板は、上述した合計９箇所の測定点のそれぞれで上記粒径が０．１９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される上記個数の標準偏差および平均値が、標準偏差／平均値≦１．２５という関係を満たす。このため、パーティクルの個数を主表面上で一様に少なくすることができる。したがって本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上に高品質なエピタキシャル層を成長させることができ、もって高特性の半導体デバイスを提供することが可能となる。

　粒径０．１９ｍ以上のパーティクル（以下、「第２パーティクル」とも記す）の個数は、第１パーティクルの個数と同じように、暗室内の集光灯下で上記主表面上に観察される光散乱輝点の個数として検出することによって評価することができる。さらに第２パーティクルの「粒径」も、第１パーティクルの個数と同じように、上記光散乱輝点として測定されるパーティクルの面積と等面積の円の直径を意味する。

　＜主表面＞
　本発明者らは、上述のように主表面の種々の特性を検討した結果、ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面における第２パーティクルの密度と、当該基板の主表面上に配置されるエピタキシャル層（厚さ０．３μｍ）の主表面における等面積円径が０．１３６μｍ以上のＬＰＤの単位面積当たりの個数との間にも、正の相関関係が有ることを見出した。とりわけＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面における第２パーティクルの密度が０個／ｃｍ²以上０．６２個／ｃｍ²以下である場合、当該基板の主表面上に配置されるエピタキシャル層（厚さ０．３μｍ）の主表面における等面積円径が０．１３６μｍ以上のＬＰＤの個数を０個／ｃｍ²以上２１．０個／ｃｍ²以下に低減できることを見出した。

　さらに本発明者らは、上記液相処理に加え、後述するようなオゾン雰囲気または酸素雰囲気下で紫外線照射を行うという気相処理を実行することにより、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面（第１領域）における第２パーティクルの密度を０個／ｃｍ²以上０．６２個／ｃｍ²以下に低減した。同時に図１に示すように、主表面１０の外周から内側に５ｍｍ離れた地点を通る第１仮想線２２よりも内側の円形領域である第１領域２０、および上記主表面１０の中心からオリエンテーションフラットＯＦへ向かう方向に、上記主表面１０の中心から上記第１仮想線２２まで延びる仮想の線分である第１基準線２１を有するＩＩＩ－Ｖ族化合物半導体単結晶基板１００において、主表面１０の中心１箇所の測定点Ｐ１と、上記第１基準線２１に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線２２まで延びる仮想の線分４本における各々の中点４箇所の測定点Ｐ２、Ｐ３、Ｐ４およびＰ５と、上記第１基準線２１に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線２２まで延びる仮想の線分４本における各々の終端点４箇所の測定点Ｐ６、Ｐ７、Ｐ８およびＰ９との合計９箇所の測定点Ｐ１～Ｐ９のそれぞれで第２パーティクルの個数を計測した場合、その計測結果に基づいて算出される上記個数の標準偏差および平均値が、標準偏差／平均値≦１．２５という関係を満たすことを達成した。

　なお各測定点Ｐ１～Ｐ９は、いずれも直径（φ）１５ｍｍとなる円形の面積を有する。上記測定点Ｐ１～Ｐ９を、ＩＩＩ－Ｖ族化合物半導体単結晶基板１００の上記第１領域２０内に設定した理由は、上述したとおりである。第２パーティクルの密度（０個／ｃｍ²以上０．６２個／ｃｍ²以下）は、上記測定点Ｐ１～Ｐ９から得られる第２パーティクルの個数の平均値を、１ｃｍ²当たりの第２パーティクルの個数に換算することにより求めることができる。また図２に示すように、ノッチを有するＩＩＩ－Ｖ族化合物半導体単結晶基板１００においては、上記主表面１０の中心から上記ノッチＮへ向かう方向に、上記主表面１０の中心から第１仮想線２２まで延びる仮想の線分を第１基準線２１として、合計９箇所の各測定点Ｐ１～Ｐ９を設定することができる。図２に示すＩＩＩ－Ｖ族化合物半導体単結晶基板１００においても、上記個数の標準偏差および平均値は、標準偏差／平均値≦１．２５という関係を満たす。

　以上から、本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面における第２パーティクルの密度を０個／ｃｍ²以上０．６２個／ｃｍ²以下として、当該密度を従来に比べ低減することができる。さらに上記の合計９箇所の測定点のそれぞれで計測した第２パーティクルの個数の標準偏差および平均値が、標準偏差／平均値≦１．２５という関係を満たすことにより、第２パーティクルの個数を上記基板の中央部および外周部を問わず一様に少なくすることができる。これにより本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、欠陥が少ないエピタキシャル層を成長させることができる点で従来に比べより優位となる。したがって本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上に高品質なエピタキシャル層を成長させることができ、もって高特性の半導体デバイスを提供することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上により高品質なエピタキシャル層を成長させる観点から、上記主表面において第２パーティクルの密度が０個／ｃｍ²以上０．４０個／ｃｍ²以下であることが好ましく、０個／ｃｍ²以上０．３５個／ｃｍ²以下であることがより好ましい。第２パーティクルの密度の下限値は、０個／ｃｍ²である。さらに上記ＩＩＩ－Ｖ族化合物半導体単結晶基板において、上記の合計９箇所の測定点で計測した第２パーティクルの個数の標準偏差および平均値は、標準偏差／平均値≦１．０という関係を満たすことが好ましく、標準偏差／平均値≦０．８５という関係を満たすことがより好ましい。また上記個数の標準偏差および平均値は、標準偏差／平均値≧０．０（つまり、上記の合計９箇所の測定点で計測した第２パーティクルの個数は０）という関係を満たすことが好ましい。

　ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面における第２パーティクルの個数は、上記集光灯の光源として波長４８８ｎｍのアルゴンイオンレーザを用いることにより計測することができる。測定装置としては、たとえばウエハ表面検査装置（商品名（品番）：「サーフスキャン（ＳＦＳ）６２２０」、ＫＬＡテンコール社製）を用いることができる。当該測定装置により、第２パーティクルの密度（主表面１ｃｍ²当たりの第２パーティクルの個数）も求めることができる。エピタキシャル層の主表面上における等面積円径が０．１３６μｍ以上のＬＰＤの個数は、上述のようにウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用いることにより計測することができる。

　〔その他の特徴〕
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面が｛１００｝面であることが好ましい。さらに上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面が｛１００｝面から０°より大きく１５°以下のオフ角を有する面であることも好ましい。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面が｛１００｝面である場合、ならびに上記主表面が｛１００｝面から０°より大きく１５°以下のオフ角を有する場合、いずれもＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面が、電気的特性および光学的特性に優れる方位を有する面となる。これにより本実施形態は、電気的特性および光学的特性に優れる面を主表面として有するＩＩＩ－Ｖ族化合物半導体単結晶基板において、主表面上のパーティクルの密度を低減することができ、かつパーティクルの個数を主表面上で一様に少なくすることができる。上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面が｛１００｝面であること、または上記主表面が｛１００｝面から０°より大きく１０°以下のオフ角を有する面であることがより好ましい。上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、上記主表面が｛１００｝面であること、または上記主表面が｛１００｝面から０°より大きく５°以下のオフ角を有する面であることが最も好ましい。

　主表面が｛１００｝面であるＩＩＩ－Ｖ族化合物半導体単結晶基板は、ＩＩＩ－Ｖ族化合物半導体単結晶基板の原料となるＩＩＩ－Ｖ族化合物半導体単結晶から、オフ角を有さない｛１００｝ｊｕｓｔ面を主表面として切り出すことにより得ることが好ましい。このようなＩＩＩ－Ｖ族化合物半導体単結晶を得る場合、種結晶とこの種結晶に接触する原料融液との界面の方位は、｛１００｝ｊｕｓｔ面であることが好ましい。さらにＩＩＩ－Ｖ族化合物半導体単結晶の成長方向は＜１００＞方向であることが好ましい。

　さらに主表面が｛１００｝面から０°より大きく１５°以下のオフ角を有する面であるＩＩＩ－Ｖ族化合物半導体単結晶基板は、ＩＩＩ－Ｖ族化合物半導体単結晶基板の原料となるＩＩＩ－Ｖ族化合物半導体単結晶から、従来公知の方法を用いて傾斜スライスを実行することにより得ることができる。この場合、｛１００｝面から０°より大きく１５°以下のオフ角を有する面が主表面であるＩＩＩ－Ｖ族化合物半導体単結晶基板における上記主表面のパーティクルの個数に関する特性は、｛１００｝ｊｕｓｔ面が主表面であるＩＩＩ－Ｖ族化合物半導体単結晶基板と、実質的に同じとなる。

　ＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面における｛１００｝面からのオフ角については、従来公知の結晶方位測定装置（たとえば商品名（品番）：「２９９１Ｇ２」、株式会社リガク製）を用いることにより測定することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、その主表面が保護膜で被覆されていてもよい。これにより、主表面においてパーティクルとなる不純物等の付着が抑制されるため、主表面を清浄に維持することができる。上記保護膜としては、特に制限されるべきではいが、主表面の清浄性に維持する観点から、界面活性剤を含むことが好ましい。とりわけ界面活性剤は、非イオン性界面活性剤であることが好ましい。非イオン性界面活性剤としては、分子量７００～２０００のポリオキシアルキレンアルキルエーテル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテルなどの高級アルコール系非イオン性界面活性剤またはアルキルフェノール系非イオン性界面活性剤、あるいはショ糖脂肪酸塩／エステル、ソルビタン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリオキシエチレン脂肪酸エステル、アルカノールアミドなどの脂肪酸系非イオン性界面活性剤などを例示することができる。

　保護膜の厚みは、主表面の清浄性を維持する観点から、０．３ｎｍ以上が好ましく、０．５ｎｍ以上がより好ましい。また、主表面のくもりを抑制する観点から、３ｎｍ以下が好ましく、２ｎｍ以下がより好ましい。保護膜の厚さは、分光エリプソメータ（商品名（品番）：「ＳＥ－１０１」、フォトニックラティス社製）により測定することができる。

　＜リン化インジウム単結晶基板：ＩｎＰ基板＞
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板（以下、「ＩｎＰ基板」とも記す）であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないＩｎＰ基板を提供することができる。とりわけ上記ＩｎＰ基板は、上記主表面の直径が７５ｍｍ以上１５５ｍｍ以下であることが好ましい。これにより本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、７５ｍｍ以上１５５ｍｍ以下の直径を有する大型のＩｎＰ基板に対し、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　主表面の直径が７５ｍｍ以上１５５ｍｍ以下であるＩｎＰ基板は、具体的には、主表面の直径が７５ｍｍ、１００ｍｍまたは１５０ｍｍであるＩｎＰ基板をいうことが好ましく、換言すれば主表面の直径が３インチ、４インチまたは６インチであるＩｎＰ基板をいうことが好ましい。なお上記のとおり主表面の直径は、ノギス等の従来公知の外径測定器を用いることにより測定することができる。

　上記ＩｎＰ基板は、導電性または半絶縁性などの特性を付与するために、基板内に不純物原子が添加されていてもよい。たとえば導電性を低くするためにＦｅ（鉄）原子を添加することができ、導電性を高くするためにＳ（硫黄）原子およびＳｎ（スズ）原子の両方またはいずれか一方を添加することができる。Ｆｅ（鉄）原子を添加した半絶縁性ＩｎＰ基板は、たとえば比抵抗を１×１０⁷Ω・ｃｍ以上５×１０⁸Ω・ｃｍ以下とすることができる。Ｓ（硫黄）原子およびＳｎ（スズ）原子の両方またはいずれか一方を添加した導電性ＩｎＰ基板は、たとえば比抵抗を１Ω・ｃｍ以下とすることができる。

　＜ヒ化ガリウム単結晶基板：ＧａＡｓ基板＞
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板（以下、「ＧａＡｓ基板」とも記す）であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないＧａＡｓ基板を提供することができる。とりわけ上記ＧａＡｓ基板は、上記主表面の直径が７５ｍｍ以上２０５ｍｍ以下であることが好ましい。これにより本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板は、７５ｍｍ以上２０５ｍｍ以下の直径を有する大型のＧａＡｓ基板に対し、主表面上のパーティクルの密度を低減し、かつパーティクルの個数を主表面上で一様に少なくすることができる。

　主表面の直径が７５ｍｍ以上２０５ｍｍ以下であるＧａＡｓ基板は、具体的には、主表面の直径が７５ｍｍ、１００ｍｍ、１５０ｍｍまたは２００ｍｍであるＧａＡｓ基板をいうことが好ましく、換言すれば主表面の直径が３インチ、４インチ、６インチまたは８インチであるＧａＡｓ基板をいうことが好ましい。なお上記のとおり主表面の直径は、ノギス等の従来公知の外径測定器を用いることにより測定することができる。

　上記ＧａＡｓ基板は、導電性などの特性を付与するために、基板内に不純物原子が添加されていてもよい。たとえばｎ型の導電性を付与するために添加するドナードーパントとしてＳｉ（シリコン）原子、Ｔｅ（テルル）原子などを例示することができ、ｐ型の導電性を付与するために添加するアクセプタードーパントとしてＺｎ（亜鉛）原子などを例示することができる。

　〔ＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法〕
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法は、上記したＩＩＩ－Ｖ族化合物半導体単結晶基板を製造するための製造方法であることが好ましい。上記製造方法は、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体から、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板を得るための清浄工程を含む。上記清浄工程は、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、液相で清浄する液相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、気相で清浄する気相処理工程と、上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に付着した酸化膜を除去する酸化膜除去工程と、をこの順に含む。とりわけ上記気相処理工程は、オゾン雰囲気下または酸素含有雰囲気下で上記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に対し紫外線を照射する工程を含む。上記酸化膜除去工程は、フッ酸を０．１質量％以上含む第１溶液で上記酸化膜を除去する工程を含む。このような特徴を備えるＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法により、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩＩＩ－Ｖ族化合物半導体単結晶基板を製造することができる。

　上記製造方法により得られるＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板（ＩｎＰ基板）であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＩｎＰ基板を製造することができる。上記製造方法により得られるＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板（ＧａＡｓ基板）であることも好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数が主表面上で一様に少ないＧａＡｓ基板を製造することができる。以下、ＩＩＩ－Ｖ族化合物半導体単結晶基板としてＩｎＰ基板を得るための本実施形態に係るＩｎＰ基板の製造方法を、図３を参照しつつ例示して説明する。

　ＩｎＰ基板の製造方法は、ＩｎＰ基板を歩留まりよく製造する観点から、円形の主表面を有するＩｎＰ基板を得るための清浄工程を含む次の製造方法であることが好ましい。すなわちＩｎＰ基板の製造方法は、図３に示すように、ＩｎＰ単結晶を所定の面方位にて切り出すことにより円形のＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体（ＩｎＰ基板前駆体）を準備する準備工程Ｓ１０と、ＩｎＰ基板前駆体を研磨する研磨工程Ｓ２０と、研磨されたＩｎＰ基板前駆体を清浄する清浄工程Ｓ３０とを含むことができる。清浄工程Ｓ３０は、ＩｎＰ基板前駆体を液相で清浄する液相処理工程Ｓ３１と、ＩｎＰ基板前駆体を気相で清浄する気相処理工程Ｓ３２と、ＩｎＰ基板前駆体に付着した酸化膜を除去する酸化膜除去工程Ｓ３３と、をこの順に含む。以下、各工程について順に説明する。

　＜準備工程＞
　準備工程Ｓ１０は、ＩｎＰ単結晶を所定の面方位にて切り出すことにより円形のＩｎＰ基板前駆体を準備する工程である。準備工程Ｓ１０では、ＩｎＰ単結晶に対し従来公知のスライス加工および面取り加工を施すことにより、ＩｎＰ基板前駆体を形成することができる。ＩｎＰ単結晶の製造方法については、特に制限されるべきではなく、ＶＢ（垂直ブリッヂマン）法、ＶＧＦ（垂直温度傾斜凝固）法、ＬＥＣ（液体封止型チョクラルスキー）法などを好適に用いることができる。スライス加工および面取り加工を施してＩｎＰ単結晶から所定の面方位にてＩｎＰ基板前駆体を切り出す際には、上述のようにオフ角を有さない｛１００｝ｊｕｓｔ面を主表面としてＩｎＰ基板前駆体を切り出すか、あるいは従来公知の傾斜スライスを実行し、｛１００｝面から０°より大きく１５°以下のオフ角を有する面が主表面となるようにＩｎＰ基板前駆体を切り出すことが好ましい。

　＜研磨工程＞
　研磨工程Ｓ２０は、ＩｎＰ基板前駆体の主表面を研磨する工程である。研磨工程Ｓ２０で用いる研磨方法としては、特に制限されるべきではなく、機械的研磨、機械化学的研磨（ＣＭＰ）、化学的研磨などを好適に用いることができる。

　＜清浄工程＞
　清浄工程Ｓ３０は、上述のようにＩｎＰ基板前駆体を、液相で清浄する液相処理工程Ｓ３１と、ＩｎＰ基板前駆体を、気相で清浄する気相処理工程Ｓ３２と、ＩｎＰ基板前駆体に付着した酸化膜を除去する酸化膜除去工程Ｓ３３と、をこの順に含む。液相処理工程Ｓ３１は、液相による従来公知の清浄方法を用いることができ、たとえばＩｎＰ基板前駆体を粗洗浄する粗洗浄工程Ｓ３１１と、粗洗浄されたＩｎＰ基板前駆体を精密洗浄する精密洗浄工程Ｓ３１２とを含むことができる。

　（液相処理工程：粗洗浄工程）
　粗洗浄工程Ｓ３１１は、主表面が研磨されたＩｎＰ基板前駆体を粗洗浄する工程である。粗洗浄工程Ｓ３１１では、主表面に付着した研磨剤、研磨液などを除去する目的で、アルカリ性溶液による洗浄、またはフッ化水素酸溶液による洗浄およびアルカリ性溶液による洗浄の両者を行う洗浄を行うことができる。

　（液相処理工程：精密洗浄工程）
　精密洗浄工程Ｓ３１２は、上記の粗洗浄されたＩｎＰ基板前駆体を精密洗浄する工程である。精密洗浄工程Ｓ３１２は、具体的には、粗洗浄されたＩｎＰ基板前駆体を硫酸過水で洗浄する硫酸過水洗浄工程、リン酸で洗浄するリン酸洗浄工程および乾燥工程を実行する工程であることができる。硫酸過水洗浄工程では、粗洗浄されたＩｎＰ基板前駆体を硫酸過水（硫酸と過酸化水素とを含む水溶液）で洗浄することができる。これによりＩｎＰ基板前駆体の主表面に形成されている有機膜および酸化膜、ならびに主表面に付着しているＳｉ（ケイ素）などを低減することができる。リン酸洗浄工程では、硫酸過水で洗浄されたＩｎＰ基板前駆体をリン酸で洗浄することができる。これによりＩｎＰ基板前駆体の主表面に付着している硫酸由来のＳＯ₄ ^2-、ならびに主表面に残留するＳｉなどを低減することができる。硫酸過水洗浄工程およびリン酸洗浄工程の各洗浄後においては、それぞれ超純水リンスによる洗浄を含むことが好ましい。超純水リンスに用いられる「超純水」とは、電気抵抗率（比抵抗）が１８ＭΩ・ｃｍ以上、ＴＯＣ（総有機体炭素）が１０μｇ／Ｌ（リットル）未満、および微粒子数が１００個／Ｌ（リットル）未満の水をいう。乾燥工程では、リン酸で洗浄されたＩｎＰ基板前駆体を乾燥することができる。乾燥方法は、特に制限されるべきではないが、主表面にパーティクルが付着するのを抑制する観点から、スピン乾燥法、ＩＰＡ（イソプロピルアルコール）蒸気乾燥法、温風乾燥法などが好ましい。精密洗浄工程における洗浄方式は、特に制限されるべきではないが、たとえばバーティカルバッチ方式、フェイスダウン枚葉方式などの従来公知の方式を用いることができる。

　（気相処理工程）
　気相処理工程Ｓ３２は、ＩｎＰ基板前駆体を、気相で清浄する工程である。具体的には、気相処理工程Ｓ３２は、オゾン雰囲気下または酸素含有雰囲気下でＩｎＰ基板前駆体に対し紫外線を照射する工程を含む。気相処理工程Ｓ３２により、ＩｎＰ基板前駆体の主表面に付着したパーティクル（とりわけ有機成分）を二酸化炭素に酸化することによって昇華し、これを主表面から除去することができる。

　上記紫外線を照射する工程は、２５℃以上１５０℃以下かつ１分以上６０分以下の条件にて実行されることが好ましい。このような紫外線を照射する工程は、たとえば気相洗浄装置（商品名（品番）：「ＵＶオゾンクリーナＵＶ－１」、サムコ株式会社製）を用いることによって実行することができる。紫外線を照射する工程は、ＩｎＰ基板前駆体の主表面からパーティクル（とりわけ有機成分）をより効率的に除去する観点から、７０℃以上１００℃以下の温度条件、および３分以上２０分以下の時間条件のいずれか一方を少なくとも満たす条件にて実行されることがより好ましい。つまり上記紫外線を照射する工程は、２５℃以上１５０℃以下かつ１分以上６０分以下の条件にて実行されることが好ましく、７０℃以上１００℃以下かつ１分以上６０分以下の条件、または２５℃以上１５０℃以下かつ３分以上２０分以下の条件にて実行されることがより好ましく、７０℃以上１００℃以下かつ３分以上２０分以下の条件にて実行されることが最も好ましい。

　（酸化膜除去工程）
　酸化膜除去工程Ｓ３３は、ＩｎＰ基板前駆体に付着した酸化膜を除去する工程である。具体的には、酸化膜除去工程Ｓ３３は、フッ酸を０．１質量％以上含む第１溶液で上記酸化膜を除去する工程を含む。酸化膜除去工程Ｓ３３の目的は、気相処理工程Ｓ３２を経たＩｎＰ基板前駆体の主表面において、酸化によってパーティクルが除去される代わりに酸化膜が形成されることから、上記第１溶液を用いて当該酸化膜を除去することである。酸化膜除去工程Ｓ３３においてより効率的に酸化膜を除去する観点から、上記第１溶液は、さらにフッ化アンモニウムを含むことが好ましい。第１溶液中のフッ酸の濃度は、０．１５質量％以上であることが好ましい。さらに第１溶液中のフッ化アンモニウムの濃度は、上記フッ酸の濃度に対して１倍以上１０倍以下であることが好ましい。

　酸化膜除去工程Ｓ３３は、気相処理工程Ｓ３２を経たＩｎＰ基板前駆体を、第１溶液に所定時間（たとえば１～５分）浸漬することにより行うことができる。その後、酸化膜を除去したＩｎＰ基板前駆体に対し、たとえば１～１０Ｌ／分の流量等とした超純水の流水にて流水洗浄することがより好ましい。次いで流水洗浄したＩｎＰ基板前駆体に対し、スピン乾燥法、ＩＰＡ（イソプロピルアルコール）蒸気乾燥法、温風乾燥法などにより乾燥することが好ましい。以上の清浄工程Ｓ３０によって、ＩｎＰ基板前駆体から円形の主表面を有するＩｎＰ基板を得ることができる。

　（その他の工程：保護膜形成工程）
　本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法は、上記酸化膜除去工程を経たＩＩＩ－Ｖ族化合物半導体単結晶基板に対し、主表面を保護膜で被覆する保護膜形成工程をさらに含むことができる。これによりＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面の清浄を維持することができる。たとえばＩＩＩ－Ｖ族化合物半導体単結晶基板の主表面が保護膜により被覆されることにより、１年間の保管後であっても、当該ＩＩＩ－Ｖ族化合物半導体単結晶基板の主面上に配置されるエピタキシャル層の欠陥を低減することができる。ここで上記保護膜は、上述したような成分からなる場合、エピタキシャル成長前の昇温過程で蒸発し、エピタキシャル成長直前の主表面に残存することはない。

　（その他の工程：粗洗浄工程および精密洗浄工程）
　さらに本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法を、たとえばヒ化ガリウム単結晶基板（ＧａＡｓ基板）に適用する場合、清浄工程における液相処理工程に関し、上述した粗洗浄工程および精密洗浄工程に代えて、次のような粗洗浄工程および精密洗浄工程を適用することができる。

　すなわち、たとえば粗洗浄工程では、主表面が研磨されたＧａＡｓ基板に対し、主表面に付着した研磨剤、研磨液などを除去するためにウエハ洗浄液による洗浄、および超純水リンスによる洗浄を行うことができる。このウエハ洗浄液による洗浄および超純水リンスによる洗浄は、複数回繰り返すことができる。ウエハ洗浄液としては、たとえばテトラメチルアンモニウムヒドロキシド水溶液を用いることが好ましい。超純水リンスに用いられる超純水は、上述したＩｎＰ基板前駆体の清浄工程で用いられる超純水リンスに用いられる超純水と同じであるため、重複する説明を繰り返さない。

　さらに精密洗浄工程では、粗洗浄されたＧａＡｓ基板に対し、酸洗浄、超純水リンスによる洗浄および乾燥を行うことができる。酸洗浄に用いられる洗浄液としては、たとえば硝酸水溶液を用いることが好ましい。超純水リンスに用いられる超純水は、上述したＩｎＰ基板前駆体の清浄工程で用いられる超純水リンスに用いられる超純水と同じであるため、重複する説明を繰り返さない。乾燥の方法も、上述したＩｎＰ基板前駆体の清浄工程で用いられる乾燥方法と同じであるため、重複する説明を繰り返さない。

　＜作用効果＞
　以上により、本実施形態に係るＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法は、上記したＩＩＩ－Ｖ族化合物半導体単結晶基板を製造することができる。上記製造方法により得たＩＩＩ－Ｖ族化合物半導体単結晶基板は、とりわけ主表面（第１領域）において第１パーティクルの密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下と小さく、主表面上の第１パーティクルの密度を従来に比べ低減することができる。さらに上述した合計９箇所の測定点で計測した第１パーティクルの個数の標準偏差／平均値が標準偏差／平均値≦０．９という関係を満たすため、第１パーティクルの個数を主表面上で一様に少なくすることができる。したがって上記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、主表面上に高品質なエピタキシャル層を成長させることができ、もって高特性の半導体デバイスを提供することができる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板がリン化インジウム単結晶基板である場合、上記リン化インジウム単結晶基板は、上記第１パーティクルの個数の標準偏差および平均値が、０．２３≦標準偏差／平均値≦０．７１という関係を満たすことが好ましい。さらに上記第１パーティクルの密度は、２．２個／ｃｍ²以上１２．３個／ｃｍ²以下であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないリン化インジウム単結晶基板を歩留まり良く提供することができる。

　また上記製造方法により得たリン化インジウム単結晶基板は、主表面（第１領域）において第２パーティクルの密度が０個／ｃｍ²以上０．６２個／ｃｍ²以下と小さく、主表面上の第２パーティクルの密度を従来に比べ低減することができる。さらに上述した合計９箇所の測定点で計測した第２パーティクルの個数の標準偏差／平均値が標準偏差／平均値≦１．２５という関係を満たすため、第２パーティクルの個数を主表面上で一様に少なくすることもできる。

　上記ＩＩＩ－Ｖ族化合物半導体単結晶基板がヒ化ガリウム単結晶基板である場合、上記ヒ化ガリウム単結晶基板は、上記第１パーティクルの個数の標準偏差および平均値が、０．５≦標準偏差／平均値≦０．８９という関係を満たすことが好ましい。さらに上記第１パーティクルの密度は、０．５個／ｃｍ²以上２．７個／ｃｍ²以下であることが好ましい。これにより、主表面上のパーティクルの密度が低減され、かつパーティクルの個数を主表面上で一様に少ないヒ化ガリウム単結晶基板を歩留まり良く提供することができる。

　以下、実施例を挙げて本開示をより詳細に説明するが、本開示はこれらに限定されるものではない。後述する各実施例および比較例では、従来公知のＶＢ法を用い、＜１００＞方向を成長方向としてＩＩＩ－Ｖ族化合物半導体結晶を成長させ、これを切り出すことにより面方位が｛１００｝ｊｕｓｔ面となる主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を得た。さらに各実施例および比較例では、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に対し、以下の清浄工程を含むＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法を実行することにより、ＩＩＩ－Ｖ族化合物半導体単結晶基板をそれぞれ１００枚得た。

　〔比較例１：Ｓ（硫黄）ドープＩｎＰ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　（準備工程）
　ＶＢ法により製造したＳ原子添加の導電性ＩｎＰ単結晶に対しスライス加工および面取り加工することにより、主表面の面方位が｛１００｝ｊｕｓｔ面である直径７５ｍｍ（３インチ）のＩｎＰ基板前駆体を準備した。また上記ＩｎＰ基板前駆体に対し、上記主表面における結晶方位［０１０］方向の外周に、オリエンテーションフラットを形成した。

　（研磨工程）
　上記ＩｎＰ基板前駆体の主表面を、機械研磨および機械化学的研磨（ＣＭＰ）により、ＪＩＳ　Ｂ０６０１：２００１に規定される主表面の算術平均粗さＲａが０．３ｎｍ以下の鏡面に研磨した。

　（液相処理工程：粗洗浄工程）
　上記研磨工程を経たＩｎＰ基板前駆体を、バーティカルバッチ方式でアルカリ性溶液としての１０質量％のコリン水溶液に室温（２５℃）で５分間浸漬することにより洗浄し、５質量％のフッ化水素酸水溶液に室温（２５℃）で５分間浸漬することにより洗浄し、さらに５質量％のコリン水溶液に室温（２５℃）で５分間浸漬することにより洗浄した。

　（液相処理工程：精密洗浄工程）
　上記粗洗浄工程を経たＩｎＰ基板前駆体を、フェイスダウン枚葉方式で精密洗浄した。具体的には、硫酸過水洗浄、超純水リンス、リン酸洗浄および超純水リンスの順でＩｎＰ基板前駆体を精密洗浄した。硫酸過水洗浄においては室温（２５℃）で９６質量％の硫酸および３０質量％の過酸化水素を含む水溶液０．２５Ｌ（リットル）を、ＩｎＰ基板前駆体の主表面に１分かけて供給した。これに続く超純水リンスにおいては室温（２５℃）で超純水５Ｌ（リットル）を、ＩｎＰ基板前駆体の主表面に５分かけて供給した。さらにリン酸洗浄においては室温（２５℃）で２５質量％のリン酸水溶液０．２Ｌ（リットル）を、ＩｎＰ基板前駆体の主表面に１分かけて供給した。これに続く超純水リンスにおいては室温（２５℃）で超純水５Ｌ（リットル）を、ＩｎＰ基板前駆体の主表面に５分かけて供給した。以上の清浄工程を行うことによって、上記ＩｎＰ基板前駆体から比較例１のＩｎＰ基板を得た。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　上記ＩｎＰ基板に関し、主表面の外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域を測定対象として、まず第１パーティクルの個数の標準偏差／平均値を求めた。具体的には、上記のウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用い、主表面の中心１箇所の測定点Ｐ１と、主表面の中心からオリエンテーションフラットへ向かう方向に、主表面の中心から上記第１仮想線の外周まで延びる仮想の線分である第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所の測定点Ｐ２、Ｐ３、Ｐ４およびＰ５と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所の測定点Ｐ６、Ｐ７、Ｐ８およびＰ９との合計９箇所の測定点Ｐ１～Ｐ９のそれぞれで第１パーティクルの個数を計測し、その計測結果に基づいて当該第１パーティクルの個数の標準偏差／平均値を求めた（測定点Ｐ１～Ｐ９の位置については図１を参照すること）。結果を表１に示す。

　次いで上記第１領域を対象とし、上記測定点Ｐ１～Ｐ９から得られる第１パーティクルの個数の平均値を、１ｃｍ²当たりの第１パーティクルの個数に換算することにより、主表面における第１パーティクルの密度を求めた。その結果、第１パーティクルの密度は、１３．６個／ｃｍ²であった。

　なお第１パーティクルの個数の計測は、上記ウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用い、次の条件において行った。
測定条件：Ｓ－ＱＵＡＲＴＥ
Ｇａｉｎ：Ｇａｉｎ－ＣＯＰ
モード：ハイレゾ（高分解能モード）
レーザ出力：高入射モードおよび低入射モードともに３０ｍＷ。

　上記条件により、各測定点Ｐ１～Ｐ９における第１パーティクルの個数が、それぞれ高入射モードおよび低入射モードの測定結果から自動的に算定される。ここで第１パーティクルの測定は、以下のような前測定を実行することにより、その粒径サイズおよび個数がより正確に算定される。すなわち、パーティクルのサイズおよび個数が保証されている較正用ＩｎＰ基板を予め作製し、その較正用ＩｎＰ基板のパーティクルの個数を上記装置を用いて測定し、個数の数値が整合するように該装置の可変パラメータを補正することにより前測定を完了する。このようにして前測定により調整された可変パラメータを採用すれば、粒径サイズおよび個数はより正確に算定されるものとなる。なお、上記較正用ＩｎＰ基板は、０．０７９μｍを含む複数種の粒径サイズ（０．０７９μｍ、０．１００μｍ、０．１３６μｍ、０．２０２μｍ、０．３０９μｍ、１．００５μｍ、２．００５μｍおよび５．１２４μｍ）を保証した一定個数（例えば、粒子が相互に重ならない程度の個数）の較正用粒子をＩｎＰ基板に塗布することにより作成することができる。

　次に、上記ＩｎＰ基板に関し、上記第１領域を対象とし、第２パーティクルの個数の標準偏差／平均値を求めた。具体的には、上記のウエハ表面検査装置（商品名（品番）：「サーフスキャン（ＳＦＳ）６２２０」、ＫＬＡテンコール社製）を用い、Ｇａｉｎ４、Ｔｈｒｏｕｇｈｐｕｔ　ｍｅｄｉｕｍの条件にて、主表面の中心１箇所の測定点Ｐ１と、主表面の中心からオリエンテーションフラットへ向かう方向に、主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所の測定点Ｐ２、Ｐ３、Ｐ４およびＰ５と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所の測定点Ｐ６、Ｐ７、Ｐ８およびＰ９との合計９箇所の測定点Ｐ１～Ｐ９のそれぞれで第２パーティクルの個数を計測し、その計測結果に基づいて第２パーティクルの個数の標準偏差／平均値を求めた（測定点Ｐ１～Ｐ９の位置については図１を参照すること）。結果を表１に示す。

　次いで上記第１領域を対象とし、上記測定点Ｐ１～Ｐ９から得られる第２パーティクルの個数の平均値を、１ｃｍ²当たりの第２パーティクルの個数に換算することにより、主表面における第２パーティクルの密度を求めた。その結果、第２パーティクルの密度は、０．２３個／ｃｍ²であった。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　次に、上記ＩｎＰ基板の主表面上に、ＭＯＶＰＥ法によりエピタキシャル層として厚さ０．３μｍのＩｎＰ層を成長させた。これにより、比較例１のエピ層付ＩｎＰ基板を作製した。

　上記エピ層付ＩｎＰ基板のエピタキシャル層に関し、ＩｎＰ基板の第１領域に対応する領域（つまり、エピタキシャル層の主表面の外周から内側に５ｍｍ離れた地点を通る仮想線（以下、「第２仮想線」とも記す）よりも内側の円形領域）を測定対象として、上記のウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用い、等面積円形０．１３６μｍ以上のＬＰＤの個数を計測した。具体的には、ＩｎＰ基板の主表面上の測定点Ｐ１～Ｐ９に対応する測定点（つまり、上記エピ層付ＩｎＰ基板のエピタキシャル層における主表面の中心１箇所の測定点と、上記主表面の中心からオリエンテーションフラットへ向かう方向に、主表面の中心から上記第２仮想線まで延びる仮想の線分である基準線（以下、「第２基準線」とも記す）に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第２仮想線まで延びる仮想の線分４本における各々の中点４箇所の測定点と、上記第２基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第２仮想線まで延びる仮想の線分４本における各々の終端点４箇所の測定点との合計９箇所の測定点）における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１に示す。表１では、上記基板の合計９箇所の測定点を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。上記ウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用いて等面積円形０．１３６μｍ以上のＬＰＤの個数を計測するための条件は、第１パーティクルに対する条件と同じである。

　〔比較例２：Ｓ（硫黄）ドープＩｎＰ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＩｎＰ基板前駆体を準備したこと以外、比較例１のＩｎＰ基板を作製するのと同じ要領によって比較例２のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　比較例２のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　比較例２のＩｎＰ基板における第１パーティクルの密度は、１５．０個／ｃｍ²であり、第２パーティクルの密度は、０．３４個／ｃｍ²であった。比較例２のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表２に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、比較例２のエピ層付ＩｎＰ基板を作製した。さらに比較例２のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表２に示す。表２では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔比較例３：Ｓ（硫黄）ドープＩｎＰ基板（φ１５０ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１５０ｍｍ（６インチ）のＩｎＰ基板前駆体を準備したこと以外、比較例１のＩｎＰ基板を作製するのと同じ要領によって比較例３のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　比較例３のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　比較例３のＩｎＰ基板における第１パーティクルの密度は、２２．１個／ｃｍ²であり、第２パーティクルの密度は、０．６２個／ｃｍ²であった。比較例３のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表３に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、比較例３のエピ層付ＩｎＰ基板を作製した。さらに比較例３のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表３に示す。表３では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例１：Ｓ（硫黄）ドープＩｎＰ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　比較例１のＩｎＰ基板を作製するのと同じ要領により、準備工程、研磨工程、ならびに液相処理工程として粗洗浄工程および精密洗浄工程をそれぞれ実行した。

　（気相処理工程）
　上記液相処理工程を経たＩｎＰ基板前駆体に対し、オゾン雰囲気下で紫外線を照射した。具体的には気相洗浄装置（商品名（品番）：「ＵＶオゾンクリーナＵＶ－１」、サムコ株式会社製）を用いて９０℃で５分間、オゾン雰囲気下で紫外線をＩｎＰ基板前駆体に対し照射した。

　（酸化膜除去工程）
　次いで上記気相処理工程を経たＩｎＰ基板前駆体を、フッ酸およびフッ化アンモニウムを含む第１溶液としてバッファードフッ酸（商品名（品番）：「ＢＨＦ－１１０Ｕ」、ダイキン工業株式会社製）を水で１００倍希釈した溶液中（フッ酸の濃度は０．１６質量％、フッ化アンモニウムの濃度は０．２７質量％）に、１分間浸漬することにより上記ＩｎＰ基板前駆体の主表面上の酸化膜をエッチングした。続いて、これを室温（２５℃）の１Ｌ／分の流量とした超純水の流水にて流水洗浄した。さらに回転数８００ｒｐｍで２分間、スピン乾燥した。以上により実施例１のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例１のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例１のＩｎＰ基板における第１パーティクルの密度は、２．２個／ｃｍ²であり、第２パーティクルの密度は、０．００個／ｃｍ²であった。実施例１のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表４に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例１のエピ層付ＩｎＰ基板を作製した。さらに実施例１のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表４に示す。表４では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例２：Ｓ（硫黄）ドープＩｎＰ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例１のＩｎＰ基板を作製するのと同じ要領によって実施例２のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例２のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例２のＩｎＰ基板における第１パーティクルの密度は、５．３個／ｃｍ²であり、第２パーティクルの密度は、０．３４個／ｃｍ²であった。実施例２のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表５に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例２のエピ層付ＩｎＰ基板を作製した。さらに実施例２のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表５に示す。表５では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例３：Ｓ（硫黄）ドープＩｎＰ基板（φ１５０ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１５０ｍｍ（６インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例１のＩｎＰ基板を作製するのと同じ要領によって実施例３のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例３のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例３のＩｎＰ基板における第１パーティクルの密度は、１０．７個／ｃｍ²であり、第２パーティクルの密度は、０．４０個／ｃｍ²であった。実施例３のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表６に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例３のエピ層付ＩｎＰ基板を作製した。さらに実施例３のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表６に示す。表６では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例４：Ｆｅ（鉄）ドープＩｎＰ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において、ＶＢ法により製造したＦｅ原子添加の半絶縁性ＩｎＰ単結晶から主表面の面方位が｛１００｝ｊｕｓｔ面である直径７５ｍｍ（３インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例１のＩｎＰ基板を作製するのと同じ要領によって実施例４のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例４のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例４のＩｎＰ基板における第１パーティクルの密度は、５．１個／ｃｍ²であり、第２パーティクルの密度は、０．２３個／ｃｍ²であった。実施例４のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表７に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例４のエピ層付ＩｎＰ基板を作製した。さらに実施例４のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表７に示す。表７では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例５：Ｆｅ（鉄）ドープＩｎＰ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例４のＩｎＰ基板を作製するのと同じ要領によって実施例５のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例５のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例５のＩｎＰ基板における第１パーティクルの密度は、７．７個／ｃｍ²であり、第２パーティクルの密度は、０．２３個／ｃｍ²であった。実施例５のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表８に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例５のエピ層付ＩｎＰ基板を作製した。さらに実施例５のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表８に示す。表８では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例６：Ｆｅ（鉄）ドープＩｎＰ基板（φ１５０ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１５０ｍｍ（６インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例４のＩｎＰ基板を作製するのと同じ要領によって実施例６のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例６のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例６のＩｎＰ基板における第１パーティクルの密度は、１２．３／ｃｍ²であり、第２パーティクルの密度は、０．６２個／ｃｍ²であった。実施例６のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表９に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例６のエピ層付ＩｎＰ基板を作製した。さらに実施例６のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表９に示す。表９では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例７：Ｓｎ（スズ）ドープＩｎＰ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において、ＶＢ法により製造したＳｎ原子添加の導電性ＩｎＰ単結晶から主表面の面方位が｛１００｝ｊｕｓｔ面である直径７５ｍｍ（３インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例１のＩｎＰ基板を作製するのと同じ要領によって実施例７のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例７のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例７のＩｎＰ基板における第１パーティクルの密度は、２．８個／ｃｍ²であり、第２パーティクルの密度は、０．００個／ｃｍ²であった。実施例７のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表１０に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例７のエピ層付ＩｎＰ基板を作製した。さらに実施例７のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１０に示す。表１０では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例８：Ｚｎ（亜鉛）ドープＩｎＰ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＩｎＰ基板）の作製＞
　準備工程において、ＶＢ法により製造したＺｎ原子添加の導電性ＩｎＰ単結晶から主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＩｎＰ基板前駆体を準備したこと以外、実施例１のＩｎＰ基板を作製するのと同じ要領によって実施例８のＩｎＰ基板を作製した。

　＜ＩｎＰ基板の主表面における第１パーティクルおよび第２パーティクルの計測＞
　実施例８のＩｎＰ基板に対し、比較例１のＩｎＰ基板に対して行った測定と同じ要領によって、第１パーティクルの密度、上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、第２パーティクルの密度、ならびに上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値を求めた。

　実施例８のＩｎＰ基板における第１パーティクルの密度は、６．３個／ｃｍ²であり、第２パーティクルの密度は、０．００個／ｃｍ²であった。実施例８のＩｎＰ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値、および上記測定点Ｐ１～Ｐ９における第２パーティクルの個数の標準偏差／平均値については、表１１に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例１のエピ層付ＩｎＰ基板を作製するのと同じ要領によって、実施例８のエピ層付ＩｎＰ基板を作製した。さらに実施例８のエピ層付ＩｎＰ基板に対し、比較例１のエピ層付ＩｎＰ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１１に示す。表１１では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔比較例４：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　（準備工程）
　ＶＢ法により製造したＳｉ原子添加の導電性ＧａＡｓ単結晶に対しスライス加工および面取り加工することにより、主表面の面方位が｛１００｝ｊｕｓｔ面である直径７５ｍｍ（３インチ）のＧａＡｓ基板前駆体を準備した。また上記ＧａＡｓ基板前駆体に対し、上記主表面における結晶方位［０１０］方向の外周に、オリエンテーションフラットを形成した。

　（研磨工程）
　上記ＧａＡｓ基板前駆体の主表面を、機械研磨および機械化学的研磨（ＣＭＰ）により、ＪＩＳ　Ｂ０６０１：２００１に規定される主表面の算術平均粗さＲａが０．３ｎｍ以下の鏡面に研磨した。

　（液相処理工程：粗洗浄工程）
　上記研磨工程を経たＧａＡｓ基板前駆体を、バーティカルバッチ方式で０．５体積％のテトラメチルアンモニウムヒドロキシド水溶液に室温（２５℃）で５分間浸漬した。さらに超純水（電気抵抗率（比抵抗）が１８ＭΩ・ｃｍ以上、ＴＯＣ（総有機体炭素）が１０μｇ／Ｌ（リットル）未満、および微粒子数が１００個／Ｌ（リットル）未満）で３分間リンスした。続けて再度、０．５体積％のテトラメチルアンモニウムヒドロキシド水溶液に室温（２５℃）で５分間浸漬し、かつ超純水で３分間リンスした。これによりＧａＡｓ基板前駆体を粗洗浄した。

　（液相処理工程：精密洗浄工程）
　上記粗洗浄工程を経たＧａＡｓ基板前駆体を、フェイスダウン枚葉方式で精密洗浄した。具体的には、酸洗浄、２回の超純水リンスおよび乾燥により精密洗浄した。酸洗浄においては室温（２５℃）でｐＨ５の硝酸水溶液１Ｌ（リットル）を、ＧａＡｓ基板前駆体の主表面に１分かけて供給し、超純水リンスにおいては室温（２５℃）で超純水１Ｌ（リットル）を、ＧａＡｓ基板前駆体の主表面に１分かけて供給した。さらに乾燥においては、遠心振り切り乾燥を実行した。以上の清浄工程を行うことによって、上記ＧａＡｓ基板前駆体から比較例４のＧａＡｓ基板を得た。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　上記ＧａＡｓ基板に関し、主表面の外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域を測定対象として、まず第１パーティクルの個数の標準偏差／平均値を求めた。具体的には、上記のウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用い、主表面の中心１箇所の測定点Ｐ１と、主表面の中心からオリエンテーションフラットへ向かう方向に、主表面の中心から上記第１仮想線まで延びる仮想の線分である第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所の測定点Ｐ２、Ｐ３、Ｐ４およびＰ５と、上記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所の測定点Ｐ６、Ｐ７、Ｐ８およびＰ９との合計９箇所の測定点Ｐ１～Ｐ９のそれぞれで第１パーティクルの個数を計測し、その計測結果に基づいて当該第１パーティクルの個数の標準偏差／平均値を求めた（測定点Ｐ１～Ｐ９の位置については図１を参照すること）。結果を表１２に示す。なお、上記ウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用いて第１パーティクルの個数を計測するための条件は、比較例１における第１パーティクルの個数を計測するための条件と同じである。

　次いで上記第１領域を対象とし、上記測定点Ｐ１～Ｐ９から得られる第１パーティクルの個数の平均値を、１ｃｍ²当たりの第１パーティクルの個数に換算することにより、主表面における第１パーティクルの密度を求めた。その結果、第１パーティクルの密度は、２．２個／ｃｍ²であった。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　次に、上記ＧａＡｓ基板の主表面上に、ＭＯＶＰＥ法によりエピタキシャル層として厚さ０．３μｍのＡｌ_0.5Ｇａ_0.5Ａｓ層を成長させた。これにより、比較例４のエピ層付ＧａＡｓ基板を作製した。

　上記エピ層付ＧａＡｓ基板のエピタキシャル層に関し、ＧａＡｓ基板の第１領域に対応する領域（つまり、エピタキシャル層の主表面の外周から内側に５ｍｍ離れた地点を通る第２仮想線よりも内側の円形領域）を測定対象として、上記のウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用い、等面積円形０．１３６μｍ以上のＬＰＤの個数を計測した。具体的には、ＧａＡｓ基板の主表面上の測定点Ｐ１～Ｐ９に対応する測定点（つまり、上記エピ層付ＧａＡｓ基板のエピタキシャル層における主表面の中心１箇所の測定点と、上記主表面の中心からオリエンテーションフラットへ向かう方向に、主表面の中心から上記第２仮想線まで延びる仮想の線分である第２基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、上記中心から上記第２仮想線まで延びる仮想の線分４本における各々の中点４箇所の測定点と、上記第２基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、上記中心から上記第２仮想線まで延びる仮想の線分４本における各々の終端点４箇所の測定点との合計９箇所の測定点）における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１２に示す。表１２では、上記基板の合計９箇所の測定点を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。上記ウエハ表面検査装置（商品名（品番）：「ＷＭ－１０」、タカノ株式会社製）を用いて等面積円形０．１３６μｍ以上のＬＰＤの個数を計測するための条件は、第１パーティクルに対する条件と同じである。

　〔比較例５：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＧａＡｓ基板前駆体を準備したこと以外、比較例４のＧａＡｓ基板を作製するのと同じ要領によって比較例５のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　比較例５のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　比較例５のＧａＡｓ基板における第１パーティクルの密度は、２．３個／ｃｍ²であった。比較例５のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１３に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、比較例５のエピ層付ＧａＡｓ基板を作製した。さらに比較例５のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１３に示す。表１３では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔比較例６：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ１５０ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１５０ｍｍ（６インチ）のＧａＡｓ基板前駆体を準備したこと以外、比較例４のＧａＡｓ基板を作製するのと同じ要領によって比較例６のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　比較例６のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　比較例６のＧａＡｓ基板における第１パーティクルの密度は、１．０個／ｃｍ²であった。比較例６のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１４に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、比較例６のエピ層付ＧａＡｓ基板を作製した。さらに比較例６のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１４に示す。表１４では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔比較例７：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ２００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径２００ｍｍ（８インチ）のＧａＡｓ基板前駆体を準備したこと以外、比較例４のＧａＡｓ基板を作製するのと同じ要領によって比較例７のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　比較例７のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　比較例７のＧａＡｓ基板における第１パーティクルの密度は、５．０個／ｃｍ²であった。比較例７のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１５に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、比較例７のエピ層付ＧａＡｓ基板を作製した。さらに比較例７のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１５に示す。表１５では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例９：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ７５ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　比較例４のＧａＡｓ基板を作製するのと同じ要領により、準備工程、研磨工程、ならびに液相処理工程として粗洗浄工程および精密洗浄工程をそれぞれ実行した。

　（気相処理工程）
　上記液相処理工程を経たＧａＡｓ基板前駆体に対し、オゾン雰囲気下または酸素含有雰囲気下で紫外線を照射した。具体的には気相洗浄装置（商品名（品番）：「ＵＶオゾンクリーナＵＶ－１」、サムコ株式会社製）を用いて９０℃で５分間、オゾン雰囲気下で紫外線をＧａＡｓ基板前駆体に対し照射した。

　（酸化膜除去工程）
　次いで上記気相処理工程を経たＧａＡｓ基板前駆体を、フッ酸およびフッ化アンモニウムを含む第１溶液としてバッファードフッ酸（商品名（品番）：「ＢＨＦ－１１０Ｕ」、ダイキン工業株式会社製）を水で１００倍希釈した溶液中（フッ酸の濃度は０．１６質量％、フッ化アンモニウムの濃度は０．２７質量％）に、１分間浸漬することにより上記ＩｎＰ基板前駆体の主表面上の酸化膜をエッチングした。続いて、これを室温（２５℃）の１Ｌ／分の流量とした超純水の流水にて流水洗浄した。さらに回転数８００ｒｐｍで２分間、スピン乾燥した。以上により実施例９のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　実施例９のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　実施例９のＧａＡｓ基板における第１パーティクルの密度は、０．５個／ｃｍ²であった。実施例９のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１６に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、実施例９のエピ層付ＧａＡｓ基板を作製した。さらに実施例９のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１６に示す。表１６では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例１０：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ１００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１００ｍｍ（４インチ）のＧａＡｓ基板前駆体を準備したこと以外、実施例９のＧａＡｓ基板を作製するのと同じ要領によって実施例１０のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　実施例１０のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　実施例１０のＧａＡｓ基板における第１パーティクルの密度は、１．０個／ｃｍ²であった。実施例１０のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１７に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、実施例１０のエピ層付ＧａＡｓ基板を作製した。さらに実施例１０のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１７に示す。表１７では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例１１：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ１５０ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径１５０ｍｍ（６インチ）のＧａＡｓ基板前駆体を準備したこと以外、実施例９のＧａＡｓ基板を作製するのと同じ要領によって実施例１１のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　実施例１１のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　実施例１１のＧａＡｓ基板における第１パーティクルの密度は、０．５個／ｃｍ²であった。実施例１１のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１８に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、実施例１１のエピ層付ＧａＡｓ基板を作製した。さらに実施例１１のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１８に示す。表１８では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔実施例１２：Ｓｉ（ケイ素）ドープＧａＡｓ基板（φ２００ｍｍ）〕
　＜ＩＩＩ－Ｖ族化合物半導体単結晶基板（ＧａＡｓ基板）の作製＞
　準備工程において主表面の面方位が｛１００｝ｊｕｓｔ面である直径２００ｍｍ（８インチ）のＧａＡｓ基板前駆体を準備したこと以外、実施例９のＧａＡｓ基板を作製するのと同じ要領によって実施例１２のＧａＡｓ基板を作製した。

　＜ＧａＡｓ基板の主表面における第１パーティクルの計測＞
　実施例１２のＧａＡｓ基板に対し、比較例４のＧａＡｓ基板に対して行った測定と同じ要領によって、第１パーティクルの密度および上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値をそれぞれ求めた。

　実施例１２のＧａＡｓ基板における第１パーティクルの密度は、２．７個／ｃｍ²であった。実施例１２のＧａＡｓ基板の上記測定点Ｐ１～Ｐ９における第１パーティクルの個数の標準偏差／平均値については、表１９に示す。

　＜エピタキシャル層の形成およびＬＰＤの計測＞
　比較例４のエピ層付ＧａＡｓ基板を作製するのと同じ要領によって、実施例１２のエピ層付ＧａＡｓ基板を作製した。さらに実施例１２のエピ層付ＧａＡｓ基板に対し、比較例４のエピ層付ＧａＡｓ基板に対して行った測定と同じ要領によって、上記測定点Ｐ１～Ｐ９に対応する測定点における等面積円形０．１３６μｍ以上のＬＰＤの個数を求めた。結果を表１９に示す。表１９では、上記基板の各測定点Ｐ１～Ｐ９を含む領域からそれぞれ製造される１００個のデバイスのデバイス歩留まり（％）についても示した。

　〔考察〕
　表１～表１９によれば、実施例１～実施例１２の各ＩＩＩ－Ｖ族化合物半導体単結晶基板は、その主表面において第１パーティクル（粒径が０．０７９μｍ以上となるパーティクル）の密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下であり、かつ上記９箇所の測定点Ｐ１～Ｐ９で計測した第１パーティクルの個数の標準偏差／平均値が、標準偏差／平均値≦０．９という関係を満たした。さらに実施例１～実施例８の各ＩＩＩ－Ｖ族化合物半導体単結晶基板（リン化インジウム単結晶基板）は、その主表面において第２パーティクル（粒径が０．１９μｍ以上となるパーティクル）の密度が０個／ｃｍ²以上０．６２個／ｃｍ²以下であり、かつ上記９箇所の測定点Ｐ１～Ｐ９で計測した第２パーティクルの個数の標準偏差／平均値が、標準偏差／平均値≦１．２５という関係を満たした。

　これに対し比較例１～比較例７の各ＩＩＩ－Ｖ族化合物半導体単結晶基板は、その主表面において第１パーティクルの密度が０個／ｃｍ²以上１３．０個／ｃｍ²以下である条件、または上記９箇所の測定点Ｐ１～Ｐ９で計測した第１パーティクルの個数の標準偏差／平均値が標準偏差／平均値≦０．９であるという条件の少なくともいずれかを満たさなかった。さらに比較例１～比較例３の各ＩＩＩ－Ｖ族化合物半導体単結晶基板（リン化インジウム単結晶基板）は、その主表面において第２パーティクルの密度が０個／ｃｍ²以上０．６２個／ｃｍ²以下である条件、または上記９箇所の測定点Ｐ１～Ｐ９で測定することにより計測した第２パーティクルの個数の標準偏差／平均値が標準偏差／平均値≦１．２５であるという条件の少なくともいずれかを満たさなかった。

　とりわけ実施例１～実施例１２の各ＩＩＩ－Ｖ族化合物半導体単結晶基板は、比較例１～比較例７の各ＩＩＩ－Ｖ族化合物半導体単結晶基板に比してデバイス歩留まりが高い傾向が認められたため、高特性の半導体デバイスを提供することが可能となるものと示唆された。

　以上のように本開示の実施形態および実施例について説明を行ったが、上述の各実施形態および実施例の構成を適宜組み合わせることも当初から予定している。

　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態及び実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

　１００　ＩＩＩ－Ｖ族化合物半導体単結晶基板、１０　主表面、２０　第１領域、２１　第１基準線、２２　第１仮想線、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８，Ｐ９　測定点、ＯＦ　オリエンテーションフラット、Ｎ　ノッチ、Ｓ１０　準備工程、Ｓ２０　研磨工程、Ｓ３０　清浄工程、Ｓ３１　液相処理工程、Ｓ３１１　粗洗浄工程、Ｓ３１２　精密洗浄工程、Ｓ３２　気相処理工程、Ｓ３３　酸化膜除去工程。

Claims

　円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、
　前記主表面は、オリエンテーションフラットまたはノッチを有し、
　前記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および前記主表面の中心から前記オリエンテーションフラットまたは前記ノッチへ向かう方向に、前記主表面の中心から前記第１仮想線まで延びる仮想の線分である第１基準線を有し、
　前記主表面において、
　　前記中心１箇所と、
　　前記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、前記中心から前記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、
　　前記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、前記中心から前記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、
の合計９箇所の測定点のそれぞれで粒径が０．０７９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される前記個数の標準偏差および平均値は、標準偏差／平均値≦０．９という関係を満たし、かつ
　前記第１領域において、前記粒径が０．０７９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上１３．０個／ｃｍ²以下である、ＩＩＩ－Ｖ族化合物半導体単結晶基板。
　円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板であって、
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板であり、
　前記主表面は、オリエンテーションフラットまたはノッチを有し、
　前記主表面は、その外周から内側に５ｍｍ離れた地点を通る第１仮想線よりも内側の円形領域である第１領域、および前記主表面の中心から前記オリエンテーションフラットまたは前記ノッチへ向かう方向に、前記主表面の中心から前記第１仮想線まで延びる仮想の線分である第１基準線を有し、
　前記主表面において、
　　前記中心１箇所と、
　　前記第１基準線に対し、各々０度、９０度、１８０度および２７０度の角度を有し、前記中心から前記第１仮想線まで延びる仮想の線分４本における各々の中点４箇所と、
　　前記第１基準線に対し、各々４５度、１３５度、２２５度および３１５度の角度を有し、前記中心から前記第１仮想線まで延びる仮想の線分４本における各々の終端点４箇所と、
の合計９箇所の測定点のそれぞれで粒径が０．１９μｍ以上となるパーティクルの個数を計測し、その計測結果に基づいて算出される前記個数の標準偏差および平均値は、標準偏差／平均値≦１．２５という関係を満たし、かつ
　前記第１領域において、前記粒径が０．１９μｍ以上となるパーティクルの密度は、０個／ｃｍ²以上０．６２個／ｃｍ²以下である、ＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板である、請求項１に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記リン化インジウム単結晶基板は、前記粒径が０．０７９μｍ以上となるパーティクルの前記個数の標準偏差および平均値が、０．２３≦標準偏差／平均値≦０．７１という関係を満たし、かつ
　前記粒径が０．０７９μｍ以上となるパーティクルの前記密度は、２．２個／ｃｍ²以上１２．３個／ｃｍ²以下である、請求項３に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記リン化インジウム単結晶基板は、前記主表面の直径が７５ｍｍ以上１５５ｍｍ以下である、請求項２から請求項４のいずれか１項に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板である、請求項１に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記ヒ化ガリウム単結晶基板は、前記粒径が０．０７９μｍ以上となるパーティクルの前記個数の標準偏差および平均値が、０．５≦標準偏差／平均値≦０．８９という関係を満たし、かつ
　前記粒径が０．０７９μｍ以上となるパーティクルの前記密度は、０．５個／ｃｍ²以上２．７個／ｃｍ²以下である、請求項６に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　前記ヒ化ガリウム単結晶基板は、前記主表面の直径が７５ｍｍ以上２０５ｍｍ以下である、請求項６または請求項７に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板。
　ＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法であって、
　前記製造方法は、ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体から、円形の主表面を有するＩＩＩ－Ｖ族化合物半導体単結晶基板を得るための清浄工程を含み、
　前記清浄工程は、
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、液相で清浄する液相処理工程と、
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体を、気相で清浄する気相処理工程と、
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に付着した酸化膜を除去する酸化膜除去工程と、をこの順に含み、
　前記気相処理工程は、オゾン雰囲気下または酸素含有雰囲気下で前記ＩＩＩ－Ｖ族化合物半導体単結晶基板前駆体に対し紫外線を照射する工程を含み、
　前記酸化膜除去工程は、フッ酸を０．１質量％以上含む第１溶液で前記酸化膜を除去する工程を含む、ＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法。
　前記第１溶液は、さらにフッ化アンモニウムを含む、請求項９に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法。
　前記紫外線を照射する工程は、２５℃以上１５０℃以下かつ１分以上６０分以下の条件にて実行される、請求項９または請求項１０に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法。
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、リン化インジウム単結晶基板である、請求項９から請求項１１のいずれか１項に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法。
　前記ＩＩＩ－Ｖ族化合物半導体単結晶基板は、ヒ化ガリウム単結晶基板である、請求項９から請求項１１のいずれか１項に記載のＩＩＩ－Ｖ族化合物半導体単結晶基板の製造方法。