JP2023145595A

JP2023145595A - リン化インジウム基板及び半導体エピタキシャルウエハ

Info

Publication number: JP2023145595A
Application number: JP2023121033A
Authority: JP
Inventors: 俊介岡; Shunsuke Oka; 啓太川平; Keita Kawahira; 朗野田; Akira Noda
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2021-02-02
Filing date: 2023-07-25
Publication date: 2023-10-11
Also published as: TWI769943B; US11926924B2; EP4206368A1; JP2022118721A; WO2022168369A1; CN116324047A; JP7046242B1; US20230374700A1; TW202231575A; JP2022118663A

Abstract

【課題】凹形状の欠陥の発生が抑制されたリン化インジウム基板及び半導体エピタキシャルウエハを提供する。
【解決手段】直径が１００ｍｍ以下であり、主面及び裏面の各表面に鏡面を有し、波長４０５ｎｍのレーザー光をＳ偏光にて照射し検査したとき、各表面において、それぞれ、トポグラフィーチャンネルで検出される直径２０μｍ以上の凹形状の欠陥が０個である、リン化インジウム基板。
【選択図】図２

Description

本発明は、リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法に関する。

リン化インジウム（ＩｎＰ）は、インジウムリンとも称される、ＩＩＩ族のインジウム（Ｉｎ）とＶ族のリン（Ｐ）とからなるＩＩＩ－Ｖ族化合物半導体材料である。半導体材料としての特性は、バンドギャップ１．３５ｅＶ、電子移動度～５４００ｃｍ／Ｖ・ｓであり、高電界下での電子移動度はシリコンや砒化ガリウムといった他の一般的な半導体材料より高い値になるという特性を有している。また、常温常圧下での安定な結晶構造は立方晶の閃亜鉛鉱型構造であり、その格子定数は、ヒ化ガリウム（ＧａＡｓ）やリン化ガリウム（ＧａＰ）等の化合物半導体と比較して大きな格子定数を有するという特徴を有している。

単結晶化したＩｎＰは、シリコン等と比較して大きな電子移動度を利用して、高速電子デバイスとして用いられる。また、ヒ化ガリウム（ＧａＡｓ）やリン化ガリウム（ＧａＰ）等と比較して大きな格子定数は、ＩｎＧａＡｓ等の三元系混晶やＩｎＧａＡｓＰ等の四元系混晶をヘテロエピタキシャル成長させる際の格子不整合率を小さくできる。そのため、これらの混晶化合物を積層して形成する半導体レーザー、光変調器、光増幅器、光導波路、発光ダイオード、受光素子等の各種光通信用デバイスやそれらを複合化した光集積回路用の基板としてＩｎＰ単結晶は用いられている。

上述した各種デバイスを形成するためには、ＩｎＰを単結晶化したインゴットを所定の結晶方位に薄板（ウエハ）状に切り出してＩｎＰ基板としたものが用いられる。この基板の基となるＩｎＰ単結晶インゴットの製造には、特許文献１または２等に開示されているような垂直ブリッジマン法（ＶＢ法）、特許文献３等に開示されているような垂直温度勾配凝固法（ＶＧＦ法）や、特許文献４、５に開示されているような液体封止チョクラルスキー法（ＬＥＣ法）等といった手段が従来から用いられている。

ＶＢ法またはＶＧＦ法は、容器内に保持した原料融液に対して垂直方向へ温度勾配を形成し、容器か炉の温度分布の何れかを垂直方向へ移動させることで結晶の凝固点（融点）を垂直方向へ連続的に移動させ、容器内の垂直方向に連続的に単結晶を成長させる方法である。ＶＢ法やＶＧＦ法では垂直方向の固液界面に設定する温度勾配を小さくすることができ、平均的な結晶の転位密度を低く抑えることが可能である。しかし、ＶＢ法やＶＧＦ法は、結晶成長速度が比較的遅く生産性が低いという問題がある他、容器内での結晶成長であるため、結晶成長にともなって容器から作用する応力によって局所的に高転位密度となる領域が発生する等の短所がある。

これに対し、ＬＥＣ法は、大型シリコン単結晶の一般的な製造方法としても広く用いられているチョクラルスキー法（ＣＺ法）を改変したものであり、単結晶を引き上げるための原料融液表面の気液界面部分を酸化ホウ素（Ｂ₂Ｏ₃）等の軟化点温度の低い酸化物等の液体封止剤で覆い、原料融液中の揮発成分の蒸発による散逸を防ぎつつ原料融液に種結晶を接触させて単結晶インゴットを引き上げ成長させる方法である。ＬＥＣ法では、先述したＶＢ法やＶＧＦ法と比較して、融液と引き上げられる結晶との固液界面に形成される温度勾配が一般的に大きく転位密度が高くなる傾向があるが、結晶成長速度が早く量産に適しているという特徴がある。また、上述した欠点を改善するものとして、ＬＥＣ法における結晶成長時の固液界面の温度勾配の制御性を高めるため、融液保持容器の上方に熱遮蔽効果を有する隔壁を設けた熱バッフルＬＥＣ（ＴＢ－ＬＥＣ）法と称される改良型のＬＥＣ法も、特許文献４、５に開示されているように必要に応じて用いられている。

ＬＥＣ法による単結晶の製造方法において、従来、単結晶内にピットと呼ばれる小さな孔の発生を抑制することが課題の一つとして知られている。このような技術として、例えば、特許文献６には、ルツボ内に液体カプセル材で覆われたＧａＰ融液を形成してＧａＰ単結晶の引上げを行う方法において、原料として用いるＧａＰ単結晶を予め減圧下で脱水乾燥処理し、かつルツボに形成したＧａＰ融液内の表面近傍における結晶引上げ軸方向の温度勾配を３０℃／ｃｍ乃至１００℃／ｃｍに設定して単結晶引上げを行うことで、Ｂピットがエッチングによって現われない、均質で低欠陥のＧａＰ単結晶が得られると記載されている。

国際公開第２００４／１０６５９７号特開２００８－１２０６１４号公報特開２０００－３２７４９６号公報国際公開第２００５／１０６０８３号特開２００２－２３４７９２号公報特公平０２－０４０６４０号公報

単結晶基板内に発生するピットの種類に着目し、当該ピットの発生を抑制する技術については種々研究されているが、いまだ開発の余地がある。また、単結晶基板内の特定のピットの発生を完全に抑制すると、基板上にエピタキシャル成長を実施した際の表面品質が向上する等の大きな効果がある。

本発明は、上記のような課題を解決するためになされたものであり、凹形状の欠陥の発生が抑制されたリン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法を提供することを目的とする。

本発明は一側面において、直径が１００ｍｍ以下であり、鏡面研磨処理された、少なくとも一方の表面に、波長４０５ｎｍのレーザー光をＳ偏光にて照射し検査したとき、前記表面において、トポグラフィーチャンネルで検出される直径２０μｍ以上の凹形状の欠陥が０個である、リン化インジウム基板である。

本発明のリン化インジウム基板は一実施形態において、直径が５０～１００ｍｍである。

本発明は別の一側面において、本発明の実施形態に係るリン化インジウム基板と、前記リン化インジウム基板の主面に設けられたエピタキシャル結晶層と、を有する、半導体エピタキシャルウエハである。

本発明は更に別の一側面において、ＬＥＣ炉内にルツボを設け、前記ルツボ内に原料及び封止剤を設けて、ヒータ発熱により原料及び封止剤を加熱、融解し、生じた原料融液の表面に種結晶を接触させて、徐々に引き上げることにより、リン化インジウム単結晶の成長を行なうリン化インジウム単結晶インゴットの製造方法において、前記ＬＥＣ炉内を、１５Ｐａ以下の真空状態を保ったまま室温から５００℃以上６００℃以下まで昇温し、続いて前記ＬＥＣ炉内の圧力を２．０×１０⁶Ｐａ以上４．０×１０⁶Ｐａ以下の範囲の任意の圧力となるまで加圧した後、前記種結晶を引き上げてリン化インジウム単結晶の成長を行なう、リン化インジウム単結晶インゴットの製造方法である。

本発明は更に別の一側面において、本発明の実施形態に係るリン化インジウム単結晶インゴットの製造方法で製造されたリン化インジウム単結晶インゴットから、リン化インジウム基板を切り出す工程を含む、リン化インジウム基板の製造方法である。

本発明のリン化インジウム基板の製造方法は一実施形態において、前記リン化インジウム基板の直径が１００ｍｍ以下である。

本発明の実施形態によれば、凹形状の欠陥の発生が抑制されたリン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法を提供することができる。

本発明の実施形態に係るＬＥＣ法で用いるＬＥＣ炉の断面模式図である。本発明の実施形態に係るＬＥＣ炉内の昇温工程における炉内温度と炉内圧力との関係を示すグラフである。従来のＬＥＣ炉内の昇温工程における炉内温度と炉内圧力との関係を示すグラフである。

以下、図面を参照して、本発明の実施形態について説明するが、本発明は、これに限定されて解釈されるものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。

〔リン化インジウム基板〕
本発明の実施形態に係るリン化インジウム基板は、少なくとも一方の表面に、波長４０５ｎｍのレーザー光をＳ偏光にて照射し検査したとき、当該表面において、トポグラフィーチャンネルで検出される凹形状の欠陥が０個である。ここで、「Ｓ偏光」は、入射面に垂直に電界が振動する偏光である。また、「トポグラフィーチャンネルで検出」とは、上述のレーザー光によって、リン化インジウム基板の表面全体をスキャンし、表面からの散乱光をもとに基板表面の凹形状の欠陥を検出することを意味する。また、具体的には、リン化インジウム基板の表面（主面）の最外周３ｍｍを除く全体に対し、ＫＬＡＴｅｎｃｏｒ社製Ｃａｎｄｅｌａ８７２０により、波長４０５ｎｍのレーザー光をＳ偏光にてリン化インジウム基板に照射することで、所定の直径を有する凹形状の欠陥をトポグラフィーチャンネルで検出することができる。

「凹形状の欠陥」は、基板の表面において、貫通孔ではなく、表面に対して窪んだ形状を有する欠陥を示す。凹形状の欠陥の大きさは特に限定されないが、典型的には、表面真上から見たときの欠陥の外接円の直径が２０～１００μｍである。また、凹形状の欠陥の深さは特に限定されないが、典型的には、表面から１～５μｍである。

本発明の実施形態に係るリン化インジウム基板は、上述のように表面の凹形状の欠陥が０個であるため、リン化インジウム基板上にエピタキシャル成長を実施して得られた、エピタキシャル成長後の表面の品質が向上し、当該基板を用いたフォトダイオード等の暗電流等の、半導体デバイスの特性が向上する。

上述の凹形状の欠陥が０個である表面は、リン化インジウム基板のエピタキシャル結晶層を形成するための主面のみであってもよく、当該主面と裏面との両面であってもよい。

本発明の実施形態に係るリン化インジウム基板は、直径が１００ｍｍ以下である。リン化インジウム基板の直径は、５０～１００ｍｍであってもよく、５０～７６．２ｍｍであってもよい。

本発明の実施形態に係るリン化インジウム基板は、ドーパントを含んでいてもよい。ドーパントは、Ｓ、Ｚｎ、Ｆｅ、及び、Ｓｎから選択される一種以上であってもよい。リン化インジウム基板のドーパント濃度についても限定されず、１×１０¹⁶～１×１０¹⁹ｃｍ^-3であってもよい。

〔リン化インジウム単結晶インゴットの製造方法〕
次に、本発明の実施形態に係るリン化インジウム単結晶インゴットの製造方法について、図面に基づいて詳述する。図１は、液体封止チョクラルスキー（ＬＥＣ）法で用いる炉（ＬＥＣ炉１００）の断面模式図である。ＬＥＣ炉１００内には、窒素ガスやアルゴンガス等の不活性ガスによって加圧される高圧容器１０１、及び、ルツボ支持軸１０５によって回転可能に支持されたルツボ１０４が設けられている。ルツボ１０４内には、原料１０２となるリン化インジウム融液（リン化インジウム多結晶原料）と、Ｂ₂Ｏ₃のような液体の封止剤１０３が設けられている。また、高圧容器１０１の上方からは、ルツボ１０４内に向かって引き上げ軸１０８が回転可能且つ上下動可能に垂下されている。

ＬＥＣ炉１００は、ルツボ１０４の上方において、引き上げ軸１０８の下端の側方から、後述の種結晶１０６までを覆うような熱バッフル１１１を有し、さらに、ルツボ１０４の側方のヒータ１０９を覆う断熱材１１０を有している。熱バッフル１１１はこの断熱材１１０に立脚している。熱バッフル１１１及び断熱材１１０は、例えば石英、グラファイト、ｐＢＮ（熱分解窒化ホウ素）などで構成することができる。

次に、上記構成のＬＥＣ炉１００を用いて、リン化インジウム単結晶の成長を行なう具体例について説明する。まず、ルツボ１０４内にリン化インジウム多結晶原料と液体の封止剤１０３としてＢ₂Ｏ₃とを入れて、高圧容器１０１内に設置する。次に、ルツボ１０４を炉内の最下部に配置する。次に、ＬＥＣ炉１００内を、１５Ｐａ以下の真空状態を保ったままヒータ１０９により炉内を５００℃以上６００℃以下の一定温度まで昇温する。続いて当該温度を保ったまま、ＬＥＣ炉１００内の圧力を２．０×１０⁶Ｐａ以上４．０×１０⁶Ｐａ以下の範囲の任意の圧力となるまで加圧する。次に、炉内温度をリン化インジウムが融解する温度まで昇温させた後、原料融液の表面に種結晶１０６を接触させて、引き上げ軸１０８を徐々に引き上げることで、種結晶１０６を引き上げてリン化インジウム単結晶の成長を行なう。

上述の原料１０２の融解温度までの昇温工程について、以下に従来技術との違い及び効果とともに、更に詳述する。ＬＥＣ法では、一般に、リン（Ｐ）の揮発を防ぐために、原料１０２の融解時に炉内の圧力を高圧にする。従来、原料融解のために、ヒータ１０９により炉内温度をＴ₁からＴ₃まで加熱すると、図３に示すように、ボイルシャルルの法則により炉内圧力が単調増加する。このような昇温形態によれば、炉内のリン化インジウム多結晶およびＢ₂Ｏ₃中に水分等の不純物が残存してしまい、当該水分等の不純物を含んだまま結晶成長が行われると、基板製品に凹形状の欠陥が発生する原因となる。

これに対し、上述の本発明の実施形態に係る原料１０２の融解温度までの昇温工程では、まず、１５Ｐａ以下の真空状態（Ｐ₁）を保ったまま炉内温度を室温Ｔ₁から一定温度（Ｔ₂：５００℃以上６００℃以下）まで昇温させる。Ｔ₂：５００℃以上６００℃以下は、水分等の不純物が揮発する温度である。これにより、結晶成長直前の環境下で炉内のホットゾーン（炉内を構成するグラファイト製の保温筒や加熱用ヒータ等の部材及び石英製部材）、原料１０２のリン化インジウム多結晶及び封止剤１０３であるＢ₂Ｏ₃中に含まれる水分等の不純物を十分に揮発させることができる。また、このＴ₂温度においてＢ₂Ｏ₃が軟化する。Ｔ₁～Ｔ₂までの昇温速度は１５～２０℃／ｍｉｎであると、水分の揮発に有利となり、製造効率が向上するため、好ましい。

続いて当該温度を保ったまま、ＬＥＣ炉１００内の圧力を２．０×１０⁶Ｐａ以上４．０×１０⁶Ｐａ以下の範囲の任意の圧力となるまで加圧する（Ｐ₂）。次に、炉内温度をリン化インジウムが融解する温度（Ｔ₃）まで昇温させ、多結晶原料を融解させた後、原料融液の表面に種結晶１０６を接触させて、引き上げ軸１０８を徐々に引き上げることで、種結晶１０６を引き上げてリン化インジウム単結晶１０７の成長を行なう。Ｔ₂～Ｔ₃の温度上昇に伴い、ボイルシャルルの法則により、炉内の圧力もＰ₂～Ｐ₃へと上昇する。Ｔ₃は１０５０～１３００℃とすることができ、Ｐ₃は４～５ＭＰａである。

ＬＥＣ法によるリン化インジウム単結晶の引き上げは、通常適用されている条件によって行うことができる。例えば、引き上げ速度５～２０ｍｍ／時、引き上げ軸回転数５～３０ｒｐｍ、ルツボ支持軸回転数１０～２０ｒｐｍ、引き上げ軸方向のＢ₂Ｏ₃中の温度勾配１３０～８５℃／ｃｍといった条件で適宜調整して引き上げを行うことができる。

次に、結晶の固化率が０．７～０．９となった時点で引き上げ速度を毎時３００ｍｍ以下とすることによって、結晶肩部が熱バッフル１１１に接触する直前までに育成結晶を融液から切離す工程を行う。育成結晶の切離し後、ルツボ１０４を降下させ、炉内温度が室温になるまで冷却した後、結晶を取り出す。これにより、リン化インジウム単結晶インゴットが得られる。なお、本発明において、室温とはＬＥＣ炉内のヒータ加熱前の温度をいい、１０～３０℃程度を意味する。

本発明の実施形態に係るリン化インジウム単結晶インゴットの製造方法では、上述のように、結晶成長直前にＬＥＣ炉１００内で、結晶成長直前の環境下で炉内のホットゾーン、原料１０２のリン化インジウム多結晶及び封止剤１０３であるＢ₂Ｏ₃中に含まれる水分等の不純物を十分に揮発させて除去しているため、当該リン化インジウム単結晶インゴットを用いて、凹形状の欠陥の発生が抑制されたリン化インジウム基板を得ることができる。

〔リン化インジウム基板の製造方法〕
このようにして得られたリン化インジウム単結晶インゴットから、リン化インジウム単結晶基板を切り出すことで、本発明の実施形態に係るリン化インジウム基板が得られる。より具体的には、以下に例示する工程を経てリン化インジウム単結晶インゴットからリン化インジウム基板を作製することができる。

まず、リン化インジウム単結晶インゴットを研削して円筒にする。次に、研削したリン化インジウム単結晶インゴットから、ワイヤーソー等により基板を切り出す。

次に、ワイヤーソーによる切断工程において生じた加工変質層を除去するために、切断後の基板をリン酸水溶液及び過酸化水素水の混合溶液等に浸漬することで、表面をエッチングする。

次に、基板の外周部分の面取りを行い、１００ｍｍ以下の直径に加工する。また、面取り後の基板の少なくとも一方の表面、好ましくは両面を研磨する（ラッピング）。

次に、研磨後の基板をリン酸水溶液及び過酸化水素水及び超純水の混合溶液等に浸漬することにより、表面エッチングする。
次に、基板の主面を鏡面研磨用の研磨材で研磨して鏡面に仕上げる。
次に、洗浄を行うことで、直径が１００ｍｍ以下のリン化インジウム単結晶基板が製造される。

〔半導体エピタキシャルウエハ〕
本発明の実施形態に係るリン化インジウム基板の主面に対し、公知の方法で半導体薄膜をエピタキシャル成長させることで、エピタキシャル結晶層を形成し、半導体エピタキシャルウエハを作製することができる。当該エピタキシャル成長の例としては、リン化インジウム基板の主面に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、ＩｎＡｌＡｓスペーサ層、ＩｎＰ電子供給層をエピタキシャル成長させたＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）構造を形成してもよい。このようなＨＥＭＴ構造を有する半導体エピタキシャルウエハを作製する場合、一般には、鏡面仕上げしたリン化インジウム基板に、硫酸／過酸化水素水などのエッチング溶液によるエッチング処理を施して、基板表面に付着したケイ素（Ｓｉ）等の不純物を除去する。このエッチング処理後のリン化インジウム基板の裏面をサセプターに接触させて支持した状態で、リン化インジウム基板の主面に、分子線エピタキシャル成長法（ＭＢＥ：ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）又は有機金属気相成長（ＭＯＣＶＤ：ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）によりエピタキシャル膜を形成する。

以下、本発明及びその利点をより良く理解するための実施例を提供するが、本発明はこれらの実施例に限られるものではない。

（実施例１）
図１に記載した形態のＬＥＣ炉を準備した。次に、ルツボ内にリン化インジウム多結晶原料と液体封止剤としてＢ₂Ｏ₃とを入れて、高圧容器内に設置した。次に、ルツボを炉内の最下部に位置させた。ここで、本発明における炉内温度とは、ルツボ底のグラファイト製ルツボサセプターに設置した熱電対によって観測した温度とした。
次に、ＬＥＣ炉内の昇温を行った。昇温条件は、上述の図２で示したグラフに基づくものであり、具体的な数値は後述の表１に示す。まず、圧力Ｐ₁の真空状態を保ったままヒータにより炉内を室温（Ｔ₁：２０℃）から温度Ｔ₂まで昇温した。Ｔ₁～Ｔ₂までの昇温速度は１７℃／ｍｉｎとした。続いて温度Ｔ₂を保ったまま、ＬＥＣ炉内の圧力をＰ₂まで上げた。次に、炉内温度をリン化インジウムが融解する温度であるＴ₃まで昇温させた後、原料融液の表面に種結晶を接触させて、引き上げ軸を徐々に引き上げることで、種結晶を引き上げてリン化インジウム単結晶の成長を行なった。ここで、引き上げ速度は１０ｍｍ／時、引き上げ軸回転数は２０ｒｐｍ、ルツボ支持軸回転数は１５ｒｐｍ、引き上げ軸方向のＢ₂Ｏ₃中の温度勾配は１１０℃／ｃｍとした。

次に、結晶の固化率が０．７～０．９となった時点で引上げ速度を毎時３００ｍｍ以下とすることによって、結晶肩部が熱バッフルに接触する直前までに育成結晶の切離しを行った。育成結晶の切離し後、ルツボを降下させ、炉内温度が室温になるまで冷却した後、結晶を取り出した。これにより、リン化インジウム単結晶インゴットを作製した。

このようにして得られたリン化インジウム単結晶インゴットを研削して円筒にし、続いてワイヤーソー等により基板を切り出し、直径が５０．０ｍｍのリン化インジウム基板を取得した。

（実施例２）
Ｔ₁～Ｔ₂までの昇温速度を１８℃／ｍｉｎとし、昇温条件を表１のように制御したこと以外は、実施例１と同様にリン化インジウム基板を作製した。

（比較例１～３）
昇温条件を表１のように制御したこと以外は、実施例１と同様にリン化インジウム基板を作製した。すなわち、比較例１～３では、昇温条件は、上述の図３で示したグラフに基づくものであり、結晶成長直前に炉内を真空状態で昇温させず、従来の通り、炉内を常温・常圧から炉内圧力Ｐ₂を２．２ＭＰａに加圧してから加熱して原料を溶融させ、原料融液の表面に種結晶を接触させて、引き上げ軸を徐々に引き上げることで、種結晶を引き上げてリン化インジウム単結晶の成長を行なった。

（欠陥評価）
作製したリン化インジウム基板の表面（主面）の全体に対し、ＫＬＡＴｅｎｃｏｒ社製Ｃａｎｄｅｌａ８７２０により、波長４０５ｎｍのレーザー光をＳ偏光にてリン化インジウム基板に照射することで、直径およそ２０μｍ以上の凹形状の窪んだ欠陥をトポグラフィーチャンネルで検出した。
ＫＬＡＴｅｎｃｏｒ社製Ｃａｎｄｅｌａ８７２０の測定では、凹型形状欠陥、凸型形状欠陥のどちらも欠陥としてカウントすることが可能であるが、本発明では、２０μｍ径以上の凸形状の欠陥が無く、観測されていなかったこと、および水分制御と２０μｍ径以上の凹型形状欠陥の有無に実施例と比較例に差異があったため、凹型欠陥の分析を実施した。すなわち、基板表面において観察対象としているピット（製造工程で結晶成長直前に原料に含まれる水分等の不純物に起因する欠陥）は、Ｃａｎｄｅｌａ８７２０の測定により凹形状の欠陥として検出することができる。ここで、凹型形状欠陥の検出については、基板に照射したレーザー光のＳ偏光が、基板表面をスキャンしたときに、凹型形状のスロープを下り、凹型形状底部通過後に昇ることにより、光の反射方向が正反射に対して下方向にずれた後上方向にずれる現象によって識別でき、凸型形状の場合には、凹型形状と光の反射方向が逆の現象となることから、凹型、凸型の識別が可能である。
実施例１～２、比較例１～３のリン化インジウム基板について、それぞれ基板を１枚または複数枚準備して上記の欠陥数を測定し、その平均値を算出した。
製造条件及び評価結果を表１に示す。表１の昇温条件において、Ｐ₁～Ｐ₃、Ｔ₁～Ｔ₃は、それぞれ図２及び図３のグラフで示されたＰ₁～Ｐ₃、Ｔ₁～Ｔ₃に対応する。

（考察）
実施例１及び２は、ＬＥＣ炉内を、１５Ｐａ以下の真空状態を保ったまま（真空引きをした状態で）５００℃以上６００℃以下まで昇温し、続いて真空引きを停止し、ＬＥＣ炉内の圧力を２．０×１０⁶Ｐａ以上４．０×１０⁶Ｐａ以下の範囲の任意の圧力となるまで純窒素ガス（純度６Ｎ、Ｈ₂Ｏ露点－８０℃：０．５３ｐｐｍ以下程度）で加圧した後、種結晶を引き上げてリン化インジウム単結晶の成長を行ったため、リン化インジウム基板の表面の凹形状の欠陥がいずれも０個であった。
一方、比較例１～３は、それぞれ従来の昇温条件に基づいてリン化インジウム単結晶の成長を行ったため、リン化インジウム基板の表面の凹形状の欠陥が検出された。

１００ＬＥＣ炉
１０１高圧容器
１０２原料
１０３封止剤
１０４ルツボ
１０５ルツボ支持軸
１０６種結晶
１０７リン化インジウム単結晶
１０８引き上げ軸
１０９ヒータ
１１０断熱材
１１１熱バッフル

Claims

直径が１００ｍｍ以下であり、主面及び裏面の各表面に鏡面を有し、波長４０５ｎｍのレーザー光をＳ偏光にて照射し検査したとき、前記各表面において、それぞれ、トポグラフィーチャンネルで検出される直径２０μｍ以上の凹形状の欠陥が０個である、リン化インジウム基板。
直径が５０～１００ｍｍである、請求項１に記載のリン化インジウム基板。
請求項１または２に記載のリン化インジウム基板と、前記リン化インジウム基板の主面に設けられたエピタキシャル結晶層と、を有する、半導体エピタキシャルウエハ。