JPH0316119A - 化合物半導体ウエハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、化合物半導体単結晶基板の上方にヘテロエ
ピタキシャル結晶層を形戊した化合物半導体エピタキシ
ャルウェハに関するものである。

［従来の技術］ 発光素子や受光素子などの光素子は、光学的かつ電子的
な性質の異なる領域を巧みに組合わせた構造を有してい
る。これに加えて、そのような構造を極めて良質の単結
晶層で構成しなければならないため、必ずエピタキシャ
ル技術により作製されている。ここで、エピタキシャル
技術とは、既にでき上がっている結晶を土台として、そ
の上に結晶の薄い層を成長させる技術である。エピタキ
シャル結晶は、基板とエピタキシャル層が同じ物質であ
るか異なる物質であるかによって、ホモエピタキシャル
結晶とヘテロエピタキシャル結晶に分類される。

従来の化合物半導体ヘテロエピタキシャルウェハは、そ
の化合物半導体基板上に形成するエピタキシャル成長の
技術的制約から、たとえば直径２インチの基板の上下左
右を切り落とし、矩形状に整形した後、この矩形状の基
板上に液相成長法または気相成長法でエピタキシャル成
長させている。

［発明が解決しようとする課題コ しかしながら、このような従来の矩形状のエピタキシャ
ルウェハでは、以下のような問題があった。すなわち、
フォトリソグラフィなどのパターン形成の際、スピン塗
布などにより塗布したレジスト膜の厚みが外周の角部分
で不均一になり、この部分において良好なパターン形成
ができず、歩留りが低下するという問題があった。さら
に矩形伏であるために、角の部分が物理的な衝撃等で割
れたり欠けたりし、加工における歩留りが低いという問
題があった。

このような問題を解消する方法として、円形形状のエピ
タキシャルウェハを用いればよいことは容易に考え得る
。実際にシリコン半導体では、円形状の基板を用いるこ
とで高い歩留りを得ている。

しかしながら、本発明者等は、円形形状の化合物半導体
ヘテロエピタキシャルウェハをそのまま用いても、シリ
コン半導体のように高い歩留りにならないことを見い出
した。これについて以下説明する。

化合物半導体では、化学量論的組成を保った完全性の高
い単結晶を戒長させることは、シリコンのような単体の
結晶に比べるとかなり難しい。このため、一般的に化合
物半導体のバルク結晶はシリコンのそれよりも完全性が
低い。すなわち、従来から一般に用いられている化合物
半導体の円形形状の基板は、その外周部分に欠陥が集中
しており、この部分の上にエピタキシャル或長させると
、その欠陥がエピタキシャル結晶層にまで伝播する。

外周部分の欠陥、特にスリップが、デバイス加工工程で
の熱的な応力、および物理的な応力により、エピタキシ
ャル成長後、本来全く欠陥のないウェハ中央部分にまで
伝播して延びることがわかった。

スリップについては、たとえばＪ，Ａｐｐｌ．Ｐｈｙｓ
，５４　（２），Ｆｅｂｒｕａｒｙ　　１９３３，ｐ６
６６〜６７２に詳細な説明がなされている。その定義は
、１ｍｍの直線上に１０個以上の結晶欠陥が並んでいる
ものをいう。

この発明の目的は、かかる従来の問題点を解消し、歩留
りを向上させることのできる化合物半導体ウェハを提供
することにある。

［課題を解決するための手段コ この発明は、化合物半導体単結晶基板の上にヘテロエピ
タキシャル結晶層を形成した化合物半導体エピタキシャ
ルウェハにおいて、化合物半導体単結晶基板がほぼ円形
形状を有し、かつ無転位であることを特徴とする、化合
物半導体ウェハである。無転位の領域は、必ずしも基板
全体である必要はなく、後述するようにヘテロエピタキ
シャル結晶層における結晶のつながりを断つ手段を設け
る場合は、この手段により囲まれる領域に無転位の部分
があればよい。

この発明の化合物半導体ウェハの好ましい態様において
は、化合物半導体単結晶がｍ−ｖ族化合物半導体基板で
ある。

さらに、この発明のより好ましい態様では、■−Ｖ族化
合物半導体がＧａＡｓまたはＩｎＰである。

さらに、この発明のより好ましい態様においては、■一
ｖ族化合物半導体結晶の格子定数とほぼ同じ格子定数を
有する化合物半導体が、Ｇａ，　Ａｓ，　ＡＩ，　　Ｉ
ｎ，およびＰからなる群より選ばれる２種以上の元素を
含むものである。　さらに、この発明のより好ましい態
様では、化合物半導体ウェハが、ヘテロエピタキシャル
結晶層における結晶のつながりを断つ手段を設けている
。

この発明に従えば、化合物半導体基板が無転位であるた
め、基板上に形戊するヘテロエピタキシャル結晶層に大
きな結晶欠陥を全面にわたり引き継がせることのないヘ
テロエピタキシャル結晶ウェハを提供することができる
。また、化合物半導体基板がほぼ円形形状を有している
ため、従来の矩形状の基板を用いた際見られたようなレ
ジスト膜の不均一を生じることなく、歩留りを著しく上
昇させることができる。また、同時にデバイス加工途中
で熱的な応力や外力による物理的な応力により、新たな
結晶欠陥を生じることや、この結晶欠陥が伝播すること
もな《、円形形状の全域にわたり良好な特性を有したデ
バイスを得ることができる。

結晶欠陥の残る化合物半導体基板を用いる際には、隣接
して存在する結晶欠陥の悪影響を受けないように、ヘテ
ロエピタキシャル層のつながりを断つことにより同様の
効果を得ることができる。

［発明の作用効果コ この発明の化合物半導体エピタキシャルウェハは、ヘテ
ロエピタキシャル結晶層が上方に形成される化合物半導
体単結晶基板がほぼ円形形状を有し、かつ無転位である
ことを特徴としている。

スピン塗布の際のレジスト膜の不均一を改善する方法と
して、従来の矩形状の基板に代えて、ほぼ円形形状の基
板を用いることは比較的容易に考え得ることかもしれな
い。しかしながら、この発明の最も特徴とするところは
、エピタキシャル結晶層を形成する基板として、ほぼ円
形形状の基板であって、しかも無転位の基板を用いるこ
とにある。

すなわち、本発明者等は、ほぼ円形形状の基板であって
も従来から用いられているような無転位でない基板を用
いる場合には、歩留りを向上させることのできないこと
を見い出した。ここで、無転位とは、スリップ（線状欠
陥）がなく、ＥＰＤ（エッチピントデンシティ；結晶欠
陥密度）が５００個／ｃｍ２以下であることをいう。ま
た、スリップに関しては、前述の文献に詳細な説明がな
されており、その定義は、１ｍｍの直線上に上０個以上
の結晶欠陥が並んでいるものをいう。

この発明は、ほぼ円形形状の基板を用いることによって
、スピン塗布による不均一性を改善し、歩留り向上を図
るとともに、無転位の基板を用いることによって欠陥、
特に、スリップの伝播による歩留りの低下を防止するも
のである。

以上のことを、図面を参照して説明する。

第４図〜第６図は、矩形状の基板上にエピタキシャル結
晶層を成長させる従来の方法を説明するための正面図で
ある。

第４図は、化合物半導体単結晶、たとえばＩｎＰ単結晶
インゴットをスライスして得られた基板の状態を示す正
面図である。円形１ｎＰ単結晶基板１の基板面は（１　
０　０）面であり、へき開容易方向は［０　１　１１と
それに垂直な方向である。円形ＩｎＰ単結晶基板■は、
従来から一般的に使用されているＩｎＰ単結晶基板であ
り、結晶欠陥およびスリップの存在する部分は、［００
１コ方向およびそれに垂直な方向に、外周部分で大きく
広がって存在している。したがって、無転位部分２は、
第４図に斜線を付して示したような分布で存在している
。この無転位部分２の内側で、第４図に点線で示したよ
うな形状で上下左右の部分を切り落とし、矩形状の基板
にする。この矩形状の基板の上に、エピタキシャル成長
させる。したがって、従来の矩形状の基板の中には、ほ
とんどスリップが存在していなかった。

第５図は、ヘテロエピタキシャル或長後の基板状態を示
す正面図である。第５図において、使用することのでき
る有効な部分はハッチングを付して示している。第５図
に示されるように、矩形ウェハ３の全体がほとんど有効
である。次にこの矩形ウェハ３の上にスピン塗布等によ
りレジスト膜を塗布しパターン形或加工を行なう。

第６図は、パターン形或加工後の基板の状態を示す正面
図である。第６図において、有効部分５はハッチングを
付して示している。第６図に示されるように、矩形ウェ
ハ３の角の部分がレジスト不均一部４となり、さらに使
用し得る部分が小さくなり、歩留りが悪くなる。

第７図および第８図は、無転位でない円形基板上にエピ
タキシャル層を成長させる方法を説明するための正面図
である。

第７図は、インゴットをスライスして得られた基板の状
態を示す正面図であり、第４図に示す基板の状態と同様
である。ここでは、従来の方法のように矩形状に切り落
として整形することなく、円形の基板の上にそのままヘ
テロエピタキシャル成長を行なう。ヘテロエピタキシャ
ル成長後のエピタキシャルウェハの状態は、基板の結晶
欠陥をそのまま引き継ぐため、第７図と同様である。

第８図は、パターン形或加工した後の基板の状態を示す
正面図である。第８図において、ハッチングを施した部
分は有効部分７である。このように、デバイス加工時の
応力により円形ＩｎＰ単結晶基板１の外周部のスリップ
が内側に向かって伝播し、無転位部分が小さくなってい
る。

このように、無転位ではない円形基板上のエピタキシャ
ルウェハをデバイス加工すると、ヘテロエピタキシャル
成長後は無転位であった部分にまでスリップが及んでし
まい、却って有効な部分が減少し、歩留り低下を来たす
。

第１図〜第３図は、この発明に従い、無転位の円形基板
上にエピタキシャル層を成長させる方法を説明するため
の正面図である。

第１図は、たとえば後述するｖＣＺ法により得られたＧ
ａＡｓ，またはＩｎＰ等の化合物半導体のインゴットを
スライスして得られた基板の状態を示す正面図であり、
無転位部分をハッチングを付して示している。第１図に
示されるように、円形の化合物半導体単結晶基板１１の
ほぼ全域が無転位部分となっている。

第２図は、第１図に示す基板１１上にヘテロエピタキシ
ャル或長させた後のエピタキシ′ヤルウェハの状態を示
す正面図である。第２図においても、無転位部分はハッ
チングを付して示している。第２図に示されるように、
ヘテロエピタキシャル成長後も、無転位部分は基板１１
のほぼ全域に及んでいる。

第３図は、パターン形或加工後の基板の状態を示す正面
図であり、ハッチングを付した部分は有効部分１２であ
る。第３図に示されるように、基板１１の外周のわずか
な部分を除き、基板１１のほとんどの部分が有効部分１
２となっている。このようにこの発明に従えば、基板の
有効部分を最大限に維持したまま加工を施すことができ
、歩留りを向上させることができる。

この発明において用いられるほぼ円形形状を有し、かつ
無転位である化合物半導体単結晶基板は、たとえばＶＣ
Ｚ　（Ｖａｐｏｒ　　ＰｒｅｓｓｕｒｅＣｏｎｔｒｏｌ
　　Ｃｚｏｃｈｒａｌｓｈｋｉ）法などにより得られた
インゴットをスライスすることにより得ることができる
。このｖＣＺ法は、たとえばｍ−ｖ族化合物半導体単結
晶を製造させる場合、■族元素の蒸気圧中で結晶成長さ
せる液体封止チョクラルスキー法である。

具体的には、以下のようにしてインゴットを得る。

チョクラルスキー（Ｃｚｏｃｈｒａ　ｌｓｈｋｉ）法や
ＬＥＣ　（Ｌｉｑｕｉｄ　　Ｅｎｃａｐｓｉｚｅｄ　　
Ｃｚｏｃｈｒａｌｓｈｋｉ）法に使用されるチャンバ内
部に、高温の■族元素を気密できる容器があり、その容
器の上部壁および下部壁を貫通して結晶引上軸および回
転するるつぼが設置されている。容器と結晶引上軸およ
びるつぼ回転軸の隙間は液体封止剤によって気密にされ
ている。

るつぼに入れた原料を外部からの加熱により融解し、結
晶引上軸の先端に固定された種結晶を、その原料融液に
浸して回転しながら引上げることにより、円柱状の単結
晶を育成する。

容器内に蓄えられた気体状のＶ族元素の圧力によって、
単結晶育成中にその表面からＶ族元素が脱離することが
ない。すなわち、Ｖ族元素の脱離に基づく欠陥が生じる
ことはない。また、同時にその効果により、結晶と融解
原料との温度差を小さくすることができるため、熱収縮
応力に基づく欠陥も発生することなく従来の方法による
ものに比べ、欠陥が１／１．００以下になり、スリップ
をなくすことができる。

このＶＣＺ法については、Ｉｎｓｔ．Ｐｈｙｓ．Ｃｏｎ
ｆ，　　Ｓｅｔ．Ｎｏ．　　９１＋ｃｈａｐｔｅｒ５に
詳細な説明がなされている。

また、ＶＧＦ　（Ｖｅｒｔｉｃａｌ　　Ｇｒａｄｉｅｎ
ｔ　　Ｆｒｅｅｚｅ）ｍにより得られる単結晶も無転位
であるので、これを利用することもできる。この方法は
、原料として既に合成された化合物半導体単結晶を用い
、これをるつぼに入れて溶融させた後、融液をるつぼ下
端に配置した種子結晶と接触させて種子っけを行ない、
融液に垂直な方向の温度勾配をつけた状態で、下端から
徐々に冷却して上方に向かって化合物半導体単結晶を成
長させていく方法である。このＶＧＦ法については、Ｊ
，Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓａｃ．Ｓｏｌｉｄ−Ｓｔ
ａｔｅ　　ＳＣＩＥＮＣＥ　　ＡＮＤＴＥＣＨＮＯＬＯ
ＧＹ，Ｆｅｂｒｕａｒｙ　　１９８８、特開昭６３−８
５０８２号公報および特開昭６３−２７４６８４号公報
などに説明がなされている。

この発明において、化合物半導体単結晶基板は、たとえ
ば、ＧａＡｓ，ＧａＰ，ＩｎＳｂ，ＧａＳｂ１およびＩ
ｎＰ等のｍ−ｖ族化合物半導体を用いることができる。

また、前記化合物半導体単結晶基板の上方に、形成され
るヘテロエピタキシャル成長層は、他の結晶層を介して
成長してもよいし、直接成長してもよい。

たとえば、ＧａＡｓ基板に対しては、ＧａＰ，ＧａＡＩ
Ａｓ，ＧａＡｓＰ，ＩｎＧａＡｌＰ，１ｎＡＬＡｓＰ．
ＡＬＡｓ，ＩｎＧａＰ，ＩｎＡｔＰ，ＡＩＳｂＰ，Ａｔ
ＡｓＳｂＰ，ＧａＡｓＳｂＰ１およびＧａＳｂＰ等がヘ
テロエピタキシャル成長層として採用される。同様に、
ＩｎＰ基板に対しては、ＩｎＡＩＡｓＰ，ＩｎＧａＡｓ
，ＩｎＧａＡｓＰ，１ｎＧａＳｂＡｓ，ＧａＳｂＡｓ，
ＧａＳｂＡｓＰ，ＧａＳｂＰ，ＩｎＡＬＳｂＡｓ，ＡＬ
ＡｓＳｂ，ＧａＡｔＳｂＡｓ，ＩｎＡＩＳｂＰ，Ａ（Ｓ
ｂＰ，ＡＬＧａＳｂＰ．ＩｎＧａＳｂＰ，ＩｎＳｂＰ，
ＡｔＳｂＰＳＡＬＧａＳｂＰ，Ａ　Ｌ　Ｇ　ａ　Ｓ　ｂ
　Ｐ’、およびＧａＳｂＰ等がヘテｏエピタキシャル成
長層として採用される。

なお、ヘテロエピタキシャル結晶層の厚みは、そこに用
いる化合物半導体の基板の材料と結晶層の組合わせによ
り、熱膨張係数の差、応力の差などが変わり、また最終
デバイスの目的などによって変わり得るため、必ずしも
確定されるものではない。

この発明のより好ましい態様であるヘテロエピタキシャ
ル結晶層における結晶のつながりを断つ手段を設けた化
合物半導体について、以下説明する。

化合物半導体単結晶基板の上方に形成したエピタキシャ
ルウェハをデバイス加工した後、詳細に調べると、好ま
しくない光電気特性を有する素子が外周部分から連続し
て、もとも欠陥のないウェハ中央付近までつながってい
る部分が見い出せた。

本発明者等は、エピタキシャル戊長後の加工プロセスで
新たに結晶欠陥が発生したことにより、このような部分
が生じたものと考えた。これは、エピタキシャルウェハ
外周部のスリップが、デバイス加工後での熱処理を受け
たときに伝播したものと考えた。応力を最も受けやすい
層は、熱膨張係数の異なるヘテロエピタキシャル層の界
面部分である。そこで、スリップの伝播を妨げるために
エピタキシャル成長後、結晶欠陥のある部分である外周
部と結晶欠陥のない良好な部分等とを分離するため外周
部に沿って溝を形成した。このような溝は、一般にトレ
ンチと称している。このトレンチを形成したウェハを用
いて、デバイス加工すると、トレンチで囲われた部分で
は良好な光電気特性が得られ、ウェハ外周部分からの悪
影響がなくなった。

以上のことについて第９図〜第１４図および第上５図〜
第１８図の図面を参照しながら説明する。

第９図は、化合物半導体単結晶基板１の上方にヘテロエ
ピタキシャル結晶層１３を成長させた後のウェハを示し
ている。第１５図は、この第９図に示すウェハの断面を
示している。第１５図に模式的に示されるように、基板
における結晶欠陥１４は、エピタキシャル結晶層１３が
或長ずる際にも、この結晶層に引き継がれている。

このような結晶欠陥を持ったウェハをデバイス加工する
と、第１０図に示すように、エピタキシャル結晶層の面
に沿って結晶欠陥１５が伝播する。

このように結晶欠陥工５が伝播したウェハ上にデバイス
を形成すると、この結晶欠陥１５により不良チップとな
る。第１６図は、このような結晶欠陥工５が伝播したウ
ェハ上にデバイスを形成した状態を示す断面図である。

第１６図に示すように、伝播した結晶欠陥１５の存在に
より、不良チップｌ８となる。

この発明のより好ましい態様である、ヘテロエピタキシ
ャル結晶層における結晶のつながりを断つ手段１６を設
けたウェハでは、この手段によって結晶欠陥の伝播を防
止することができる。第１１図は、このような結晶のつ
ながりを断つ手段として外周部の内側にトレンチ１６を
形成したウェハを示す平面図である。また、第１７図は
このようなウェハの断面を示す断面図である。第１１図
に示すウェハをデバイス加工すると、結晶層の面に沿っ
て伝播する結晶欠陥１５は、結晶のつながりを断つ手段
であるトレンチ１６によって止まり、それより内部へは
結晶欠陥１５が伝播しない。このような状態を示したの
が第１２図の平面図である。

第１７図に示すように、このようなトレンチェ６はエピ
タキシャル結晶層の厚さ以上の深さになるように形戊す
ることが好ましい。第１８図に示すように、このような
トレンチ１６の形或により結晶欠陥１５の伝播が防止さ
れるので、結晶欠陥１５の近傍のみが不良チップ１８と
なり、それ以外の領域では良品チップ１７を得ることが
できる。

このため半導体チップの製造の歩留りを著しく向上させ
ることができる。

上記の例では、ウェハの外周部にトレンチを形成してい
るが、チップの１つの素子に対応するような大きさで格
子状にトレンチを形成させてもよい。第１３図はこのよ
うなトレンチ２６の例を示している。

また、結晶のつながりを断つ手段としては、エッチング
による除去された溝部分であるトレンチを形成する以外
に、欠陥を含む部分を完全に取り除く方法もある。第１
４図は、このような欠陥を含むエピタキシャル結晶層の
外周部分３６を取り除いたウェハを示している。

また、その他の手段としては、結晶欠陥の多い基板の外
周部等をＳｉｘＮｙやＳｉｘＯｙなどの膜で覆い、無転
位の部分のみに選択成長させてもよい。

この発明の化合物半導体ウェハは、たとえば、ＰＩＮフ
ォトダイオードなどの受光素子、レーザおよびＬＥＤな
どの発光素子、ならびにＦＥＴなとの増幅素子などの半
導体デバイスに使用することができるものである。

［実施例コ 実施例１ ｖＣＺ法により得られる無転位のＧａＡｓ基板と、従来
より用いられている外周部分に結晶欠陥の残る基板を以
下のように比較し検討した。

厚さ３５０μｍ，直径７５ｍｍの円形ＧａＡｓ基板上の
１層目に、Ｐ型Ａｍｘ　Ｇａ，−ｘＡｓ　（ｘ−０．　
３）層１００μｍ，２層目にＰ型ＡＭ，Ｇａｌ−）（Ａ
ｓ　（ｘ＝０．０２）発光層、３層目にＮ型ＡＬｘＧａ
ｌ−ｘＡｓ　（ｘ＝０．４）層を順次成長したヘテロエ
ピタキシャルウェハを準備した。

エピタキシャル戊長後、Ｘ線トボ観察によりエピタキシ
ャル層および基板の結晶欠陥分布を観察したところ、従
来の基板では第３層目のＮ型ＡｔえＧａｐ−，（Ａｓ層
まで結晶欠陥を引き次いでいることが認められた。

一方、無転位の基板では、結晶欠陥の引き継ぎの様子は
認められなかった。

このような結晶構造を持つヘテロエピタキシャルウェハ
は、主に赤外ＬＥＤ等に用いられる。上記のヘテロエピ
タキシャルウェハを用い、デバイス加工を施し、発光強
度の面内分布を評冊した。

従来のウェハでは、結晶欠陥の残る部分に発光強度の低
い部分が偏在していた。さらに、エピタキシャル成長後
、結晶欠陥のなかったウェハ中央部分にまで、発光強度
の低い部分が拡がっていた。

一方、無転位のエピタキシャルウェハにおいては、場所
に依存することなく、全面にわたり、２ｍＷ以上の発光
強度が得られた。

そこで、本発明者等は、この発明のもう１つの態様に従
い、従来のエピタキシャルウェハの結晶欠陥の残る外周
部分をエッチング除去し、同じデバイス加工を施した。

この手法を用いたエピタキシャルウェハの発光強度の面
内分布を評価したところ、全面にわたり２ｍＷ以上の発
光強度を得ることができた。外周部分に結晶欠陥を残し
たままデバイス加工したものと、その部分をエッチング
除去した後デバイス加工したものとを、それぞれＸ線ト
ボ観察したところ、前者ではウェハ中央部までスリップ
が伝播していたのに対し、後者ではどの部分にも結晶欠
陥は観察されなかった。

同様の現象を、ＧａＡｓ基板上のＩｎＧａＰおよびＩ　
ｎＧａＡｓ　Ｐのヘテロエピタキシャル層について調査
した。この結晶層は、短波長レーザで用いられている。

この結晶層についても同様の現象が観測され、ＧａＡｓ
を基板とするヘテロエピタキシャルウェハ共通の問題点
を有しており、この発明はこのような化合物半導体につ
いても有効であることが確認された。

実施例２ ■ＣＺ法により得られる無転位のＩｎＰ基板と、従来よ
り用いられている外周部分に結晶欠陥の残る基板とを以
下のようにして比較検討した。厚さ３５０μｍ１直径５
Ｑｍｍの円形基板をそれぞれ２分の工に分割し、それぞ
れの基板の半分ずつを突き合わせ、この上に同時にエピ
タキシャル或長を行なった。エピタキシャル層は、■層
目に厚さ２μｍのＩｎＰ層、２層目に厚さ５μｍのＩｎ
ＧａＡｓ層、３層目に厚さ２μｍのＩｎＰ層の構造で順
次成長させた。　エピタキシャル成長後、エッチングに
よる方法で結晶欠陥の分布状態を観察したところ、従来
のＩｎＰ基板の外周部分では、ＩｎＧａＡｓ層を貫通し
て３層目のＩｎＰ層まで結晶欠陥を引き継いでいること
が認められた。一方、ｖＣＺ法により製造された無転位
のＩｎＰ基板においては、それぞれのエピタキシャル層
に、結晶欠陥は観察されなかった。Ｘ線トボ観察におい
ても結晶欠陥は観察されなかった。したがって、従来の
ＩｎＰ基板おいて認められた結晶欠陥の引き継ぎは、エ
ピタキシャル成長が原因でなく、使用したＩｎＰ単結晶
基板が原因となっていることが確認された。

このような結晶構造を有する結晶は、主に長波長帯受光
素子ＰＩＮフォトダイオードなどに用いられる。前記の
それぞれのエピタキシャルウェハを用い、デバイス加工
を施し、雑音成分である暗電流を測定したところ、従来
のウェハでは結晶欠陥の残る部分に暗電流の高い部分が
偏在していた。

さらに、エピタキシャル或長後、結晶欠陥のなかったウ
ェハ中央部にも、暗電流の高い部分が伝播していること
がわかった。

一方、無転位のエピタキシャルウェハにおいては、場所
に依存することなく全面にわたり、印加電圧−５ｖ時に
３Ｘ１０−　’　Ａ／ｃｍ２以下の良好な暗電流特性を
示した。このことから、デバイス加工の熱処理の際に、
ウェハ外周部のスリップは、中央部に向かって直線状に
延びるものと考えられる。暗電流の高い部分、すなわち
暗電流値が印加電圧−５ｖ時に３Ｘ１０−　７Ａ／ａｍ
２以上の部分は、２インチのウェハの外周部分から中心
部分に延びて存在しており、エッチング観察による結晶
欠陥の分布と一致していることが認められた。

従来は、インゴットをスライスした円形形状のウェハの
ままでは、エピタキシャル成長技術上の制約により用い
ることができず、矩形状にカッティングした基板を用い
ていた。しかしながら、もしこれをインゴットからスラ
イスしたままの円形形状のウェハを用いたとしても、基
板の結晶欠陥がエピタキシャル結晶層にそのまま引き継
がれるので、結果として、これらのカッティングにより
取り除いていた部分は使用できるものではなかったこと
がわかった。さらに、基板中央部の結晶欠陥密度の低い
部分にも、ウェハ外周部のスリップが伝播して、結果的
には、良好な暗電流特性が得られる部分は、矩形状にカ
ッティングした基板を用いた場合よりも減少することが
わかった。

そこで、外周部分に結晶結果の残るエピタキシャルウェ
ハのその部分に沿って、デバイス加工時における熱処理
を施される前にヘテロエピタキシャル層を溝状に取り除
き、前述のようなトレンチを形成した。このようなトレ
ンチの形成後、同様に５０００個のデバイスを形成し、
暗電流の面内分布を測定したところ、トレンチで囲まれ
た内側においては、３Ｘ１　０−　７Ａ／ｃｍ２以上の
デバイスは１００個以下であった。また、同時にＸ線ト
ボ観察を行なったところ、スリップ等の結晶欠陥は観察
されなかった。このように、この発明のもう１つの態様
に従いトレンチを形或して無転位の基板上にエピタキシ
ャル或長させることにより、従来よりも多くの半導体デ
バイスを１枚のウェハから得ることができ、著しく歩留
りを向上させることができる。

実施例３ ｖＣｚ法により得られる無転位の基板と、従来より用い
られている外周部分に結晶欠陥の残る基板について，Ｉ
ｎＧａＡｓＰのヘテロエピタキシャル層を形成したウェ
ハについて比較検討した。

厚さ３５０μｍ１直径５０ｍｍの円形基板を用い、１層
目に厚さ７μｍのＩｎＰ層、２層目に１μｍのＩｎＧａ
ＡｓＰ　（発光波長Ｌ　　３μｍの組織）、３層目に２
μｍのＩｎＰ層の構造で順次或長させた。エピタキシャ
ル成長後、Ｘ線トボ観察により、エピタキシャル層およ
び基板の結晶欠陥分布を観察したところ、従来の基板で
は第３層目のＩｎＰ層にまで、結晶欠陥を含んでいるこ
とがわかった。

一方、無転位の基板では、結晶欠陥の引き継ぎは認めら
れなかった。このような結晶構造を持つエピタキシャル
ウェハは、主に長波長ＬＥＤ等に用いられる。前記のヘ
テロエピタキシャルウェハを用い、デバイス加工を施し
、逆耐圧、発光強度、発光形状不良、およびそれぞれの
面内分布を評価した。

従来のウェハでは、結晶欠陥の残る部分で、逆耐圧が低
くなり（＜ＩＶ）、発光強度も低くなった。また発光形
状も不良であった。この結晶欠陥は、ヘテロエピタキシ
ャル成長後、結晶欠陥のなかった部分にまで、デバイス
加工後に伝播しているものであることがＸ線トボ撮影に
より観察された。

一方、無転位の基板上でのＩｎＧａＡｓＰヘテロエピタ
キシャル層では、エピタキシャル成長後も、デバイス加
工後も、結晶欠陥は観察されなかった。逆耐圧も＞２Ｖ
であり、発光強度も面内では一様で発光形状の不良も見
られなかった。

従来のウェハでは良品デバイスがｉｏｏｏ個以下であっ
たのに対し、無転位へテロエピタキシャルウェハでは、
良品デバイスが４０００個以上得ることができ、著しく
歩留りが向上した。

【図面の簡単な説明】

第■図〜第３図は、この発明に従い無転位の円形基板上
方にエピタキシャル層を或長させる方広を説明するため
の平面図である。 第ｔ図は、インゴットをスライスして得られた基板の状
態を示す正面図である。 第２図は、ヘテロエピタキシャル成長後のエピタキシャ
ルウェハの状態を示す正面図である。 第３図は、パターン形成加工後の基板の状態を示す正面
図である。 第４図〜第６図は、従来の方法に従い矩形状の基板の上
にエピタキシャル層を成長させる方法を説明するための
正面図である。 第４図は、インゴットをスライスして得られた基板の状
態を示す正面図である。 第５図は、第４図における破線に沿って割出された矩形
の部分の上方にヘテロエピタキシャル成長したエピタキ
シャルウェハの状態を示す正面図である。 第６図は、パターン形成加工後の基板の状態を示す正面
図である。 第７図および第８図は、無転位ではない円形基板の上に
エピタキシャル層を成長させる比較の方法を説明するた
めの正面図である。 第７図は、インゴットをスライスして得られた基板の状
態を示す正面図であり、ヘテロエピタキシャル成長後の
エピタキシャルウェハの状態も同様である。 第８図は、パターン形成加工後の基板の状態を示す正面
図である。 第９図〜第１４図は、化合物半導体の上方にヘテロエピ
タキシャル結晶成長層を成長させたエピタキシャルウェ
ハをデバイス加工した場合の欠陥の伝播の状態を示す平
面図である。 第９図は、化合物半導体単結晶基板の上方にヘテロエピ
タキシャル結晶層を成長させた後のウェハを示す平面図
である。 第１０図は、第９図のウェハを従来の方法でデバイス加
工した後のウェハの状態を示す平面図である。 第１１図は、第９図のウ二ハにおけるヘテロエピタキシ
ャル結晶層の結晶のつながりを断つ手段を外周部に設け
たウェハを示す平面図である。 第１２図は、第１１図のウェハをデバイス加工した後の
状態を示す平面図である。 第１３図は、第９図のウェハにおけるヘテロエピタキシ
ャル結晶層の結晶のつながりを断つ手段を１素子ごとに
囲むように格子状に設けたウェハを示す平面図である。 第１４図は、ウェハの外周部である欠陥を含む部分を完
全に除去した状態を示す平面図である。 第ｌ５図〜第１８図は、エピタキシャルウェハのデバイ
ス加工した場合の結晶欠陥の伝播の状態を示す断面図で
ある。 第１５図は、第９図のウェハにおいて示した結晶欠陥の
１つを模式的に示す断面図である。 第１６図は、第１０図のウェハにおけるエピタキシャル
結晶層への結晶欠陥の伝播の状態を示す断面図である。 第１７図は、第１３図のウェハの断面を示す断面図であ
る。 第１８図は、第１７図のウェハをデバイス加工した後の
エピタキシャル層における結晶欠陥の伝播の状態を示す
断面図である。 図において、１１は化合物半導体単結晶基板、工２は有
効部分、１３はヘテロエピタキシャル結晶層、１４は結
晶欠陥、１５は伝播した結晶欠陥、工６はトレンチ、１
７は良品チップ、１８は不良チップ、２６は格子状トレ
ンチ、３６は除去部分を示す。 （ばか２名） 第９図 ｊｉｌｌ図 第１図 １２図 第１０図 ｊ１１２図 膓４　囚 第７図

Claims (14)

【特許請求の範囲】
1. （１）化合物半導体単結晶基板の上方にヘテロエピタキ
   シャル結晶層を形成した化合物半導体エピタキシャルウ
   ェハにおいて、 前記化合物半導体単結晶基板がほぼ円形形状を有し、か
   つ無転位であることを特徴とする、化合物半導体ウェハ
   。
2. （２）前記化合物半導体単結晶基板がIII−Ｖ族化合物
   半導体であり、その上に形成されたヘテロエピタキシャ
   ル結晶層がエピタキシャル結晶成長が可能な程度に前記
   III−Ｖ族化合物半導体単結晶の格子定数とほぼ同じ格
   子定数を有する化合物半導体結晶層であることを含む、
   請求項第１項に記載の化合物半導体ウェハ。
3. （３）前記III−Ｖ族化合物半導体が、ＧａＡｓまたは
   ＩｎＰであることを含む、請求項第２項に記載の化合物
   半導体ウェハ。
4. （４）前記III−Ｖ族化合物半導体単結晶の格子定数と
   ほぼ同じ格子定数を有する化合物半導体が、Ｇａ、Ａｓ
   、Ａｌ、Ｉｎ、およびＰからなる群より選ばれた元素を
   ２以上含む半導体を含む、請求項第２項に記載の化合物
   半導体ウェハ。
5. （５）前記III−Ｖ族化合物半導体がＧａＡｓであり、
   ヘテロエピタキシャル結晶がＧａＡｌＡｓであることを
   含む、請求項第３項記載の化合物半導体ウェハ。
6. （６）前記III−Ｖ族化合物半導体がＧａＡｓであり、
   ヘテロエピタキシャル結晶層がＩｎＧａＰであることを
   含む、請求項第３項に記載の化合物半導体ウェハ。
7. （７）前記III−Ｖ族化合物半導体がＧａＡｓであり、
   ヘテロエピタキシャル結晶層がＩｎＧａＡｌＰであるこ
   とを含む、請求項第３項に記載の化合物半導体ウェハ。
8. （８）前記III−Ｖ族化合物半導体がＩｎＰであり、ヘ
   テロエピタキシャル結晶がＩｎＧａＡｓであることを含
   む、請求項第３項記載の化合物半導体ウェハ。
9. （９）前記III−Ｖ族化合物半導体がＩｎＰであり、ヘ
   テロエピタキシャル結晶がＩｎＧａＡｓＰであることを
   含む、請求項第３項記載の化合物半導体ウェハ。
10. （１０）化合物半導体単結晶基板の上方にヘテロエピタ
    キシャル結晶層を形成した化合物半導体エピタキシャル
    ウェハにおいて、 前記ヘテロエピタキシャル結晶層における結晶のつなが
    りを断つ手段を設けた、無転位の部分への結晶欠陥の伝
    播を抑制したことを特徴とする、化合物半導体ウェハ。
11. （１１）前記結晶のつながりを断つ手段がウェハの外周
    付近に設けられたヘテロエピタキシャル結晶層を除去し
    た溝であることを含む、請求項第１０項に記載の化合物
    半導体ウェハ。
12. （１２）前記結晶のつながりを断つ手段が、格子目の１
    つが１つの素子を形成する格子状のヘテロエピタキシャ
    ル結晶層を除去した溝であることを含む、請求項第１０
    項に記載の化合物半導体ウェハ。
13. （１３）前記結晶のつながりを断つ手段が、ウェハの外
    周付近を取り除くものであることを含む、請求項第１０
    項に記載の化合物半導体ウェハ。
14. （１４）前記結晶のつながりを断つ手段がウェハの外周
    付近をＳｉ＿ｘＮ＿ｙまたはＳｉ＿ｘＯ＿ｙ膜で覆い、
    その内側の無転位の部分のみにヘテロエピタキシャル結
    晶層を選択的に成長させることを含む、請求項第１０項
    に記載の化合物半導体ウェハ。