JP2020053513A - エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ Download PDF

Info

Publication number
JP2020053513A
JP2020053513A JP2018180177A JP2018180177A JP2020053513A JP 2020053513 A JP2020053513 A JP 2020053513A JP 2018180177 A JP2018180177 A JP 2018180177A JP 2018180177 A JP2018180177 A JP 2018180177A JP 2020053513 A JP2020053513 A JP 2020053513A
Authority
JP
Japan
Prior art keywords
silicon
epitaxial
based substrate
chamfered portion
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018180177A
Other languages
English (en)
Other versions
JP7147416B2 (ja
Inventor
慶太郎 土屋
Keitaro Tsuchiya
慶太郎 土屋
和徳 萩本
Kazunori Hagimoto
和徳 萩本
篠宮　勝
Masaru Shinomiya
勝 篠宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018180177A priority Critical patent/JP7147416B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2019/035118 priority patent/WO2020066544A1/ja
Priority to DE112019004224.6T priority patent/DE112019004224T5/de
Priority to US17/278,396 priority patent/US20210358738A1/en
Priority to CN201980062141.7A priority patent/CN112753092A/zh
Priority to KR1020217008121A priority patent/KR20210060479A/ko
Priority to TW108133733A priority patent/TW202018775A/zh
Publication of JP2020053513A publication Critical patent/JP2020053513A/ja
Application granted granted Critical
Publication of JP7147416B2 publication Critical patent/JP7147416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】外周面取り部に発生したクラックが中心部方向に伸長することを抑制できるエピタキシャルウェーハの製造方法を提供する。【解決手段】エピタキシャルウェーハの製造方法であって、外周部に面取り部を有するシリコン系基板を準備する工程と、前記シリコン系基板の前記面取り部に、前記面取り部の内周縁に沿った円環状のトレンチを形成する工程と、前記トレンチを形成した前記シリコン系基板上に、エピタキシャル成長を行う工程とを有するエピタキシャルウェーハの製造方法。【選択図】図１

Description

本発明は、シリコン系基板上にエピタキシャル成長層を有するエピタキシャルウェーハの製造方法、それに用いるシリコン系基板及びエピタキシャルウェーハに関する。
半導体エピタキシャルウェーハを製造するためには、市販のエピタキシャル製造装置を用いてシリコン系基板（例えば、シリコン基板又はシリコンカーバイド基板）等の表面にエピタキシャル成長を行い、ヘテロ／ホモエピタキシャルウェーハの製造を行っている。
シリコン基板上に窒化ガリウム（ＧａＮ）などの窒化物半導体を成長する、いわゆるＧａＮ ｏｎ Ｓｉ基板は、基板の大口径化や低コスト化に有利なため、電子デバイスや発光ダイオードへの応用が期待されている。
シリコン系基板上に窒化物半導体からなるエピタキシャル成長層を配置したエピタキシャルウェーハでは、外周部においてエピタキシャル成長層の膜厚が厚くなり、エピタキシャル成長層のクラウン（成長層の主表面より高くなる突起）が発生する。
半導体装置として使用するウェーハ中央部でシリコン系基板の反りとエピタキシャル成長層の応力が最適になるように、エピタキシャル成長層の各層の厚みなどの条件が選択されている。このため、上記クラウンが発生すると、エピタキシャル成長層に生じる応力と基板の反りのバランスが崩れてエピタキシャル成長層に影響を与え、外周部近傍のエピタキシャル成長層に亀甲模様のクラックなどが生じる。
このようなクラウンの発生を防止するために、シリコン系基板の外周部を面取りし、その上にエピタキシャル成長層を形成する方法などが提案されている（例えば、特許文献１）。
また、窒化物半導体とシリコン基板は、熱膨張係数差や格子定数差が大きいため、エピタキシャル層と基板との間で応力が発生して、クラックが伸長する現象が発生することがある。
このようなクラック対策として、特許文献２では、シリコン系基板の周辺部をリングで覆った状態でエピタキシャル成長を行うことが提案されている。
特開昭５９−２２７１１７号公報 特開２０１３−１７１８９８号公報
一般的には「クラックフリー」と呼ばれるエピタキシャルウェーハにおいても、クラウンの発生に起因して外周部から数ｍｍ程度の領域にはクラックが存在しているのが現状である。
このクラックはデバイスの製造工程において伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが懸念される。このため、完全にクラックフリーなエピタキシャル基板が望まれている。
本発明者がエピタキシャル層のクラックの発生源を調査した結果、クラックは、基板の面取り部から発生して、ウェーハ面内に伸長してくることがわかった。
この現象を、図６を用いて説明する。図６は、エピタキシャルウェーハの従来例の概念図を示す。図６において、（ａ）は、エピタキシャルウェーハ３０の外周部近傍をウェーハの表面上方から見た図、（ｂ）は、（ａ）のＡ−Ａにおける断面図を示す。
エピタキシャルウェーハ３０は、シリコン系基板１の表面にエピタキシャル層５が形成されたものである。シリコン系基板１のエッジ部２の内周側には、シリコン系基板１の全周に渡って面取り部３が形成されている。外周部７で発生したクラック６は、面取り部３の内周縁４を超えてエピタキシャルウェーハ３０の内部に向けて伸長する。
一般に、基板とエピタキシャル層との間にバッファ層を介在させることによって、ウェーハ面内の応力が緩和されて、エピタキシャルウェーハの反りは小さくなるが、上述したようにＧａＮ ｏｎ Ｓｉ基板では、成長中や冷却中の応力によって、外周部からクラックが入る。薄膜の構造や成長条件などのエピタキシャル成長技術で、クラックの短縮は可能である。しかし、ウェーハ最外周の面取り部分は、基板と面方位が異なるため、窒化物半導体がエピタキシャル成長せず、アモルファス化してしまうため応力緩和できず、バッファ層による応力緩和効果は小さくなると考えられる。
特許文献２で示されている、面取り部でエピタキシャル成長しない、あるいは薄くする技術では、面取り部のエピタキシャル成長を抑制するため、面取り部をカバーする必要があり、エピタキシャルウェーハ作製時のハンドリングが難しく、面内膜厚分布が悪化していた。
本発明は上記の課題を解決するためになされたものであり、外周面取り部に発生したクラックが中心部方向に伸長することを抑制できるエピタキシャルウェーハの製造方法、それに用いるエピタキシャル成長用シリコン系基板、及び、クラックが抑制されたエピタキシャルウェーハを提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、エピタキシャルウェーハの製造方法であって、外周部に面取り部を有するシリコン系基板を準備する工程と、前記シリコン系基板の前記面取り部に、前記面取り部の内周縁に沿った円環状のトレンチを形成する工程と、前記トレンチを形成した前記シリコン系基板上に、エピタキシャル成長を行う工程とを有するエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法によれば、膜厚の面内分布を悪化させる恐れもなく、外周面取り部に発生したクラックが中心部方向に伸長することを抑制し、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができる。
このとき、前記トレンチを、同心円状に複数形成するエピタキシャルウェーハの製造方法とすることができる。
これにより、外周面取り部に発生したクラックが中心部方向に伸長することを、より安定して抑制することができる。
このとき、前記トレンチを、機械加工、研磨又はドライエッチングによって形成するエピタキシャルウェーハの製造方法とすることができる。
これにより、外周面取り部に発生したクラックが中心部方向に伸長することを抑制可能な面取り部のトレンチ加工を、簡便に行うことができる。
このとき、前記トレンチを、前記シリコン系基板の直径方向に１０〜１００本／ｍｍ形成するエピタキシャルウェーハの製造方法とすることができる。
これにより、ウェーハ中心方向へのクラックの伸長を、より確実に止めることができ、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができる。
このとき、前記トレンチを、前記シリコン系基板の直径方向の幅が４〜３０μｍ、かつ、算術平均粗さＲａ＝０．１〜１０μｍとなるように形成するエピタキシャルウェーハの製造方法とすることができる。
これにより、ウェーハ中心方向へのクラックの伸長を、さらに確実に止めることができ、ウェーハ面内に入るクラックがより少ないエピタキシャルウェーハを製造とすることができる。
このとき、前記エピタキシャル成長を行う工程において、少なくとも窒化ガリウム（ＧａＮ）層を成長させるエピタキシャルウェーハの製造方法とすることができる。
これにより、ウェーハ面内に入るクラックが少ない窒化物半導体エピタキシャルウェーハを製造することができる。
また、本発明は、エピタキシャル成長用シリコン系基板であって、前記シリコン系基板の外周部に形成された面取り部と、前記面取り部に形成された、前記面取り部の内周縁に沿った円環状のトレンチとを有するエピタキシャル成長用シリコン系基板を提供する。
このようなエピタキシャル成長用シリコン系基板によれば、エピタキシャル成長したときに、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができるものとなる。
このとき、前記トレンチは、同心円状に複数形成されているエピタキシャル成長用シリコン系基板とすることができる。
これにより、エピタキシャル成長したときに、ウェーハ面内に入るクラックがより少ないエピタキシャルウェーハを製造することができるものとなる。
このとき、上記エピタキシャル成長用シリコン系基板上に、エピタキシャル層を有するエピタキシャルウェーハとすることができる。
これにより、ウェーハ面内に伸長したクラックが、より少ないエピタキシャルウェーハとなる。
以上のように、本発明のエピタキシャルウェーハの製造方法によれば、膜厚の面内分布を悪化させる恐れもなく、外周面取り部に発生したクラックが中心部方向に伸長することを抑制し、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができる。また、本発明のエピタキシャル成長用シリコン系基板によれば、エピタキシャル成長したときに、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができるものとなる。
本発明に係るシリコン系基板外周部の概念図を示す。 本発明に係るエピタキシャルウェーハ外周部の概念図を示す。 本発明に係るエピタキシャルウェーハの製造フローを示す。 実施例のエピタキシャルウェーハ外周部の観察写真を示す。 比較例のエピタキシャルウェーハ外周部の観察写真を示す 従来例に係るエピタキシャルウェーハ外周部の概念図を示す。
以下、図面を参照しながら、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、外周面取り部に発生したクラックが中心部方向に伸長することを抑制できるエピタキシャルウェーハの製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、エピタキシャルウェーハの製造方法であって、外周部に面取り部を有するシリコン系基板を準備する工程と、前記シリコン系基板の前記面取り部に、前記面取り部の内周縁に沿った円環状のトレンチを形成する工程と、前記トレンチを形成した前記シリコン系基板上に、エピタキシャル成長を行う工程とを有するエピタキシャルウェーハの製造方法により、膜厚の面内分布を悪化させる恐れもなく、外周面取り部に発生したクラックが中心部方向に伸長することを抑制し、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造できることを見出し、本発明を完成した。
また、本発明者らは、上記課題について鋭意検討を重ねた結果、エピタキシャル成長用シリコン系基板であって、前記シリコン系基板の外周部に形成された面取り部と、前記面取り部に形成された、前記面取り部の内周縁に沿った円環状のトレンチとを有するエピタキシャル成長用シリコン系基板により、エピタキシャル成長したときに、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハを製造することができるものとなることを見出し、本発明を完成した。
図１は、本発明に係るシリコン系基板の概念図を示し、本発明に係るエピタキシャル成長用シリコン系基板における、外周部の面取り部を拡大したものである。図１の（ａ）は、シリコン系基板１の外周部７近傍を基板表面の上方から見た図、（ｂ）は、（ａ）のＡ−Ａにおける断面図を示す。図１に示すように、シリコン系基板１の外周部７には、エッジ部２からシリコン系基板１の表面に向けて傾斜面とされた面取り部３が形成されている。そしてその面取り部３（傾斜面）に、面取り部３の内周縁４に沿った円環状のトレンチ８が形成されている。
なお、シリコン系基板１としては、例えばシリコン（Ｓｉ）基板やシリコンカーバイド（ＳｉＣ）基板などが挙げられる。基板の主面の面方位（配向）や、基板の大きさは特に限定されない。エピタキシャル成長層に合わせて適宜選択することができる。ＧａＮ系などの窒化物半導体膜のエピタキシャル成長を行う場合には、例えば面方位＜１１１＞のシリコンウェーハとすることができる。
ここで、「円環状のトレンチ」には、基板の面取り部の内周縁に沿って全体に連続しているもののほか、途中で途切れている場合も含む。
図１には、複数のトレンチが形成された例を示しているが、１つの円環状トレンチであってもよい。この場合は、面取り部の断面に、１つのトレンチが現れることになる。このとき、基板の面取り部の内周縁に沿って全体に連続して一つの円を描くように形成されていれば、エピタキシャル成長を行ったときに、より確実にエピタキシャル層のクラックの伸長を抑制することができる。途切れ途切れであっても、クラックの伸長を抑制することは可能であり、この場合、簡便にトレンチの形成をすることができるため、作業性やコストの面で有利である。
また、図１に示すように、トレンチ８を同心円状に複数形成されたものとすることによっても、より確実にクラックの伸長を抑制することができる。この場合も、連続して一つの円を描くように形成されたトレンチ８であってもよいし、途切れ途切れの円環状のトレンチ８が、同心円状に複数形成されたものであってもよいが、面取り面全体に形成することが好ましい。
また、面取り部３のトレンチ８は、直径方向に１０〜１００本／ｍｍ形成されたものとすることもできる。トレンチ８の数をこのような範囲とすることにより、より確実にクラックの中心方向への伸長を止めることができる。
さらに、前記面取り部３のトレンチ８の幅を４〜３０μｍ、かつ、算術平均粗さＲａ＝０．１〜１０μｍとすることができる。このような範囲とすることで、更に確実にクラックの中心方向への伸長を止めることができる。
上述のようなシリコン系基板１上にエピタキシャル層を形成すれば、クラックの中心方向への伸長が止められたエピタキシャルウェーハとなる。
図２は、本発明に係るエピタキシャルウェーハの概念図を示し、エピタキシャルウェーハにおける、外周部７の面取り部３を拡大したものである。図１と同じ部分については、適宜説明を省略する。
図２の（ａ）は、エピタキシャルウェーハ２０の外周部近傍をウェーハの表面上方から見た図、（ｂ）は、（ａ）のＡ−Ａにおける断面図を示す。図２に示すように、エピタキシャル層を形成したときに面取り部３で発生したクラック６は、エピタキシャルウェーハ２０の内部に向けて伸長していくが、シリコン系基板１の面取り部３に設けた円環状のトレンチ８の部分で、クラック６の伸長が止められる。これにより、ウェーハ面内に入るクラックが少ないエピタキシャルウェーハ２０となる。
なお、エピタキシャル層５を成長した後には、シリコン系基板１に設けたトレンチ８はエピタキシャル層５で覆われるため、図２の（ａ）では点線でトレンチ８を示してある。
次に、図１−３を参照しながら、本発明に係るエピタキシャルウェーハの製造方法について説明する。図３は、本発明に係るエピタキシャルウェーハの製造方法フローを示す。
最初に、図３（ａ）に示すように、外周部７に面取り部３を有するシリコン系基板１を準備する。
次に、図３（ｂ）に示すように、シリコン系基板１の面取り部３に、面取り部３の内周縁４に沿ったトレンチ８を形成する。なお、トレンチ８を形成する面取り部３は、エピタキシャル成長を行う面側の傾斜面である。
トレンチ８の形成方法は、面取り部３に溝を形成することができれば、特に限定されない。機械加工、砥石等による研磨によって形成するのが安価で好ましい。一方、ドライエッチングなどの化学的な方法を用いれば、トレンチの形状を精密に制御可能である。
次に、図３（ｃ）に示すように、面取り部３にトレンチ８を形成したシリコン系基板１上に、エピタキシャル成長を行う。エピタキシャル成長を行う方法は、特に限定されない。熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法、ＭＯＶＰＥ（ＭＯＣＶＤ）法などの、化学的気相成長法（ＣＶＤ）法を用いることができる。
エピタキシャル層５の組成、厚さ等は特に限定されないが、窒化物半導体とすることができる。窒化物半導体は、ＡｌＮ、ＡｌＧａＮ、ＧａＮのいずれか１つ以上とすることができる。
エピタキシャル層５は、熱膨張係数差と格子定数差による応力を緩和する、例えば、ＧａＮ層、ＡｌＮ層あるいはＡｌＧａＮ層からなるバッファ層と、バッファ層上に形成された機能層からなるエピタキシャル層とすることができる。例えば、ＡｌＮ層を形成した後、ＡｌＧａＮ層とＧａＮ層を交互に積層したバッファ層を成長させ、その表面にＧａＮ層を形成することができ、全体として３〜１０μｍ程度の厚さで成長させることができる。
窒化物半導体のエピタキシャル層を形成する場合、ＭＯＶＰＥ法を用いることができる。例えば、温度が９００〜１３５０℃に設定されたシリコン系基板上に、エピタキシャル成長層を形成することができる。
従来のように、面取り部３にトレンチ８を形成しない場合は、面取り部３で発生したクラック６が、そのままウェーハ面内のエピタキシャル層５まで伸長する（図６参照）が、本発明に係るエピタキシャルウェーハの製造方法では、図２に示すように、あらかじめ面取り部３にトレンチ８を形成した上に窒化物半導体層を形成することで、中心方向に向けて伸びるクラック６をトレンチ８で止めることによって、面内に入るクラックが少ないウェーハを得ることができる。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
（実施例）
基板の外周に面取り部が形成された、直径１５０ｍｍ、厚さ１ｍｍ、面方位＜１１１＞のシリコン基板を準備した。このシリコン基板の面取り部を、♯８００の砥石で研磨して、面取り部に粗さＲａ０．３５０μｍ、トレンチ幅１５μｍの、同心円状のトレンチを形成した。
このシリコン基板を用いて、ＭＯＣＶＤ法により、ＡｌＮ層を形成した後、ＡｌＧａＮ層とＧａＮ層を交互に積層したバッファ層を成長させ、さらにその上面にＧａＮ層を形成した。エピタキシャル層の厚さは、全体で１０μｍとした。
このエピタキシャルウェーハの外周部を集光灯下で観察した。図４に、実施例に係るエピタキシャルウェーハの外周部近傍の観察写真を示す。異なる３か所を撮影した観察写真である。図４において黒と白の筋状に見える場所が、基板の面取り部でトレンチを形成した場所に相当する。図４に示すように、集光灯下での観察では、面取り部より内側の領域では、ウェーハ面内へ伸長する大きなクラックは観察されなかった。シリコン基板の面取り部に形成したトレンチにより、クラックのウェーハ面内への伸長が抑制されていることがわかった。
また、本実施例のエピタキシャル成長においては、特許文献２に記載されるようなエッジ部のカバーなどを必要としないため、膜厚面内分布が悪化する恐れもない。
（比較例）
シリコン基板の面取り部にトレンチを形成せず、鏡面研磨（粗さＲａ０．０６５μｍ）のままとしたことを除き、実施例と同様にしてエピタキシャル成長を行った。
図５に、比較例におけるエピタキシャルウェーハの外周部近傍の観察写真を示す。実施例と同様に、異なる３か所を撮影した観察写真である。図５に示すように、集光灯下での観察で、面取り部にトレンチがなく、ウェーハの略全周でクラックが観察され、エッジ部近傍で発生したクラックが、ウェーハ面内方向へ伸長していることが確認できた。
以上のとおり、本発明の実施例によれば、エピタキシャル層の面内膜厚分布の悪化を招くことなく、エッジ部近傍で発生したクラックがウェーハ面内への伸長を抑制できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコン系基板、 ２…エッジ部、 ３…面取り部、 ４…内周縁、
５…エピタキシャル層、 ６…クラック、 ７…外周部、 ８…トレンチ、
２０…エピタキシャルウェーハ（本発明）、
３０…エピタキシャルウェーハ（従来例）。

Claims (9)

  1. エピタキシャルウェーハの製造方法であって、
    外周部に面取り部を有するシリコン系基板を準備する工程と、
    前記シリコン系基板の前記面取り部に、前記面取り部の内周縁に沿った円環状のトレンチを形成する工程と、
    前記トレンチを形成した前記シリコン系基板上に、エピタキシャル成長を行う工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記トレンチを、同心円状に複数形成することを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記トレンチを、機械加工、研磨又はドライエッチングによって形成することを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハの製造方法。
  4. 前記トレンチを、前記シリコン系基板の直径方向に１０〜１００本／ｍｍ形成することを特徴とする請求項１から請求項３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 前記トレンチを、前記シリコン系基板の直径方向の幅が４〜３０μｍ、かつ、算術平均粗さＲａ＝０．１〜１０μｍとなるように形成することを特徴とする請求項１から請求項４のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  6. 前記エピタキシャル成長を行う工程において、少なくとも窒化ガリウム（ＧａＮ）層を成長させることを特徴とする請求項１から請求項５のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  7. エピタキシャル成長用シリコン系基板であって、
    前記シリコン系基板の外周部に形成された面取り部と、
    前記面取り部に形成された、前記面取り部の内周縁に沿った円環状のトレンチとを有することを特徴とするエピタキシャル成長用シリコン系基板。
  8. 前記トレンチは、同心円状に複数形成されていることを特徴とする請求項７に記載のエピタキシャル成長用シリコン系基板。
  9. 請求項７又は請求項８に記載のエピタキシャル成長用シリコン系基板上に、エピタキシャル層を有することを特徴とするエピタキシャルウェーハ。
JP2018180177A 2018-09-26 2018-09-26 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ Active JP7147416B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018180177A JP7147416B2 (ja) 2018-09-26 2018-09-26 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
DE112019004224.6T DE112019004224T5 (de) 2018-09-26 2019-09-06 Verfahren zur Herstellung eines Epitaxial-Wafers, Substrat auf Siliziumbasis für epitaktisches Wachstum und Epitaxial-Wafer
US17/278,396 US20210358738A1 (en) 2018-09-26 2019-09-06 Method for manufacturing epitaxial wafer, silicon-based substrate for epitaxial growth, and epitaxial wafer
CN201980062141.7A CN112753092A (zh) 2018-09-26 2019-09-06 外延片的制造方法、外延生长用硅系基板及外延片
PCT/JP2019/035118 WO2020066544A1 (ja) 2018-09-26 2019-09-06 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
KR1020217008121A KR20210060479A (ko) 2018-09-26 2019-09-06 에피택셜 웨이퍼의 제조방법, 에피택셜 성장용 실리콘계 기판 및 에피택셜 웨이퍼
TW108133733A TW202018775A (zh) 2018-09-26 2019-09-19 磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180177A JP7147416B2 (ja) 2018-09-26 2018-09-26 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2020053513A true JP2020053513A (ja) 2020-04-02
JP7147416B2 JP7147416B2 (ja) 2022-10-05

Family

ID=69953436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180177A Active JP7147416B2 (ja) 2018-09-26 2018-09-26 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ

Country Status (7)

Country Link
US (1) US20210358738A1 (ja)
JP (1) JP7147416B2 (ja)
KR (1) KR20210060479A (ja)
CN (1) CN112753092A (ja)
DE (1) DE112019004224T5 (ja)
TW (1) TW202018775A (ja)
WO (1) WO2020066544A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316119A (ja) * 1989-03-17 1991-01-24 Sumitomo Electric Ind Ltd 化合物半導体ウエハ
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2008192663A (ja) * 2007-02-01 2008-08-21 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012134294A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 窒化物半導体の積層体及びその製造方法
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
DE102010029709B4 (de) * 2010-06-04 2020-08-06 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
EP2702611B1 (en) * 2011-04-27 2020-05-27 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP6130995B2 (ja) 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9660085B2 (en) * 2013-12-23 2017-05-23 Intel Coporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US9406530B2 (en) * 2014-03-27 2016-08-02 International Business Machines Corporation Techniques for fabricating reduced-line-edge-roughness trenches for aspect ratio trapping

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316119A (ja) * 1989-03-17 1991-01-24 Sumitomo Electric Ind Ltd 化合物半導体ウエハ
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2008192663A (ja) * 2007-02-01 2008-08-21 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP2010171330A (ja) * 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012134294A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 窒化物半導体の積層体及びその製造方法
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法

Also Published As

Publication number Publication date
DE112019004224T5 (de) 2021-05-12
US20210358738A1 (en) 2021-11-18
KR20210060479A (ko) 2021-05-26
JP7147416B2 (ja) 2022-10-05
CN112753092A (zh) 2021-05-04
TW202018775A (zh) 2020-05-16
WO2020066544A1 (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
KR102143988B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
JP2015018960A (ja) 半導体装置の製造方法
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
JP7147416B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
US20190035628A1 (en) Method and structure for reducing substrate fragility
JP7328230B2 (ja) 半極性自立基板の製造方法
EP4386116A1 (en) Nitride semiconductor substrate and method for producing same
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法
JP3758530B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150