TW202018775A - 磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓 - Google Patents

磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓 Download PDF

Info

Publication number
TW202018775A
TW202018775A TW108133733A TW108133733A TW202018775A TW 202018775 A TW202018775 A TW 202018775A TW 108133733 A TW108133733 A TW 108133733A TW 108133733 A TW108133733 A TW 108133733A TW 202018775 A TW202018775 A TW 202018775A
Authority
TW
Taiwan
Prior art keywords
epitaxial
silicon substrate
chamfered portion
manufacturing
wafer
Prior art date
Application number
TW108133733A
Other languages
English (en)
Inventor
土屋慶太郎
萩本和德
篠宮勝
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202018775A publication Critical patent/TW202018775A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓，該磊晶晶圓之製造方法，包含：矽基板準備步驟，準備於外周部具有倒角部之矽基板；溝槽形成步驟，於該矽基板的該倒角部，形成沿著該倒角部的內周緣之圓環狀的溝槽；以及磊晶成長進行步驟，於形成有該溝槽之該矽基板上，進行磊晶成長。藉此，提供可抑制在外周倒角部產生之裂縫往中心部方向伸長的磊晶晶圓之製造方法。

Description

磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓
本發明係關於一種在矽基板上具有磊晶成長層的磊晶晶圓之製造方法、該製造方法所使用之矽基板、以及磊晶晶圓。
為了製造半導體磊晶晶圓，利用市售之磊晶製造裝置，於矽基板（例如，矽基板或碳化矽基板）等的表面進行磊晶成長，進行異質／同質磊晶晶圓之製造。
使氮化鎵（GaN）等氮化物半導體在矽基板上成長之所謂GaN on Si基板（矽基板上覆氮化鎵），有利於基板的大直徑化與低成本化，故對於電子元件、發光二極體之應用受到期待。
於矽基板上配置由氮化物半導體構成的磊晶成長層之磊晶晶圓，在外周部中磊晶成長層的膜厚變厚，產生磊晶成長層之晶冠（較成長層的主表面更高之突起）。 選擇磊晶成長層之各層的厚度等條件，俾在作為半導體裝置使用之晶圓中央部使矽基板的翹曲與磊晶成長層的應力最佳化。因此，若產生上述晶冠，則在磊晶成長層產生的應力與基板的翹曲之平衡破壞，對磊晶成長層造成影響，於外周部附近之磊晶成長層產生龜殼模樣的裂縫等。 為了防止此等晶冠的產生，前人提出將矽基板之外周部倒角，於其上形成磊晶成長層的方法等（例如專利文獻1）。
此外，氮化物半導體與矽基板，由於熱膨脹係數差及晶格常數差大，故有在磊晶層與基板之間產生應力，發生裂縫伸長的現象。 作為此等裂縫之對策，在專利文獻2，提出在以環構件覆蓋矽基板的周邊部之狀態下進行磊晶成長。 ［習知技術文獻］ ［專利文獻］
專利文獻1：日本特開昭第59－227117號公報 專利文獻2：日本特開第2013－171898號公報
［本發明所欲解決的問題］
一般而言，於稱作「無裂縫」之磊晶晶圓中，現實狀況仍因晶冠的產生而在從外周部算起數mm程度之區域存在裂縫。 此等裂縫，有在元件之製程中擴展、引起磊晶成長層之剝離而污染生產線的疑慮。因此，完全無裂縫之磊晶基板受到期待。 本案發明人調查磊晶層之裂縫的產生源，結果得知裂縫係從基板的倒角部產生，往晶圓面內伸長。 利用圖6說明此一現象。圖6，顯示磊晶晶圓之習知例的概念圖。於圖6中，圖6（a）顯示從晶圓的表面上方觀察磊晶晶圓30之外周部附近的圖，圖6（b）顯示圖6（a）之A－A線的剖面圖。 磊晶晶圓30，於矽基板1的表面形成磊晶層5。於矽基板1的邊緣部2之內周側，涵蓋矽基板1的全周而形成倒角部3。在外周部7產生之裂縫6，越過倒角部3的內周緣4而向磊晶晶圓30的內部伸長。
一般而言，藉由在基板與磊晶層之間夾設緩衝層，而緩和晶圓面內的應力，使磊晶晶圓的翹曲變小，但如同上述，在矽基氮化鎵（GaN-on-Si）基板，由於成長中或冷卻中的應力，而使裂縫從外周部進入。藉由薄膜之構造或成長條件等磊晶成長技術，可使裂縫縮短。然則，發明人認為晶圓最外周的倒角部分，其面方位與基板相異，因而氮化物半導體並未磊晶成長，導致非晶質化，故無法緩和應力，緩衝層所產生之應力緩和效果變小。
於專利文獻2所示之在倒角部並未使磊晶成長，抑或使其減薄的技術中，為了抑制倒角部之磊晶成長，而必須覆蓋倒角部，使磊晶晶圓製作時的操控困難，面內膜厚分布惡化。
本發明係為了解決上述問題而提出，其目的在於提供一種可抑制在外周倒角部產生之裂縫往中心部方向伸長的磊晶晶圓之製造方法、該製造方法所使用之磊晶成長用矽基板、以及裂縫受到抑制之磊晶晶圓。 ［解決問題之技術手段］
本發明係為了達成上述目的而提出，其提供一種磊晶晶圓之製造方法，包含：矽基板準備步驟，準備於外周部具有倒角部之矽基板；溝槽形成步驟，於該矽基板的該倒角部，形成沿著該倒角部的內周緣之圓環狀的溝槽；以及磊晶成長進行步驟，於形成有該溝槽之該矽基板上，進行磊晶成長。
依此等磊晶晶圓之製造方法，則不具有膜厚的面內分布惡化之疑慮，可抑制在外周倒角部產生之裂縫往中心部方向伸長，製造進入至晶圓面內之裂縫少的磊晶晶圓。
此時，可使磊晶晶圓之製造方法為：將該溝槽，呈同心圓狀地形成複數條。
藉此，可更穩定地抑制在外周倒角部產生之裂縫往中心部方向伸長。
此時，可使磊晶晶圓之製造方法為：將該溝槽，藉由機械加工、研磨或乾蝕刻而形成。
藉此，能夠簡便地施行可抑制在外周倒角部產生之裂縫往中心部方向伸長的倒角部之溝槽加工。
此時，可使磊晶晶圓之製造方法為：將該溝槽，於該矽基板的直徑方向形成10～100條／mm。
藉此，可更為確實地阻止裂縫往晶圓中心方向的伸長，可製造進入至晶圓面內之裂縫少的磊晶晶圓。
此時，可使磊晶晶圓之製造方法為：將該溝槽，形成為在該矽基板的直徑方向之寬度為4～30μm，且算術平均粗糙度Ra＝0.1～10μm。
藉此，可進一步確實地阻止裂縫往晶圓中心方向的伸長，可製造進入至晶圓面內之裂縫更少的磊晶晶圓。
此時，可使磊晶晶圓之製造方法為：於該磊晶成長進行步驟中，至少使氮化鎵（GaN）層成長。
藉此，可製造進入至晶圓面內之裂縫少的氮化物半導體磊晶晶圓。
此外，本發明提供一種磊晶成長用矽基板，具有：倒角部，形成於該矽基板之外周部；以及圓環狀的溝槽，形成於該倒角部，沿著該倒角部的內周緣。
依此等磊晶成長用矽基板，則可製造在磊晶成長時，進入至晶圓面內之裂縫少的磊晶晶圓。
此時，可使磊晶成長用矽基板為：該溝槽，呈同心圓狀地形成複數條。
藉此，可製造在磊晶成長時，進入至晶圓面內之裂縫更少的磊晶晶圓。
此時，可使磊晶晶圓為：於上述磊晶成長用矽基板上，具有磊晶層。
藉此，成為往晶圓面內伸長之裂縫更少的磊晶晶圓。 ［本發明之效果］
如同上述，依本發明的磊晶晶圓之製造方法，則不具有膜厚的面內分布惡化之疑慮，可抑制在外周倒角部產生之裂縫往中心部方向伸長，製造進入至晶圓面內之裂縫少的磊晶晶圓。此外，依本發明之磊晶成長用矽基板，則可製造在磊晶成長時，進入至晶圓面內之裂縫少的磊晶晶圓。
以下，參考附圖，並對本發明詳細地予以說明，但本發明並未限定為下述形態。
如同上述，需要可抑制在外周倒角部產生之裂縫往中心部方向伸長的磊晶晶圓之製造方法。
本案發明人等，針對上述問題屢次用心檢討的結果，提出一種磊晶晶圓之製造方法，具有：矽基板準備步驟，準備於外周部具有倒角部之矽基板；溝槽形成步驟，於該矽基板的該倒角部，形成沿著該倒角部的內周緣之圓環狀的溝槽；以及磊晶成長進行步驟，於形成有該溝槽之該矽基板上，進行磊晶成長；本案發明人等發現藉由上述磊晶晶圓之製造方法，不具有膜厚的面內分布惡化之疑慮，可抑制在外周倒角部產生之裂縫往中心部方向伸長，製造進入至晶圓面內之裂縫少的磊晶晶圓，而完成本發明。
此外，本案發明人等，針對上述問題屢次用心檢討的結果，提出一種磊晶成長用矽基板，具有：倒角部，形成於該矽基板之外周部；以及圓環狀的溝槽，形成於該倒角部，沿著該倒角部的內周緣；本案發明人等發現藉由使用上述磊晶成長用矽基板，而可製造在磊晶成長時，進入至晶圓面內之裂縫少的磊晶晶圓，而完成本發明。
圖1，顯示本發明之矽基板的概念圖，將本發明之磊晶成長用矽基板的外周部之倒角部放大。圖1（a）顯示從基板表面的上方觀察矽基板1之外周部7附近的圖，圖1（b）顯示圖1（a）之A－A線的剖面圖。如圖1所示，於矽基板1之外周部7，形成從邊緣部2朝向矽基板1的表面成為傾斜面之倒角部3。而後，於該倒角部3（傾斜面），形成沿著倒角部3的內周緣4之圓環狀的溝槽8。
另，作為矽基板1，例如可列舉矽（Si）基板或碳化矽（SiC）基板等。基板的主面之面方位（定向）、基板的大小，並未特別限定。可配合磊晶成長層而適宜選擇。在施行GaN系等的氮化物半導體膜之磊晶成長的情況，例如可使其為面方位＜111＞之矽晶圓。
此處，「圓環狀的溝槽」，除了包含沿著基板的倒角部之內周緣整體連續的溝槽以外，亦包含在途中中斷的情況。
於圖1顯示形成複數條溝槽的例子，但亦可為1條圓環狀溝槽。此一情況，於倒角部之截面，展現1條溝槽。此時，若形成為沿著基板的倒角部之內周緣整體連續而畫出一個圓，則在進行磊晶成長時，可更為確實地抑制磊晶層之裂縫的伸長。即便斷斷續續，仍可抑制裂縫的伸長，此一情況，可使溝槽之形成簡便，故有利於操作性及成本面。
此外，如圖1所示，藉由將溝槽8，呈同心圓狀地形成複數條，亦可更為確實地抑制裂縫的伸長。此一情況，亦可為形成為連續畫出一個圓的溝槽8，亦可為將斷斷續續之圓環狀的溝槽8，呈同心圓狀地形成複數條，但宜形成於倒角面整體。
此外，亦可將倒角部3的溝槽8，於直徑方向形成10～100條／mm。藉由使溝槽8之數量成為此等範圍，可更為確實地阻止裂縫之往中心方向的伸長。
進一步，可使該倒角部3的溝槽8之寬度為4～30μm，且使算術平均粗糙度Ra＝0.1～10μm。藉由使其成為此等範圍，可更為確實地阻止裂縫之往中心方向的伸長。
若於如同上述之矽基板1上形成磊晶層，則成為阻止裂縫之往中心方向的伸長之磊晶晶圓。 圖2，顯示本發明之磊晶晶圓的概念圖，將磊晶晶圓之外周部7的倒角部3放大。對於與圖1相同之部分，適當省略其說明。 圖2（a）為從晶圓的表面上方觀察磊晶晶圓20之外周部附近的圖，圖2（b）顯示圖2（a）之A－A線的剖面圖。如圖2所示，形成磊晶層時於倒角部3產生之裂縫6，向磊晶晶圓20的內部伸長，但藉由設置於矽基板1的倒角部3之圓環狀的溝槽8之部分，阻止裂縫6的伸長。藉此，成為進入至晶圓面內之裂縫少的磊晶晶圓20。 另，使磊晶層5成長後，設置於矽基板1的溝槽8由磊晶層5覆蓋，故在圖2（a）中以點線表示溝槽8。
接著，參考圖1～3，並對本發明的磊晶晶圓之製造方法予以說明。圖3，顯示本發明的磊晶晶圓之製造方法的流程。
首先，如圖3（a）所示，準備於外周部7具有倒角部3之矽基板1。
接著，如圖3（b）所示，於矽基板1的倒角部3，形成沿著倒角部3之內周緣4的溝槽8。另，形成溝槽8的倒角部3，係磊晶成長進行面側的傾斜面。 溝槽8之形成方法，若可於倒角部3形成溝，則無特別限定。藉由機械加工、砂輪等的研磨而形成溝槽之方法，低價而為較佳態樣。另一方面，若利用乾蝕刻等化學方法，則可精密地控制溝槽之形狀。
接著，如圖3（c）所示，在將溝槽8形成於倒角部3之矽基板1上，進行磊晶成長。進行磊晶成長之方法，並無特別限定。可利用熱CVD（Chemical Vapor Deposition，化學氣相沉積）法、電漿CVD法、觸媒CVD法、MOVPE（Metal Organic Vapor Phase Epitaxy，有機金屬氣相磊晶／MOCVD（Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沉積）法等之化學氣相成長法（CVD）法。 磊晶層5之組成、厚度等，並無特別限定，可使其為氮化物半導體。氮化物半導體，可為AlN、AlGaN、GaN之任一種以上。
可使磊晶層5，為由緩衝層、及形成於緩衝層上之機能層所構成的磊晶層；該緩衝層，例如由GaN層、AlN層或AlGaN層構成，緩和因熱膨脹係數差與晶格常數差而產生之應力。例如，形成AlN層後，使將AlGaN層與GaN層交互疊層的緩衝層成長，可於其表面形成GaN層，可使整體以3～10μm程度之厚度成長。 形成氮化物半導體之磊晶層的情況，可利用MOVPE法。例如，可於溫度設定為900～1350℃之矽基板上，形成磊晶成長層。
如同習知般地並未於倒角部3形成溝槽8之情況，在倒角部3產生的裂縫6，直接伸長至晶圓面內之磊晶層5（參考圖6），而本發明的磊晶晶圓之製造方法中，如圖2所示，藉由在預先於倒角部3形成溝槽8後形成氮化物半導體層，而以溝槽8阻止向中心方向延伸之裂縫6，藉此可獲得進入至面內之裂縫少的晶圓。 ［實施例］
以下，列舉實施例，對本發明詳細地予以說明，但本發明並未限定於此一實施例。
（實施例） 準備於基板的外周形成有倒角部之直徑150mm、厚度1mm、面方位＜111＞的矽基板。將此矽基板的倒角部，以♯800之砂輪研磨，於倒角部，形成粗糙度Ra＝0.350μm，溝槽寬度15μm之同心圓狀的溝槽。 使用此矽基板，藉由MOCVD法形成AlN層後，使交互疊層有AlGaN層與GaN層的緩衝層成長，進一步於其頂面形成GaN層。使磊晶層之厚度整體為10μm。
在聚光燈下觀察此磊晶晶圓之外周部。於圖4，顯示實施例的磊晶晶圓之外周部附近的觀察照片。其係拍攝相異3處的觀察照片。圖4中看起來呈黑白條紋狀之處，相當於在基板的倒角部形成溝槽之場所。如圖4所示，在聚光燈下的觀察中，較倒角部更為內側之區域，並未觀察到往晶圓面內伸長之大型裂縫。得知藉由形成在矽基板之倒角部的溝槽，而抑制裂縫之往晶圓面內的伸長。 此外，於本實施例之磊晶成長中，不需要如專利文獻2所記載之邊緣部的覆蓋等，因而亦不具有膜厚面內分布惡化之疑慮。
（比較例） 除了並未在矽基板的倒角部形成溝槽，維持鏡面研磨（粗糙度Ra＝0.065μm）以外，以與實施例同樣的方式進行磊晶成長。 圖5，顯示比較例的磊晶晶圓之外周部附近的觀察照片。與實施例相同，其係拍攝相異3處的觀察照片。如圖5所示，在聚光燈下的觀察中，倒角部不具有溝槽，於晶圓之略全周觀察到裂縫，確認在邊緣部附近產生之裂縫，往晶圓面內方向伸長。
如同上述，依本發明之實施例，則可抑制在邊緣部附近產生之裂縫往晶圓面內的伸長，而不招致磊晶層之面內膜厚分布的惡化。
另，本發明並未限定於上述實施形態。上述實施形態僅為例示，凡與本發明之發明申請專利範圍記載的技術思想實質上具有相同構成，達到相同作用效果者，皆包含在本發明之技術範圍。
1:矽基板 2:邊緣部 3:倒角部 4:內周緣 5:磊晶層 6:裂縫 7:外周部 8:溝槽 20,30:磊晶晶圓
［圖1］（a）、（b）顯示本發明之矽基板外周部的概念圖。 ［圖2］（a）、（b）顯示本發明之磊晶晶圓外周部的概念圖。 ［圖3］（a）～（c）顯示本發明之磊晶晶圓的製造流程。 ［圖4］顯示實施例之磊晶晶圓外周部的觀察照片。 ［圖5］顯示比較例之磊晶晶圓外周部的觀察照片。 ［圖6］（a）、（b）顯示習知例之磊晶晶圓外周部的概念圖。
1:矽基板
2:邊緣部
3:倒角部
4:內周緣
7:外周部
8:溝槽

Claims (14)

  1. 一種磊晶晶圓之製造方法，其特徵為包含： 矽基板準備步驟，準備於外周部具有倒角部之矽基板； 溝槽形成步驟，於該矽基板的該倒角部，形成沿著該倒角部的內周緣之圓環狀的溝槽；以及 磊晶成長進行步驟，於形成有該溝槽之該矽基板上，進行磊晶成長。
  2. 如申請專利範圍第1項之磊晶晶圓之製造方法，其中， 將該溝槽，呈同心圓狀地形成複數條。
  3. 如申請專利範圍第1項之磊晶晶圓之製造方法，其中， 該溝槽，係藉由機械加工、研磨或乾蝕刻而形成。
  4. 如申請專利範圍第2項之磊晶晶圓之製造方法，其中， 該溝槽，係藉由機械加工、研磨或乾蝕刻而形成。
  5. 如申請專利範圍第1項之磊晶晶圓之製造方法，其中， 將該溝槽，於該矽基板的直徑方向形成10～100條／mm。
  6. 如申請專利範圍第2項之磊晶晶圓之製造方法，其中， 將該溝槽，於該矽基板的直徑方向形成10～100條／mm。
  7. 如申請專利範圍第3項之磊晶晶圓之製造方法，其中， 將該溝槽，於該矽基板的直徑方向形成10～100條／mm。
  8. 如申請專利範圍第4項之磊晶晶圓之製造方法，其中， 將該溝槽，於該矽基板的直徑方向形成10～100條／mm。
  9. 如申請專利範圍第1至8項中任一項之磊晶晶圓之製造方法，其中， 將該溝槽，形成為在該矽基板的直徑方向之寬度為4～30μm，且算術平均粗糙度Ra＝0.1～10μm。
  10. 如申請專利範圍第1至8項中任一項之磊晶晶圓之製造方法，其中， 於該磊晶成長進行步驟中，至少使氮化鎵（GaN）層成長。
  11. 如申請專利範圍第9項之磊晶晶圓之製造方法，其中， 於該磊晶成長進行步驟中，至少使氮化鎵（GaN）層成長。
  12. 一種磊晶成長用矽基板，其特徵為包含： 倒角部，形成於該矽基板之外周部；以及 溝槽，呈圓環狀，形成於該倒角部，沿著該倒角部的內周緣。
  13. 如申請專利範圍第12項之磊晶成長用矽基板，其中， 該溝槽，呈同心圓狀地形成複數條。
  14. 一種磊晶晶圓，其特徵為： 在如申請專利範圍第12或13項之磊晶成長用矽基板上，具有磊晶層。
TW108133733A 2018-09-26 2019-09-19 磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓 TW202018775A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-180177 2018-09-26
JP2018180177A JP7147416B2 (ja) 2018-09-26 2018-09-26 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
TW202018775A true TW202018775A (zh) 2020-05-16

Family

ID=69953436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133733A TW202018775A (zh) 2018-09-26 2019-09-19 磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓

Country Status (7)

Country Link
US (1) US20210358738A1 (zh)
JP (1) JP7147416B2 (zh)
KR (1) KR20210060479A (zh)
CN (1) CN112753092A (zh)
DE (1) DE112019004224T5 (zh)
TW (1) TW202018775A (zh)
WO (1) WO2020066544A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
JPH0316119A (ja) * 1989-03-17 1991-01-24 Sumitomo Electric Ind Ltd 化合物半導体ウエハ
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP4974051B2 (ja) 2007-02-01 2012-07-11 住友電気工業株式会社 半導体素子の製造方法
JP2010171330A (ja) 2009-01-26 2010-08-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP5245180B2 (ja) 2009-12-01 2013-07-24 三菱電機株式会社 半導体装置の製造方法
DE102010029709B4 (de) * 2010-06-04 2020-08-06 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
JPWO2011161975A1 (ja) 2010-06-25 2013-08-19 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP5749487B2 (ja) 2010-12-21 2015-07-15 株式会社東芝 窒化物半導体の積層体及びその製造方法
KR102100165B1 (ko) * 2011-04-27 2020-04-13 페어차일드 세미컨덕터 코포레이션 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들
KR20130062736A (ko) 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
JP6130995B2 (ja) 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9660085B2 (en) * 2013-12-23 2017-05-23 Intel Coporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US9406530B2 (en) * 2014-03-27 2016-08-02 International Business Machines Corporation Techniques for fabricating reduced-line-edge-roughness trenches for aspect ratio trapping

Also Published As

Publication number Publication date
WO2020066544A1 (ja) 2020-04-02
US20210358738A1 (en) 2021-11-18
JP2020053513A (ja) 2020-04-02
JP7147416B2 (ja) 2022-10-05
KR20210060479A (ko) 2021-05-26
DE112019004224T5 (de) 2021-05-12
CN112753092A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
JP6261388B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP2012036030A (ja) 半導体ウェハの製造方法
JP2015018960A (ja) 半導体装置の製造方法
JP6157381B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4130389B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW202018775A (zh) 磊晶晶圓之製造方法、磊晶成長用矽基板及磊晶晶圓
JP6405767B2 (ja) 窒化ガリウム基板
JP6547506B2 (ja) 窒化物半導体結晶の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP7328230B2 (ja) 半極性自立基板の製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法