JP5749487B2 - 窒化物半導体の積層体及びその製造方法 - Google Patents

窒化物半導体の積層体及びその製造方法 Download PDF

Info

Publication number
JP5749487B2
JP5749487B2 JP2010284523A JP2010284523A JP5749487B2 JP 5749487 B2 JP5749487 B2 JP 5749487B2 JP 2010284523 A JP2010284523 A JP 2010284523A JP 2010284523 A JP2010284523 A JP 2010284523A JP 5749487 B2 JP5749487 B2 JP 5749487B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
single crystal
substrate
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010284523A
Other languages
English (en)
Other versions
JP2012134294A (ja
Inventor
秀人 菅原
秀人 菅原
小野村　正明
正明 小野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010284523A priority Critical patent/JP5749487B2/ja
Priority to US13/102,204 priority patent/US8502350B2/en
Publication of JP2012134294A publication Critical patent/JP2012134294A/ja
Priority to US13/946,898 priority patent/US8796111B2/en
Application granted granted Critical
Publication of JP5749487B2 publication Critical patent/JP5749487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、窒化物半導体の積層体及びその製造方法に関する。
窒化物半導体層を気相成長させるにあたって、結晶成長雰囲気中での安定性や価格などの観点から、サファイア基板が多く使用されている。サファイア基板は、窒化物半導体と格子整合せず、また窒化物半導体との熱膨張係数差が大きいことから、サファイア基板上に成長したＧａＮ結晶中には多くの結晶欠陥ができやすい。その欠陥の導入には前記した二つの物性が係わっていると考えられる。一つはサファイア基板と窒化物半導体との格子定数差に起因する歪であり、他の一つは成長温度から室温まで冷却する過程における基板と成長層との熱膨張係数差に起因する歪である。
それら歪は結晶成長後の基板に反りを生じさせる原因となる。基板の反りは、その後の素子化プロセスに影響を与える。特にリソグラフィー工程では、マスクと基板との並行度がパターン転写の精度に大きく影響を与えるため、反りの影響は大きい。今後、素子コスト低減に向け更なる基板の大口径化が進むことが考えられ、基板の反りが大きな問題として顕在化してくると考えられる。
特開２００２−２４６６９８号公報
反り量を低減できる窒化物半導体の積層体及びその製造方法を提供する。
実施形態によれば、窒化物半導体の積層体は、主面に凸部を有する基板と、前記基板の前記主面上に直接設けられて前記凸部を覆う単結晶層と、前記単結晶層上に設けられた窒化物半導体層と、を備える。前記単結晶層は、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．８≦ｘ≦１）層であり、前記単結晶層の膜厚は、８５ｎｍ以上２５０ｎｍ以下である。前記基板は窒化物半導体を含まない。前記単結晶層はクラックを内在している。
（ａ）は実施形態の積層体の模式断面図であり、（ｂ）はその積層体における基板及び単結晶層の拡大断面図。 （ａ）は図１（ｂ）に示す構造の模式斜視図であり、（ｂ）はその上面図。 実施形態の積層体における基板主面に形成された凸部の平面パターン例を示す模式図。 実施形態の積層体に形成された窒化物半導体素子の模式断面図。 反りが生じた積層体の模式図。 ＡｌＮ層膜厚と、上層への伝播欠陥密度との関係を示すグラフ。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１（ａ）は、実施形態の積層体１０の模式断面図であり、図１（ｂ）は、その積層体１０における基板１１及び単結晶層２１の拡大断面図である。
図２（ａ）は、図１（ｂ）に示す構造の模式斜視図であり、図２（ｂ）は、その上面図である。
本実施形態の積層体１０は、基板１１上に単結晶層２１を介して窒化物半導体層３０が積層された構造を有する。
基板１１は、例えばサファイア基板であり、窒化物半導体を含まない。ここで、窒化物半導体とはＩｎＡｌＧａＮ系半導体である。また、基板１１としては、窒化物半導体と格子整合せず、熱膨張係数が異なる材料であり、例えば、サファイアの他にＳｉＣ、ＺｎＯ、Ｓｉなども用いることができる。
図１（ｂ）には、例えばサファイア基板１１の結晶方位を示している。
基板１１の主面には凸部１２が形成されている。ここで、主面は（０００１）面であり、また（０００１）面からのオフ角度が０〜０．３°の面も含む。凸部１２は、傾斜側面を有する、断面が台形状に形成されている。複数の凸部１２が、＜１−１００＞方向に延びるストライプ状の平面パターンで形成されている。なお、結晶方位の表示における“−１”は、“１”の上に“−”が付された指数を表す。
単結晶層２１は、ＡｌｘＧａ１−ｘＮ（０．８≦ｘ≦１）層である。例えば、本実施形態では、単結晶層２１は、Ａｌ組成比ｘが１．０のＡｌＮ層である。その単結晶層２１は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、成長温度約１２００℃で、基板１１の主面上に直接成長された。単結晶層２１の膜厚は、例えば１００（ｎｍ）である。単結晶層２１は、凸部１２の側面及び上面を覆い、その上面はほぼ平坦である。
単結晶層２１上に設けられた窒化物半導体層３０は、例えば、ＧａＮ単結晶層であり、その膜厚は３（μｍ）である。
本積層構造の断面を顕微鏡で観察すると、単結晶層２１にクラックｃが発生しているのが確認できた。このクラックｃは、基板（サファイア基板）１１と、この基板１１の主面上に直接成長された単結晶層（ＡｌＮ層）２１との格子定数差（約１１％）に応じた臨界膜厚以上で発生するものと考えられる。
図１（ｂ）及び図２（ａ）に示すように、凸部１２の傾斜側面の上部（凸部１２の上面と傾斜側面との境界）の上にクラックｃが発生した。さらに、凸部１２の傾斜側面の下部（基板１１の主面と凸部１２の傾斜側面との境界）の上にもクラックｃが発生した。
また、図２（ａ）及び（ｂ）に示すように、クラックｃは、凸部１２がストライプ状に延びる方向（基板１１の＜１−１００＞方向）だけでなく、凸部１２が延びる方向に交差する方向にも発生していることが確認できた。
ストライプ状の凸部１２に交差する方向に延びているクラックｃは、凸部１２に沿って延びているクラックｃの位置で終端している。また、ストライプ状の凸部１２に交差する方向に延びているクラックｃが延びている方向は、凸部１２が延びている＜１−１００＞方向に結晶学的に等価な方向である。すなわち、サファイア基板１１の＜１−１００＞方向及びそれに等価な複数方向に沿ってクラックｃが発生している。
これらのことから単結晶層２１中のクラックｃは、所定の結晶方位に沿って形成された凸部１２に起因して発生し、ひいてはその凸部１２によってクラックｃが制御されていると言える。
すなわち、サファイア基板１１の（０００１）面に単結晶層２１であるＡｌＧａＮ層を直接成長させる具体例においては、サファイア基板１１の（０００１）面に、＜１−１００＞方向もしくはその等価方向に延びる凸部１２があると、それら方向に沿ってクラックｃが発生しやすくなる。そして、凸部１２のレイアウト、本数、密度、形状、サイズ、ＡｌＧａＮ層の膜厚、Ａｌ組成比などを適切に設定することで、クラークｃの発生位置、密度、本数などを制御することが可能である。
また、単結晶層２１中にクラックｃが発生し始める臨界膜厚は、サファイア基板１１と単結晶層２１との格子定数差、および単結晶層２１のＡｌ組成ｘに依存することがわかった。本発明者等の鋭意実験によれば、単結晶層２１であるＡｌＧａＮ層の膜厚が概ね５０（ｎｍ）以上でクラックｃの発生が見られるようになり、ＡｌＧａＮ層のＡｌ組成比ｘが１．０（ＡｌＮ層）の場合は膜厚８５（ｎｍ）以上、Ａｌ組成比ｘが０．８の場合は１１０（ｎｍ）以上でクラックｃが顕著に発生した。
Ａｌ組成比ｘが１．０及び０．８の場合、ともに膜厚が１０００（ｎｍ）以上で、前述した結晶方位に延びるクラック以外のクラック、すなわち凸部１２に起因しないクラックも顕著に発生していまい、クラックの発生を凸部１２によって制御できなくなってしまうことがわかった。
次に、本実施形態の積層体１０の製造方法について説明する。
例えば、直径が４インチ、厚さが９００（μｍ）のサファイア基板１１を用いた。そのサファイア基板１１の主面（（０００１）面）に、例えばＲＩＥ（Reactive Ion Etching）等のドライエッチング法で複数の凸部１２を形成する。あるいは、ウェットエッチングで凸部１２を形成してもよい。
複数の凸部１２は、周期的なストライプ状の平面パターンで形成される。凸部１２は、サファイア基板１１の＜１−１００＞方向に延びている。なお、サファイア基板１１の（０００１）面上に成長されるＡｌＧａＮ層中には、サファイア基板１１の＜１−１００＞方向もしくはその方向と結晶学的に等価な方向に沿ってクラックが発生しやすい。このため、凸部１２は、＜１−１００＞方向と等価な方向に延びるように形成してもよい。
凸部１２の高さは約３０（ｎｍ）、幅は約１（μｍ）、周期は約５（μｍ）、側面の傾斜角（図１（ｂ）におけるθ）は約６０°である。
そのような凸部１２が形成された基板１１の主面は必要に応じ薬液溶剤で洗浄処理された後、ロードロック機構を介して反応炉内に搬入される。
そして、反応炉内に水素を導入しながら基板１１の温度を１２５０℃に加熱してサーマルクリーニングを行った後、基板１１の温度を１２００℃に安定化させ、窒素、アンモニア及びアルミニウム原料となるトリメチルアルミニウムを反応炉内に導入して、ＡｌＮの単結晶層２１を１００（ｎｍ）の厚さで成長させる。
本実施形態におけるサファイア基板１１上に直接成長される単結晶層２１は、例えば６００℃程度の温度で成長されるいわゆる低温バッファ層と呼ばれるアモルファス層とは異なり、１０００℃以上の高温で気相成長される単結晶層である。
続いて水素、窒素及びアンモニアを含む雰囲気中で基板１１の温度を１１００℃に安定化させ、ガリウム原料であるトリメチルガリウムを反応炉内に加えて、ＡｌＮの単結晶層２１上に、ＧａＮ単結晶の窒化物半導体層３０を３（μｍ）の厚さで成長させる。
このＧａＮ層の成長後、トリメチルガリウムを除いた雰囲気下で基板１１の温度を室温まで降温し、基板１１上に単結晶層２１を介して窒化物半導体層３０が積層された積層体１０を、ロードロック機構を介して反応炉から取り出す。
こうして得られたウェーハ状の積層体１０は、サファイア基板１１と、ＧａＮ層である窒化物半導体層３０との熱膨張係数差（約２５．５％）により、図５に示すように、反っている場合がある。前述した材料を用いた積層体１０においては、サファイア基板１１を下側にした状態で、面方向の中央部が上に凸となる形状に反りやすい。
ここで、積層体１０における面方向の中心部と、端面との間の高さを反り量ｈとする。前述した本実施形態の積層体１０において単結晶層２１を設けずに、サファイア基板１１上に直接ＧａＮ層を成長させた構造を比較例の積層体とする。その比較例の積層体では、反り量ｈが約１００（μｍ）であった。
これに対して、本実施形態の積層体１０は、反り量ｈが約８０（μｍ）であり、比較例に比べて反り量が低減している。これは、クラックｃを内在する単結晶層２１が緩衝材となって、サファイア基板１１とＧａＮ層との熱膨張係数差を主因とする歪を軽減したと考えられる。
なお、単結晶層２１の厚さを、上記臨界膜厚よりも小さい３０（ｎｍ）にした場合、クラックの発生は見られず、反り量ｈも１００（μｍ）と、比較例と同じ結果であった。したがって、単結晶層２１の膜厚を、基板１１との格子定数差及びＡｌ組成比から決まる臨界膜厚以上の膜厚にすれば、単結晶層２１にクラックが発生し、反り量の低減が可能になる。
また、クラックの位置、数、密度、方向性などは、単結晶層２１のＡｌ組成比、凸部１２の数、密度、形状、位置、サイズ、周期などによって制御できる。したがって、基板１１の主面に形成する凸部１２及び単結晶層２１のＡｌ組成比を適切に設計することで、積層体１０の反り量の制御が可能である。
すなわち、本実施形態によれば、凸部１２を有する基板１１の主面上に直接成長させた単結晶層２１に、凸部１２を起因としたクラックｃが発生するのを利用することで、上層の窒化物半導体層３０と、サファイア基板１１との熱膨張係数差を主因とする歪みを緩和できる。この結果、高温での結晶成長を経て室温に戻された基板１１に生じる反り量を低減できる。
基板１１の反り量の低減は、その後の基板１１上への素子形成を容易にする。例えば、各種コート膜の塗布工程、リソグラフィー工程、エッチング工程において、基板１１面内での特性均一性を高くできる。
凸部の平面レイアウトは、ストライプ状に限らない。図３（ａ）に示すように、複数の島状の凸部１３を、基板１１の主面に形成してもよい。
一つの凸部１３は、例えば円形の平面形状を有する。あるいは、凸部１３の平面形状は、楕円形、四角形、三角形、多角形等であってもよい。複数の島状の凸部１３は、例えば５（μｍ）周期でもって正三角形状の平面レイアウトで形成されている。このような凸部１３を形成した積層体では、上記反り量ｈを、ストライプ状の凸部１２のときの８０（μｍ）よりも小さい７０（μｍ）に低減することができた。
複数の島状の凸部１３は、基板主面を上方から見た平面視で複数方向に配列され、すなわち等方的に配列されている。このため、クラックを基板面方向に等方的に発生させることができ、歪みを基板面方向に等方的に分散できたと考えられる。この結果、ある一方向のみに延びるストライプ状の凸部１２を形成した積層体よりも、複数の島状の凸部１３を形成した積層体では反り量ｈが低減したものと考えられる。
したがって、ストライプ状の凸部にする場合も、図３（ｂ）に示すように、所定の結晶方向に延びる凸部１４ａ、その所定の結晶方向に対して等価であって且つ交差する方向に延びる凸部１４ｂ及び１４ｃの複数本の凸部１４ａ〜１４ｃを形成してもよい。これにより、基板面方向で歪みを等方的に分散でき、反り量をより低減できる可能性がある。
クラックが所定の結晶方位に沿って入りやすい場合、その結晶方位の方向に凸部が存在すると、クラックはその結晶方位に沿って入りやすく、且つクラックの延びる方向や位置を制御することが容易になる。クラックの容易な制御は、反り量をより小さくするための凸部の設計を容易にする。
したがって、ストライプ状の凸部１２の場合、その凸部１２を所定の結晶方位もしくはそれと等価な方向に延びるように形成すると、反り量を低減するための凸部の設計が容易になることがある。また、島状の凸部１３の場合には、複数の島状の凸部１３を、所定の結晶方位もしくはそれと等価な方向に沿って配列すると、反り量を低減するための凸部の設計が容易になることがある。
また、凸部が周期性を有すると、その周期とクラックとの因果関係に基づいて、反り量を低減するための凸部の設計が容易になることがある。
凸部は前述した形態に限らず、その高さ、幅、側面の傾斜角、周期、位置など、任意に変形して実施可能である。また、凸部の側面が、基板１１の主面に対して垂直であってもよい。また、周期性を有さないレイアウトで凸部が形成されていてもよい。いずれにしても、凸部が存在することで、その凸部の形成位置で、凸部をきっかけとして単結晶層２１にクラックが発生しやすくなる。凸部とクラックとの相関関係が見出されると、凸部の設計によって、クラックの発生を制御することが可能になる。結果として、基板の反り量の低減を図れる。
ＩｎＡｌＧａＮ系の窒化物半導体は、その光学遷移が直接遷移型であるため高効率発光再結合が可能であり、またその遷移エネルギ−が２〜６．２（ｅＶ）と広く、ＬＤ（Laser Diode）あるいは高輝度可視ＬＥＤ（Light Emitting Diode）などの高効率発光素子材料としてその開発が行われている。また、ＩｎＹＧａ１−ＹＮは、Ｉｎ組成比Ｙを変化させることによりバンドギャップエネルギ−をＧａＮの３．４（ｅＶ）からＩｎＮの２（ｅＶ）まで変えることができ、可視発光素子用の発光層（活性層）として用いることができる。ＩｎＧａＮ混晶を発光層とした発光素子は、蛍光体との組合せにより白色光源を構成することができ、液晶のバックライトや照明用光源として用いることができる。
図４は、本実施形態の積層体に形成された例えばＬＥＤ素子の断面構造を表す。
サファイア基板１１の直径は、例えば４インチであり、そのウェーハ状のサファイア基板１１上に多数のＬＥＤ素子が形成されている。図４は、そのうちの一つのＬＥＤ素子の断面を表す。
サファイア基板１１の主面には、例えば図３（ａ）に示す複数の島状の凸部１３が形成されている。サファイア基板１１の厚さは、例えば９００（μｍ）である。
サファイア基板１１の主面上に、クラックを内在する単結晶層としてＡｌＮ層２１が形成されている。ＡｌＮ層２１の厚さは、例えば１００（ｎｍ）である。
ＡｌＮ層２１上には、意図的な不純物の添加がないアンドープ層としてアンドープＧａＮ層２２が形成されている。アンドープＧａＮ層２２の厚さは、例えば５００（ｎｍ）である。
アンドープＧａＮ層２２上には、ｎ形ＧａＮ層２３が形成されている。ｎ形ＧａＮ層２３は、ｎ側のコンタクト層及びクラッド層として機能する。ｎ形ＧａＮ層２３の厚さは、例えば３（μｍ）である。
ｎ形ＧａＮ層２３上には、発光層（活性層）２４が形成されている。発光層２４は、例えば、ＩｎＧａＮ系のＭＱＷ（Multiple Quantum well）構造を有する。発光層２４は、例えば、厚さ３（ｎｍ）のＩｎ０．１５Ｇａ０．８５Ｎの井戸層と、厚さ１０（ｎｍ）のＧａＮの障壁層とを交互に複数積層した構造を有する。
発光層２４上には、ｐ形Ａｌ０．２Ｇａ０．８Ｎのクラッド層２５が形成されている。ｐ形クラッド層２５の厚さは、例えば１０（ｎｍ）である。
ｐ形クラッド層２５上には、ｐ形ＧａＮのコンタクト層２６が形成されている。ｐ形コンタクト層２６の厚さは、例えば１００（ｎｍ）である。
サファイア基板１１上の前述した各層は、ＭＯＣＶＤ法により気相成長され、その成長原料はトリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニアが用いられ、ドーピング原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、モノシラン（ＳｉＨ４）を用いることができる。
ｐ形コンタクト層２６上には、ｐ側電極５１が形成されている。ｐ側電極５１は、ｐ形コンタクト層２６と電気的に接続され、また発光層２４からの光をほぼ透過するように薄膜化されている。
ｎ形ＧａＮ層２３の一部の表面は露出され、その露出された表面にｎ側電極５２が形成されている。ｎ側電極５２は、ｎ形ＧａＮ層２３と電気的に接続されている。
前述したＭＯＣＶＤ法による各層の成長後、反応炉から取り出された本積層体の反り量ｈを測定したところ、８０（μｍ）程であり、ＬＥＤ素子を作り込んでも反り量の低減効果を発揮できていることがわかった。
また、ｐ側電極５１及びｎ側電極５２を介して本ＬＥＤ素子にバイアスを与えたところ、発光波長４５０（ｎｍ）の光がｐ側電極５１を透過して得られ、動作電流２０（ｍＡ）での光出力は２０（ｍＷ）であった。この光出力は、クラックを内在するＡｌＮ層２１がない構造と同等であり、本ＬＥＤ素子がクラックの悪影響を受けていないことが判明した。
これは、クラックが、光が放射される発光層２４から見て波長以下の構造となっているため、光透過に対して影響を与えないことによると考えられる。発光層２４とＡｌＮ層２１との距離は３．５（μｍ）以上であり、クラックは内部が概ね空気で約１００（ｎｍ）の高さを有する。
また、図４に示すＬＥＤ素子において、クラックを内在するＡｌＮ層２１がない構造と同等の光出力が得られたことは、クラックによる上層への転位増加の影響も無いことを示している。
図６は、ＡｌＮ層の膜厚と、上層への伝播欠陥密度との関係を表す。横軸は、ＡｌＮ層の膜厚（ｎｍ）を表し、縦軸は上層への伝播欠陥密度（ｃｍ−３）を表す。
ＡｌＮ層の膜厚が臨界膜厚の８５（ｎｍ）以上になるとクラックが発生し、以降膜厚が増大するにしたがい伝播欠陥密度が増えていく。
図４に示す構造において、発光層２４の下地層に当たるｎ形ＧａＮ層２３中の結晶欠陥密度は、サファイア基板１１との格子不整合及び熱膨張係数差により、約１０８（ｃｍ−３）程度になっている。
これに対し、ＡｌＮ層中に内在するクラックに基づくと考えられる上層への伝播欠陥密度は、図６に示すように、ＡｌＮ層の膜厚が２５０（ｎｍ）程度までは１０８（ｃｍ−３）以下であり、上層自身が有する欠陥密度よりも低くなっていることがわかる。
したがって、サファイア基板１１上にＡｌＮ層を直接成長させる具体例においては、ＡｌＮ層の膜厚の適切な範囲は、８５（ｎｍ）以上２５０（ｎｍ）以下であると言うことができる。すなわち、基板上にクラックを内在させつつ成長させる単結晶層の膜厚を適切に制御することで、発光素子特性に影響を与えずに、基板の反りを抑制することが可能である。
クラックを内在する単結晶層上に直接形成される層が不純物を含むと、クラックに起因する欠陥が上層に伝播される懸念がある。そのため、クラックを内在する単結晶層上に直接形成される層は、アンドープ層が好ましい。
そのアンドープ層は、前述したアンドープＧａＮ層に限らず、アンドープＡｌＧａＮ層であってもよい。クラックを内在する単結晶層としてＡｌＮ層を用いた場合、その上にアンドープＡｌＧａＮ層を形成すると、ＡｌＮ層との格子不整合を起因とするＡｌＮ層とアンドープ層との界面での欠陥発生を抑制することができる。
また、発光層２４からの光の伝播を考えた場合に、上記アンドープＡｌＧａＮ層の存在は屈折率整合に適している。図４のＬＥＤ素子においてアンドープ層２２としてアンドープＡｌＧａＮ層を用いた場合、発光波長４５０（ｎｍ）の光がｐ側電極５１を透過して得られ、動作電流２０（ｍＡ）での光出力は２２（ｍＷ）であった。
また、クラックを内在する単結晶層上に直接形成される層は、クラックの埋め込み層として機能し、上層の形成に影響を与えない平坦な上面で形成されることが好ましい。例えば、マグネシウムを添加した層を、クラックを内在する単結晶層上に直接形成すると、横方向成長が促進され、クラックの埋め込み性を向上でき、比較的薄い膜厚でも平坦な上面を得やすい。デバイス特性への寄与に乏しい埋め込み層の膜厚増大を抑制できることで、コスト低減を図れる。
サファイア基板１１の直径は４インチに限らない。より大きな直径の基板ほど反りの影響は大きくなるため、より大きな直径の基板に対して本実施形態は有効となる。
また、クラックを発生させる単結晶層としてＡｌｘＧａ１−ｘＮ（０．８≦ｘ≦１）層を例示したが、基板の反りを緩和させる前述した効果と同効果をもたらすクラックを、基板上への成長時に生じさせることができればよい。例えばＡｌを４０％以上含むＩｎＡｌＧａＮ系結晶の単結晶層でも同様な効果が期待できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…窒化物半導体の積層体、１１…基板、１２，１３，１４ａ〜１４ｃ…凸部、２１…単結晶層、２２…アンドープ窒化物半導体層、２３…ｎ形窒化物半導体層、２４…発光層（活性層）、２５…ｐ形クラッド層、２６…ｐ形コンタクト層、３０…窒化物半導体層、５１…ｐ側電極、５２…ｎ側電極、ｃ…クラック

Claims (20)

  1. 窒化物半導体を含まず、主面に凸部を有する基板と、
    前記基板の前記主面上に直接設けられて前記凸部を覆い、クラックを内在する単結晶層
    と、
    前記単結晶層上に設けられた窒化物半導体層と、
    を備え、
    前記単結晶層は、ＡｌｘＧａ１−ｘＮ（０．８≦ｘ≦１）層であり、
    前記単結晶層の膜厚は、８５ｎｍ以上２５０ｎｍ以下であり、
    前記凸部は、所定の結晶方位に沿って設けられ、
    前記クラックは、前記所定の結晶方位及びそれに等価な複数方向に沿って内在しているこ
    とを特徴とする窒化物半導体の積層体。
  2. 前記クラックは、前記凸部の側面の上部の上に存在することを特徴とする請求項１記載
    の窒化物半導体の積層体。
  3. 前記クラックは、前記凸部の側面の下部の上に存在することを特徴とする請求項１また
    は２に記載の窒化物半導体の積層体。
  4. 複数の前記凸部が周期性を有する平面パターンで形成されていることを特徴とする請求
    項１〜３のいずれか１つに記載の窒化物半導体の積層体。
  5. 複数の前記凸部がストライプ状に形成されていることを特徴とする請求項１〜４のいず
    れか１つに記載の窒化物半導体の積層体。
  6. 前記凸部は、前記基板の所定の結晶方位に延びていることを特徴とする請求項５記載の
    窒化物半導体の積層体。
  7. 前記複数の凸部が、前記所定の結晶方位と等価な複数方向に延びていることを特徴とす
    る請求項６記載の窒化物半導体の積層体。
  8. 前記クラックは、前記凸部に沿って延びていることを特徴とする請求項６または７に記
    載の窒化物半導体の積層体。
  9. 複数の前記凸部が島状に形成されていることを特徴とする請求項１〜４のいずれか１つ
    に記載の窒化物半導体の積層体。
  10. 前記島状の複数の凸部は、前記基板の所定の結晶方位に配列されていることを特徴とす
    る請求項９記載の窒化物半導体の積層体。
  11. 前記島状の複数の凸部が、前記所定の結晶方位と等価な複数方向に配列されていること
    を特徴とする請求項１０記載の窒化物半導体の積層体。
  12. 前記クラックは、前記凸部の配列方向に延びていることを特徴とする請求項１０または
    １１に記載の窒化物半導体の積層体。
  13. 前記窒化物半導体層はマグネシウムを含むことを特徴とする請求項１〜１２のいずれか
    １つに記載の窒化物半導体の積層体。
  14. 前記単結晶層は、ＡｌＮ層であることを特徴とする請求項１３記載の窒化物半導体の積
    層体。
  15. 前記単結晶層は、前記基板との格子定数差及びＡｌ組成比から決まる臨界膜厚以上の厚
    さを有することを特徴とする請求項１３または１４に記載の窒化物半導体の積層体。
  16. 前記基板は、サファイア基板であることを特徴とする請求項１〜１５のいずれか１つに
    記載の窒化物半導体の積層体。
  17. 前記窒化物半導体層は、発光層を含むことを特徴とする請求項１〜１６のいずれか１つ
    に記載の窒化物半導体の積層体。
  18. 前記窒化物半導体層は、前記単結晶層上に直接設けられたアンドープ層を含むことを特
    徴とする請求項１〜１７のいずれか１つに記載の窒化物半導体の積層体。
  19. 窒化物半導体を含まず、主面に所定の結晶方位に沿って凸部を形成し、前記凸部を有す
    る基板の前記主面上に直接、前記所定の結晶方位及びそれに等価な複数方向に沿ってクラ
    ックを生じさせつつ単結晶層を成長させ、前記単結晶層で前記凸部を覆う工程と、
    前記単結晶層上に窒化物半導体層を形成する工程と、
    を備え、
    前記単結晶層は、ＡｌｘＧａ１−ｘＮ（０．８≦ｘ≦１）層であり、前記単結晶層の膜厚
    は、８５ｎｍ以上２５０ｎｍ以下であることを特徴とする窒化物半導体の積層体の製造方
    法。
  20. 前記単結晶層を１０００℃以上の温度で前記基板上に気相成長させることを特徴とする
    請求項１９記載の窒化物半導体の積層体の製造方法。
JP2010284523A 2010-12-21 2010-12-21 窒化物半導体の積層体及びその製造方法 Active JP5749487B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010284523A JP5749487B2 (ja) 2010-12-21 2010-12-21 窒化物半導体の積層体及びその製造方法
US13/102,204 US8502350B2 (en) 2010-12-21 2011-05-06 Stacked layers of nitride semiconductor and method for manufacturing the same
US13/946,898 US8796111B2 (en) 2010-12-21 2013-07-19 Stacked layers of nitride semiconductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010284523A JP5749487B2 (ja) 2010-12-21 2010-12-21 窒化物半導体の積層体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012134294A JP2012134294A (ja) 2012-07-12
JP5749487B2 true JP5749487B2 (ja) 2015-07-15

Family

ID=46233300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284523A Active JP5749487B2 (ja) 2010-12-21 2010-12-21 窒化物半導体の積層体及びその製造方法

Country Status (2)

Country Link
US (2) US8502350B2 (ja)
JP (1) JP5749487B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5749487B2 (ja) * 2010-12-21 2015-07-15 株式会社東芝 窒化物半導体の積層体及びその製造方法
JP6024533B2 (ja) 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
KR20150113137A (ko) * 2013-01-31 2015-10-07 오스람 옵토 세미컨덕터스 게엠베하 반도체층 시퀀스 및 반도체층 시퀀스의 제조 방법
JP7147416B2 (ja) * 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
US20220294187A1 (en) * 2020-01-22 2022-09-15 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3449358B2 (ja) 2001-01-17 2003-09-22 サンケン電気株式会社 発光素子及びその製造方法
JP4703014B2 (ja) 2001-02-15 2011-06-15 シャープ株式会社 窒化物半導体発光素子、光学装置、および半導体発光装置とその製造方法
JP4438277B2 (ja) * 2002-09-27 2010-03-24 日亜化学工業株式会社 窒化物半導体結晶の成長方法及びそれを用いた素子
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
JP5749487B2 (ja) * 2010-12-21 2015-07-15 株式会社東芝 窒化物半導体の積層体及びその製造方法

Also Published As

Publication number Publication date
JP2012134294A (ja) 2012-07-12
US20130302931A1 (en) 2013-11-14
US20120153439A1 (en) 2012-06-21
US8502350B2 (en) 2013-08-06
US8796111B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3852000B2 (ja) 発光素子
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
JP2011176240A (ja) 半導体発光素子及びその製造方法
JP5749487B2 (ja) 窒化物半導体の積層体及びその製造方法
US20140008609A1 (en) Light emitting device with nanorod therein and the forming method thereof
JP6227134B2 (ja) 窒化物半導体発光素子
WO2015115266A1 (ja) 窒化物半導体素子
JPWO2014061692A1 (ja) 窒化物半導体発光素子
JP6181661B2 (ja) 窒化物半導体発光素子
JP2009224370A (ja) 窒化物半導体デバイス
JP2007266401A (ja) 窒化物半導体発光素子及びその製造方法
JP5881560B2 (ja) 半導体発光装置及びその製造方法
JP5475569B2 (ja) 窒化物半導体素子
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
JP2015050247A (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP7205474B2 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
US20150050762A1 (en) SEPARATION METHOD OF GaN SUBSTRATE BY WET ETCHING
WO2017081947A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP4369970B2 (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법
JP4108109B2 (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
JP2012079721A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150514

R151 Written notification of patent or utility model registration

Ref document number: 5749487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250