JP5475569B2 - 窒化物半導体素子 - Google Patents

窒化物半導体素子 Download PDF

Info

Publication number
JP5475569B2
JP5475569B2 JP2010139875A JP2010139875A JP5475569B2 JP 5475569 B2 JP5475569 B2 JP 5475569B2 JP 2010139875 A JP2010139875 A JP 2010139875A JP 2010139875 A JP2010139875 A JP 2010139875A JP 5475569 B2 JP5475569 B2 JP 5475569B2
Authority
JP
Japan
Prior art keywords
buried layer
layer
gan
substrate
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010139875A
Other languages
English (en)
Other versions
JP2012004459A5 (ja
JP2012004459A (ja
Inventor
秀人 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010139875A priority Critical patent/JP5475569B2/ja
Priority to US12/952,758 priority patent/US8247794B2/en
Priority to TW100107919A priority patent/TWI476913B/zh
Publication of JP2012004459A publication Critical patent/JP2012004459A/ja
Publication of JP2012004459A5 publication Critical patent/JP2012004459A5/ja
Application granted granted Critical
Publication of JP5475569B2 publication Critical patent/JP5475569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Description

本発明の実施の形態は、窒化物半導体からなる活性層を有する発光ダイオードや半導体レーザーなどの発光素子及び電界効果トランジスタなどの電子素子を含む窒化物半導体素子に関する。
携帯電話の液晶表示部、液晶テレビ、及び照明器具等の白色光源として、白色ＬＥＤの需要が急増している。白色ＬＥＤ（Light Emitting Diode）では、青色光または紫外光を発光するＬＥＤが用いられる。また、高密度光ディスクの読み書きを行うピックアップの光源や自動車のヘッドライトなどの用途として、青色光又は紫外光を発光する半導体レーザーが用いられる。或いは、自動車や電車などのモーター制御などの大電力用半導体素子としてＨＥＭＴ（High Electoron Mobility Trangistor)が用いられる。これらのＬＥＤや半導体レーザー及びＨＥＭＴは、サファイアなどの基板上にＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）からなる窒化物半導体を結晶成長させて形成される。窒化物半導体中の結晶欠陥は、ＬＥＤや半導体レーザーなどの発光素子の内部量子効率を低減させる他、発光素子の劣化を早め信頼性を損なう。また、ＨＥＭＴなどの電子素子では、電子の移動度が増加し、電力損失につながる。ＩｎｙＡｌｚＧａ１−ｙ−ｚＮからなる窒化物半導体層の結晶欠陥を低減して発光素子の発光効率の向上及び信頼性を向上するために、基板表面に凹凸のパターンが形成されたサファイア基板上にＩｎｙＡｌｚＧａ１−ｙ−ｚＮからなる窒化物半導体層が形成されている。
特開２００２−２８０６０９号公報
信頼性の高い窒化物半導体素子を提供する。
本発明の実施の形態の窒化物半導体素子は、第１の主面上の面内方向に形成された複数の凸部と、隣接する前記凸部の間の凹部と、を有する基板と、前記基板の前記凹部及び前記凸部上に形成されたＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）第１埋込層と、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層上に形成されたＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）埋込層と、前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層上に形成されたＡｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２≦１）第２埋込層と、を備える。前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凹部の上に形成された部分と、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凸部の上に形成された部分とは互いに結合しない。前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凹部の上に形成された部分と、前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凸部の上に形成された部分とは、互いに結合している。
第１の実施の形態の基板の一例の主要部を示す図であり、（ａ）は基板表面の平面図、（ｂ）は（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 第１の実施の形態の主要部の構造を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 図２のＢ部を拡大した図。 第１の実施の形態の主要部の製造工程を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 ＩｎＧａＮ層中のＩｎの固相比と臨界膜厚との関係を示すグラフ。 比較形態の主要部の製造工程を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 第１の実施の形態の変形例の主要部の製造工程を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 第２の実施の形態の主要部を、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。 図８中のＣ部を拡大した図。 第３の実施の形態の主要部を、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図。
以下、本発明の実施の形態について図を参照しながら説明する。実施の形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。
（第１の実施の形態）
図１から図５を用いて、本発明の第１の実施の形態の主要な構造を説明する。また、図６を用いて第１の実施の形態と比較する比較形態の主要な構造について説明する。図１は、第１の実施の形態において用いられる基板の一例の主要部を示す図であり、（ａ）は基板表面の平面図、（ｂ）は（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。図２は、第１の実施の形態に係る窒化物半導体発光素子の主要部の構造を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。図３は、図２のＢ部を拡大した図である。図４は、第１の実施の形態に係る窒化物半導体発光素子の主要部の製造工程を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。図５は、ＩｎＧａＮ層中のＩｎの固相比と臨界膜厚との関係を示すグラフである。図６は、比較形態の主要部の製造工程を示す図であり、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。
図１に本実施の形態で用いる基板の主要部を示す。基板１の表面（第１の主面）上に凹部１ｂと凸部１ａが形成されている。基板１は、窒化物半導体を成長する際には、例えばサファイア基板やＳｉＣ基板などの六方晶系の材料の基板が用いられる。また、Ｓｉ基板やＧａＡｓ基板上にＧａＮを厚く形成したものを用いることもできる。ここでは、サファイア基板を一例として説明する。また、一例として、基板表面は（０００１）面である。
図１（ａ）に示したように、凸部１ａが基板１の表面に複数配置されている。基板１の表面上で隣接するこの凸部１ａと凸部１ａとの間には、凹部１ｂとなる領域が形成される。すなわち、基板１の表面上で凸部１ａが形成されていない領域は、凸部１ａの上面より低い領域であり、凸部１ａと凸部１ａの間で凹状の領域を形成する。そこで、以後の実施の形態での説明を含め、基板１の表面上で凸部１ａ以外の領域を凹部１ｂと称することとする。基板１の表面上には、上記凸部１ａと凹部１ｂが面内方向に連続形成されている。
凸部１ａは、一例として上面がほぼ円形状を有する円柱型で形成される。図１（ｂ）に基板の断面を示したように、凹部１ｂと凸部１ａの寸法は、例えば、凸部１ａの幅が１μｍ、高さが１μｍ、凹部１ｂの幅が３μｍである。ここで、凸部１ａの高さは、凸部１ａの上面と基板１の表面（凹部１ｂの底面）との高低差である。凹部１ｂの幅は、凸部１ａと凸部１ａの最短の間隙、言い換えれば隣接する凸部１ａと凸部１ａの間隙である。なお、ここに示した寸法は一例であり、窒化物半導体素子の設計に応じて変更が可能である。
図２は、図１で示した複数の凹部１ｂと凸部１ａが形成された基板１上に窒化物半導体層が積層された積層構造５を示す。図３は、図２中のＢの領域の拡大図であり、積層構造５中の、基板１の凸部１ａ上の各層と凹部１ｂ上の各層との、水平方向の接合関係を説明するための図である。
積層構造５は、ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層から構成されている。これらの各層は不純物がドープされないアンドープ層もしくはｎ形不純物がドープされた層のどちらでもよい。ＧａＮ第１埋込層２は、基板１の凹部１ｂの底面上に形成された部分２ｂと、基板１の凸部１ａの上面上に形成された部分２ａとからなる。以後、「基板１の凹部１ｂの凹部の底面上に形成された部分」は単に「基板１の凹部１ｂ上に形成された部分」、「基板１の凸部１ａの上面上に形成された部分」は単に「基板１の凸部１ａ上に形成された部分」と称する。ＩｎＧａＮ埋込層３及びＧａＮ第２埋込層４に対しても同様である。
凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂの厚さは、０．９μｍである。凸部１ａ上に形成されたＧａＮ第１埋込層２ａの厚さは、凹部上に形成されたＧａＮ第１埋込層２ｂの厚さ以下であり、本実施例の場合は、０．３μｍである。本実施例の凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂと凸部１ａ上に形成されたＧａＮ第１埋込層２ａとは、基板１の表面と平行な平面でみたときに、その面内方向に沿って互いに結合していない。基板１の表面に平行な平面で、凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂと凸部１ａ上に形成されたＧａＮ第１埋込層２ａを同時に横切り、両者を結合する平面が存在しない。凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂの上面は、凸部１ａ上に形成されたＧａＮ第１埋込層２ａの底面よりも低い位置に形成されているので、両者は水平方向で結合しない。
ＧａＮ第１埋込層２の上にＩｎＧａＮ埋込層３が形成されている。ＩｎＧａＮ埋込層３も、凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂと凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａとからなる。凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂの厚さは０．５μｍである。凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａの厚さは、凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂの厚さ以下であり、本実施例の場合は、０．２μｍである。本実施例の凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂとＩｎＧａＮ埋込層３ｂとの厚さの和が１．４μｍである。基板１の凸部１ａの高さと凸部１ａ上に形成されたＧａＮ第１埋込層２ａの厚さとの和が１．３μｍである。従って、凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂと凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａとは、積層方向に０．１μｍの幅の領域で、水平方向で互いに結合している。つまりこの領域では、凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂと凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａとは、基板１の表面と平行な平面でみたときに、その面内方向に沿って互いに結合している。言い換えると、基板１の表面に平行な平面で、凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂと凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａを同時に横切り、両者を接合する平面が存在する。凹部１ｂ上に形成されたＩｎＧａＮ埋込層３ｂの上面は、凸部１ａ上に形成されたＩｎＧａＮ埋込層３ａの底面よりも０．１μｍ高い位置となるように形成されているので、両者は水平方向で結合する構造になっている。
ＩｎＧａＮ埋込層３上に、ＧａＮ第２埋込層４が形成されている。ＧａＮ第２埋込層４も、凹部１ｂ上に形成されたＧａＮ第２埋込層４ｂと凸部１ａ上に形成されたＧａＮ第２埋込層４ａからなる。凹部１ｂ上に形成されたＧａＮ第２埋込層４ｂの厚さは１．２μｍである。凸部１ａ上に形成されたＧａＮ第２埋込層４ａの厚さは、凹部１ｂ上に形成されたＧａＮ第２埋込層４ｂの厚さ以下であり、本実施例の場合は、１．１μｍである。本実施例の凹部１ｂ上に形成されたＧａＮ第１埋込層２ｂとＩｎＧａＮ埋込層３ｂとＧａＮ第２埋込層４ｂとの厚さの和が２．６μｍである。一方、基板１の凸部１ａの高さと凸部１ａ上に形成されたＧａＮ第１埋込層２ａの厚さとＩｎＧａＮ埋込層３ａとＧａＮ第２埋込層４ａとの和が２．６μｍである。また、凹部１ｂ上に形成されたＧａＮ第２埋込層４ｂの上面と凸部１ａ上に形成されたＧａＮ第２埋込層４ａとの上面がほぼ一致し、ＧａＮ第２埋込層４の上面は平坦に形成されている。
上記図３の側断面における製造工程を、図４を用いて説明する。図４は、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。サファイア基板１ａの表面に、図１（ａ）に示した凸部のパターンを形成する位置に図示しないマスクパターンを形成する。マスクから露出したサファイア基板１の表面を、例えばＲＩＥ（Reactive Ion Etching）などのドライエッチングを施すことで、マスク下部に凸部１ａが形成され、エッチングされた領域に凹部１ｂが形成される。凸部１ａの高さは、エッチング時間で調整すればよい。凸部１ａの高さは１．０μｍとした。
図１に示したパターンの凸部１ａと凹部１ｂを有するサファイア基板１上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて順次ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層４から構成される積層構造５が形成される。
図４（ａ）に示したように、ＧａＮ第１埋込層２は、サファイア基板１の凹部１ｂと凸部１ａ上のそれぞれに形成される。結晶成長条件を適切に設定することで、凸部１ａ上よりも凹部１ｂ上の成長速度を大きくすることができる。また、基板１の凸部１ａの側壁１ｃ上には窒化物半導体が成長しない成長条件で行う。このような条件でＧａＮ第１埋込層を成長すると、基板１の凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面が、基板１の凸部１ａに形成されるＧａＮ第１埋込層２ａの上面よりも早く上昇していく。また、基板１の凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面は、基板１の凸部１ａの側壁１ｃに沿って上昇していく。このような成長条件で積層構造５の以後の各層を形成していくことで、積層構造５の表面を最終的に平坦に形成することができる。凹部上に形成されるＧａＮ第１埋込層２ｂの上面が基板凸部１ａの上面に達する前に、ＧａＮ第１埋込層２の成長を終える。つまり、凹部１ｂ上のＧａＮ第１埋込層と凸部１ａ上のＧａＮ第１埋込層が水平方向で結合しない状態で、ＧａＮ第１埋込層２の結晶成長を終える。また、基板１の凸部１ａの側壁１ｃ上に成長しない成長条件でＧａＮ第１埋込層が成長されるので、基板１の凸部１ａの側壁１ｃ上にはＧａＮ第１埋込層はほとんど形成されていない。すなわち、基板１の凸部１ａ上のＧａＮ第１埋込層２ａと凹部１ｂ上のＧａＮ第１埋込層２ｂは、互いに離間されて配置されている。本実施の形態では、ＧａＮ第１埋込層２の膜厚が、凹部１ｂ上で０．９μｍ、凸部１ａ上で０．３μｍとなった時点で、ＧａＮの成長を終える。
続いて、図４（ｂ）及び（ｃ）に示すように、ＩｎＧａＮ埋込層３をＧａＮ第１埋込層２上に続けて成長する。上述のＧａＮ第１埋込層２の成長条件と異なり、凸部１ａ上よりも凹部１ｂ上の成長速度が大きく、凸部１ａ上のＧａＮ埋込層２ａの側壁上の成長速度は凸部１ａ上及び凹部１ｂ上に比べて無視できるほど小さい成長条件で、ＩｎＧａＮ埋込層３を成長する。凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が、はじめは基板１の凸部１ａの側壁１ｃに沿って徐々に上昇し、凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が基板１の凸部１ａの上面を超えると、その後は凸部１ａ上のＧａＮ第１埋込層の側壁に沿って上昇する（図４（ｂ））。さらに成長を続け、凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が、凸部１ａ上のＧａＮ第１埋込層２ａの上面を超えると、今度は凸部１ａ上のＩｎＧａＮ埋込層３ａの側壁に沿って成長が進む（図４（ｃ））。凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が、凸部１ａ上のＩｎＧａＮ埋込層３ｂの側壁に沿って成長が進むことで、凹部１ｂ上のＩｎＧａＮ埋込層３ｂと凸部１ａ上のＩｎＧａＮ埋込層３ａとが、基板表面と平行な平面内で水平方向に結合することとなる。ＩｎＧａＮ埋込層３が凹部１ｂ上での膜厚が０．５μｍ、凸部１ａ上での膜厚が０．２μｍ、凹部１ｂ上のＩｎＧａＮ埋込層３ｂと凸部１ａ上のＩｎＧａＮ埋込層３ａとが結合している部分の厚さが０．１μｍとなるまでＩｎＧａＮ埋込層３を成長する。
ＩｎＧａＮは、Ｉｎの固相中での比（固相比）が大きいほどＧａＮとの格子不整合が大きくなり、ある厚さ以上となったところで結晶破壊がおこる。この結晶破壊が起こり始める膜厚を臨界膜厚という。図５は、ＩｎＧａＮのトータルのIII族元素に対するＩｎの比を固相比としたときの、固相比と臨界膜厚の関係を示している。固相比は、Ｉｎｘ（Ｇａ１−ｘ）Ｎとしたときのｘを示す。ＩｎＧａＮの結晶破壊が起こらないようにするために、図５のグラフよりも膜厚が薄く又はＩｎ固相比が小さくなるように結晶成長を行う。本実施例の場合は、凹部１ｂ上のＩｎＧａＮ膜厚を０．５μｍ成長させているので、図５より結晶破壊が起こらないようにするために、Ｉｎの固相比を０．００３以下と設定する。
続いて、図４（ｄ）に示すように、ＧａＮ第２埋込層４をＩｎＧａＮ埋込層３上に成長する。この時の成長条件は、初期段階では、上記ＧａＮ第１埋込層２同様に、凸部１ａよりも凹部１ｂでの成長速度が速いが、徐々に両者の差がなくなり、最後はＧａＮ第２埋込層４の表面が平坦化されて成長が行われる。ＧａＮ第２埋込層４の膜厚が凹部１ｂ上で１．２μｍ、凸部１ａ上で１．１μｍとなったところで成長を終了する。このとき凹部１ｂ上のＧａＮ第２埋込層４ｂの上面と凸部１ａ上のＧａＮ第２埋込層４ａの上面とが水平方向で一致し、ＧａＮ第２埋込層４の表面が平坦に形成される。上記ＧａＮ第２埋込層の膜厚は一例であり、成長条件の変更によりＧａＮ第２埋込層４が平坦化されるまでの膜厚は変化する。
以上のようにして、表面に凹部１ｂと凸部１ａを備えるサファイア基板１上に、ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層から構成され、表面が平坦な窒化物半導体の積層構造５が形成される。すなわち、平坦な表面を有する窒化物半導体層を表面に備えた基板が作成される。この上にＬＥＤや半導体レーザーなどの発光領域を形成することで、窒化物半導体発光素子を形成することができる。また、この上にＨＥＭＴやＭＩＳＦＥＴなどのチャネル領域を形成することで、窒化物半導体素子を形成することができる。
次に比較例となる、表面に凹部１ｂと凸部１ａを有するサファイア基板１上に、ＧａＮ第１埋込層２を表面が平坦化するまで積層した構造の製造方法を説明する。第１の実施の形態では、ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層４からなる積層構造５を形成することで、表面が平坦化した窒化物半導体層を形成していた。これに対し、本比較例では、ＧａＮ第１埋込層２だけで表面が平坦化した窒化物半導体層を形成している。図６は、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図において製造工程を示した図である。第１の実施の形態同様に、図１に示した凹部１ｂ及び凸部１ａが形成されたサファイア基板１上に、ＭＯＣＶＤ法によりＧａＮ層を成長する。第１の実施の形態と同様に、凹部１ｂでのＧａＮ第１埋込層の成長速度が、凸部１ａでの成長速度より速い成長条件で成長を行う。
第１の実施の形態同様に、成長の初期段階では、図６（ａ）に示したように、基板１の凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面が基板１の凸部１ａに形成されるＧａＮ第１埋込層２ａの上面よりも早く上昇していく。また、基板１の凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面は、基板１の凸部１ａの側壁１ｃに沿って上昇していく。第１の実施の形態では、凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面が基板凸部１ａの上面より下部となるように、ＧａＮ第１埋込層２を成長する。つまり、凹部１ｂ上のＧａＮ第１埋込層２ｂと凸部１ａ上のＧａＮ第１埋込層２ａが水平方向で結合しないようにＧａＮ第１埋込層２が形成される。また、基板１の凸部１ａの側壁１ｃ上に成長しない成長条件でＧａＮ第１埋込層２が成長されるので、基板１の凸部１ａの側壁１ｃ上にはＧａＮ第１埋込層２は形成されていない。すなわち、基板１の凸部１ａ上のＧａＮ第１埋込層２ａと凹部１ｂ上のＧａＮ第１埋込層２ｂは、互いに離間されて配置されている。
これに対して本比較例では、図６（ｂ）及び（ｃ）に示したように更にＧａＮ第１埋込層２の成長を続け、凹部１ｂ上のＧａＮ第１埋込層２ｂの上面が、基板１の凸部１ａの上面を超えた後は、凹部１ｂ上のＧａＮ第１埋込層２ｂの上面は、凸部１ａ上のＧａＮ第１埋込層の側壁に沿って上昇する（図６（ｃ））。凹部１ｂ上のＧａＮ第１埋込層２ｂの上面が、凸部１ａ上のＧａＮ第１埋込層２ｂの側壁に沿って成長が進むことで、凹部１ｂ上のＧａＮ第１埋込層２ｂと凸部１ａ上のＧａＮ埋込層２ａとが、基板表面と平行な平面内で水平方向に結合する。更に成長を続けていくと凸部と凹部の高低差が小さくなっていき、最終的に図６（ｄ）に示したように、ＧａＮ第１埋込層２の上面が平坦化される。これにより、平坦な表面を有する窒化物半導体層を表面に備えた基板が得られる。第１の実施の形態と窒化物半導体層の厚さをそろえるために、凹部１ｂ上のＧａＮ第１埋込層２ｂの厚さが２．６μｍとなったら成長を終える。この後、更にこの上にＬＥＤや半導体レーザーなどの発光領域を形成することで、窒化物半導体発光素子等の窒化物半導体素子を形成することができる。
上記のように形成した比較例の窒化物半導体層の表面を３６０℃の熔融ＫＯＨにて３０秒間エッチングし、電子顕微鏡にてその表面のエッチピット密度の評価をしたところ、エッチピット密度が５×１０７/ｃｍ２であった。エッチピット密度は結晶欠陥密度を反映し、主に結晶中の転位密度を反映する。比較例では、図６（ｄ）に示したように、転位５０が、基板１の凸部１ａの上面と側面が交差する角部を基点として、結晶中に多く存在する。また、角部では、結晶成長の行われていないボイド部が存在することもある。これらの結晶欠陥は以下のように発生すると考えられる。
図６（ｂ）から図６（ｃ）の状態に移るとき、凹部１ｂ上のＧａＮ第１埋込層２ｂの上面は、基板１の凸部１ａの側壁１ｃに沿って上昇していたが、基板１の凸部１ａの上面を超えた後は、凸部１ａ上に形成されたＧａＮ第１埋込層の側壁に沿って上昇する。すなわち、基板１の凸部１ａの上面に沿った水平方向で、凹部１ｂ上のＧａＮ第１埋込層２ｂと凸部１ａ上のＧａＮ埋込層２ａとが互いに結合し始める。このときに凹部１ｂ上のＧａＮ第１埋込層２ｂ側の結晶成長の位相と凸部１ａ上のＧａＮ第１埋込層２ａの結晶成長の位相とが一致しないことで、転位５０が発生すると考えられる。なお結晶成長の位相とは、結晶構造の周期中の進行段階を示す量である（例えばIII族原子とＶ族原子の周期配列の順番などである）。その後もＧａＮ第１埋込層を成長を続けると、基板１の凸部１ａの上面と側壁が交差する角部を基点として窒化物半導体層の表面に達する転位５０が形成される。これに対して、第１の実施の形態の積層構造５からなる窒化物半導体層も同様にエッチピット密度の評価をした。エッチピット密度は、５×１０６/ｃｍ２であり比較例に比べて結晶欠陥が低減されていた。これは以下の理由によると考えられる。
比較例では、凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面が基板凸部１ａの上面に達して、凹部１ｂ上のＧａＮ第１埋込層と凸部１ａ上のＧａＮ第１埋込層とが水平方向で結合するまでＧａＮ第１埋込層２の結晶成長を行う。これに対して、第１の実施の形態では、凹部１ｂ上に形成されるＧａＮ第１埋込層２ｂの上面が基板凸部１ａの上面より下部になるように、ＧａＮ第１埋込層２を成長する。すなわち、凹部１ｂ上のＧａＮ第１埋込層２ｂと凸部１ａ上のＧａＮ第１埋込層２ａが水平方向で結合しないようにＧａＮ第１埋込層２が形成される。このとき、前述のように、基板１の凸部１ａの側壁１ｃを介しても、両者は結合することがなく、両者は互いに離間している。その後、ＩｎＧａＮ層３を引き続き成長する。凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が、凸部１ａ上のＧａＮ第１埋込層２ａの上面を超えると、凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が、凸部１ａ上に形成されたＩｎＧａＮ埋込層３ｂの側壁に沿って成長が進む。凹部１ｂ上のＩｎＧａＮ埋込層３ｂと凸部１ａ上のＩｎＧａＮ埋込層３ａとが、基板表面と平行な平面内で水平方向に結合することとなる。つまり、第１の実施の形態では、凹部１ｂと凸部１ａを有する基板１上に窒化物半導体層を成長したときに、ＩｎＧａＮ埋込層が最初に基板１の表面と平行な平面内で水平方向に結合することとなる。
凹部と凸部を有する基板上に窒化物半導体層を形成する場合、基板表面と平行な平面内で水平方向に結合したＩｎＧａＮ層を介して、ＧａＮ層を形成することで、結晶中の転位の発生を低減した窒化物半導体層の成長が実現できていると考えられる。これは、Ｉｎを含んだ窒化物半導体を品質よく成長するためには成長速度と成長温度を低下させることが有効であり、このことにより、離間した結晶同士を結晶成長で接合させるときに欠陥が発生しにくいためと考えられる。つまり、Ｉｎを含有した窒化物半導体の結晶成長では、凹部１ｂ上の結晶と凸部１ａ上の結晶を互いに結合させても、結晶中の欠陥の発生が抑えられる。
他の具体例として、最初に基板の表面と平行な平面内で水平方向に接合する層を、ＩｎＧａＮではなくＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）とした場合でも、同様な結晶中の転位発生の低減効果が得られた。凹部と凸部を備えた基板上に窒化物半導体層を形成する場合、Ｉｎを含む窒化物半導体層で最初に基板１の表面と平行な平面内で水平方向に結合させることで、結晶中の転位発生が抑制できていると考えられる。
以上、第１の実施の形態に関して説明したように、凹部と凸部とを有する基板上に、ＧａＮ第１埋込層、ＩｎＧａＮ埋込層、ＧａＮ第２埋込層を順次形成した積層構造５において、ＧａＮ第１埋込層２の基板の凹部上に形成された部分２ｂと凸部上に形成された部分２ａとは基板の表面と平行な面内方向に沿って互いに結合せず、ＩｎＧａＮ埋込層３の凹部上に形成された部分３ｂと凸部上に形成された部分３ａとは基板の表面と平行な面内方向に沿って互いに結合している構造とすることで、表面が平坦で結晶欠陥の低減された窒化物半導体層を得ることができる。言い換えれば、ＧａＮ第１埋込層の基板の凹部上に形成された部分２ｂと凸部上に形成された部分２ａとは互いに結合せず離間し、ＩｎＧａＮ埋込層の凹部上に形成された部分３ｂと凸部上に形成された部分３ａとは互いに結合している構造とすることで、表面が平坦で結晶欠陥の低減された窒化物半導体層を得ることができる。
ここで、ＧａＮ第１埋込層とＧａＮ第２埋込層は、それぞれ半導体発光素子の設計に従ってＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）とＡｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２≦１）、としても、上記と同じ効果が得られる。ＩｎＧａＮ埋込層も前述のようにＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）層としても同じ効果が得られる。また、ＧａＮ第１埋込層を形成する前に、ＧａＮ第１及び第２埋込層やＩｎＧａＮ埋込層よりも低い成長温度で結晶成長したＧａＮ層又はＡｌＧａＮ層などを低温バッファ層として形成してもよい。
さらに、ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）層をＩｎ固相比が高いＩｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎ（０＜ｙ１≦１、０≦ｚ１≦１）層とＩｎｙ２Ａｌｚ２Ｇａ１−ｙ２−ｚ２Ｎ（０＜ｙ２≦１、０≦ｚ２≦１）層を交互に繰り返した超格子構造とすることも可能である。また、Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎ（０＜ｙ１≦１、０≦ｚ１≦１）層とＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ≦１）層を交互に繰り返して積層した超格子構造とすることも可能である。この場合、図５にＩｎＧａＮの場合を示したように、Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎに対するＩｎ固相比と臨界膜厚の関係から、Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎの結晶破壊が起こらない膜厚とＩｎ固相比を設定すればよい。単層のＩｎｙＡｌｚＧａ１−ｙ−ｚＮ層を用いるより、上記超格子構造を用いた方が、Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎ層の厚さは薄いものの、Ｉｎ固相比の高い窒化物半導体層を含むことができるため欠陥発生の抑制に効果的である。例えば第１の実施の形態で、厚さが０．５μｍで固相比が０．００３のＩｎＧａＮの単層としていたところを、厚さが０．０１μｍで固相比が０．０６のＩｎＧａＮと厚さ０．０１μｍのＧａＮを交互に２５対形成した超格子構造と置き換えることも可能である。
比較例の構造でも、ＧａＮ埋込層１の厚さを２．６μｍから例えば１００μｍ程度まで厚くすれば結晶欠陥を低減できる。この場合ＭＯＣＶＤ法よりも成長速度が速いＨＶＰＥ（Hydride Vapor Phase Epitaxy）法を用いるのが一般的である。しかし、ＧａＮ埋込層１を厚くするほど結晶欠陥を低減できるが、厚くするほど基板の反りの問題が発生することと、プロセス時間のロスを生じることになる。本実施の形態では、このような問題点を生じることなく、表面が平坦で結晶欠陥が低減された窒化物半導体層を表面に有する基板を提供することができる。
次に本実施の形態の変形例を図７を用いて説明する。なお、第１の実施の形態で説明した構成と同じ構成の部分には同じ参照番号を用いその説明は省略する。図７は第１の実施の形態の変形例の主要部の製造工程を示す図であり、第１の実施の形態同様に、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。なお、第１の実施の形態の図２に相当する図は、同図Ｂに示した拡大図を図７により示せばわかるので省略した。
第１の実施の形態同様に、図７（ａ）に示したように、凸部１ａ上よりも凹部１ｂ上の成長速度が大きく、基板１の凸部１ａの側壁１ｃ上には成長しない成長条件でＧａＮ第１埋込層２を成長する。基板１の凸部１ａの側壁１ｃ上には、ＧａＮ第１埋込層２が形成されない。凹部１ｂ上のＧａＮ第１埋込層２と凸部１ａ上のＧａＮ第１埋込層２では、互いに離間分離している。本変形例では、第１の実施の形態とは厚さを変えて、凹部１ｂと凸部１ａ上のＧａＮ第１埋込層２の厚さを０．６μｍと０．２μｍとした。
次に図７（ｂ）に示すようにＩｎＧａＮ埋込層３を成長する。第１の実施の形態とはＩｎＧａＮ埋込層３の成長条件を替えた。基板１の凸部１ａの側壁１ｃ上でも結晶成長する条件でＩｎＧａＮ埋込層３を凹部１ｂ上及び凸部１ａ上に成長した。ただし、第１の実施の形態同様に、凸部１ａ上よりも凹部１ｂ上の成長速度が大きく、基板１の凸部１ａの側壁１ｃ上の成長速度はこれらより小さい。このような成長条件でＩｎＧａＮ埋込層３を成長することにより、凹部１ｂ上に０．３μｍ、凸部１ａ上に０．１μｍ、及び凸部１ａの側壁１ｃ上とＧａＮ第１埋込層２ａの側壁上に０．０３μｍのＩｎＧａＮ埋込層３を形成した。凹部１ｂ上のＩｎＧａＮ埋込層３ｂと、凸部１ａ上のＩｎＧａＮ埋込層３ａとが、凸部１ａの側壁１ｃ上とＧａＮ第１埋込層２ａの側壁上に成長したＩｎＧａＮ埋込層３ｃにより結合される。これらの膜厚は一例であり、凹部１ｂ上のＩｎＧａＮ埋込層３ｂの上面が凸部１ａ上のＧａＮ第１埋込層２ａの上面より下側に位置し、少なくとも凸部１ａ上のＧａＮ第１埋込層２ａの側壁上に、ＩｎＧａＮ埋込層３ｃが形成され、ＩｎＧａＮ埋込層３ｃにより、凹部１ｂ上のＩｎＧａＮ埋込層３ｂと、凸部１ａ上のＩｎＧａＮ埋込層３ａとが結合されていればよい。
続いて、図７（ｃ）に示すように、第１の実施の形態と同じように、ＧａＮ第２埋込層４を、ＩｎＧａＮ埋込層３の上に、その表面が平坦化するまで成長する。ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層４からなる積層構造５が、一例として、第１の実施の形態と同じ２．６μｍとなるように、ＧａＮ第２埋込層４の膜厚を設定した。本変形例においても、凹部１ｂ上のＧａＮ第１埋込層２ｂと凸部１ａ上のＧａＮ第１埋込層２ａとは、互いに結合することなく離間しており、凹部１ｂ上のＩｎＧａＮ埋込層３ｂと凸部１ａ上のＩｎＧａＮ埋込層３ａとは互いに結合した構造となっている。これにより、本変形例においても第１の実施の形態同様に、表面に凹凸を有する基板上に、表面が平坦で結晶欠陥の低減された窒化物半導体層を得ることができる。
また、本変形例においても、本実施の形態と同様に、ＧａＮ第１埋込層を形成する前に、ＧａＮ第１及び第２埋込層やＩｎＧａＮ埋込層よりも低い成長温度で結晶成長したＧａＮ層又はＡｌＧａＮ層などを低温バッファ層として形成してもよい。
（第２の実施の形態）
本発明の第２の実施の形態を、図８及び図９を用いて説明する。図８は、第２の実施の形態の主要部を、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。図９は、図８中のＣ部を拡大した図である。なお、第１の実施の形態で説明した構成と同じ構成の部分には同じ参照番号を用いその説明は省略する。
第１の実施の形態に関して前述したように、凹部１ｂ及び凸部１ａを基板表面に備えたサファイア基板１上に、低温ＧａＮバッファ層６、ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層４からなる表面が平坦な積層構造７が形成される。基板の凸部１ａの高さと幅、凹部１ｂの幅、ＧａＮ第１埋込層２、ＩｎＧａＮ埋込層３、及びＧａＮ第２埋込層４に関しては、第１の実施の形態と同じである。低温ＧａＮバッファ層６は、第１の実施の形態では、第１の実施の形態の主要な特徴を簡単に説明するために省略していたが、下記に示した内容と同様にして、第１の実施の形態に適用可能であることは勿論のことである。第１の実施の形態において、低温ＧａＮバッファ層６を、予めサファイア基板１上の凸部１ａと凹部１ｂ上に形成した後に、積層構造５を形成することができる。或いは、低温ＧａＮバッファ層６は、ＧａＮ第１埋込層の成長初期段階の一部とすることも可能である。本実施の形態では、０．０３μｍのアンドープ又はｎ形ドープのＧａＮ層を、低温バッファ層として基板１とＧａＮ第１埋込層２の間に設けている。ＧａＮ低温バッファ層６も、ＧａＮ第１埋込層２と同様に、凹部１ｂ上に形成されたＧａＮ低温バッファ層６ｂと凸部１ａ上に形成されたＧａＮ低温バッファ層６ａとからなり、凹部１ｂ上に形成されたＧａＮ低温バッファ層６ｂと凸部１ａ上に形成されたＧａＮ低温バッファ層６ａとは、基板１の表面と平行な平面内で水平方向に結合せず離間してる。低温バッファ層６を介して積層構造７が形成されることで、さらに窒化物半導体層中の結晶欠陥が低減される。また、低温バッファ層はもともとアモルファス状の結晶体であり、それ自身の結晶欠陥が上層の単結晶窒化物半導体への欠陥の影響が無いため、凸部の側壁に沿って結合していてもかまわない。
続いて、ＧａＮ第２埋込層４の上に、ｎ形ＧａＮクラッド層８が形成される。ｎ形ＧａＮクラッド層８の上に、多重量子井戸活性層９が形成される。多重量子井戸活性層９は、厚さが０．００３μｍでＩｎ固相比が０．０５のＩｎ０．０５Ｇａ０．９５Ｎ井戸層と厚さが０．００６μｍのＧａＮ障壁層とが繰り返し形成されて井戸層を２０層備える。多重量子井戸活性層９の上には、順次、厚さが０．０５μｍのｐ形Ａｌ０．２Ｇａ０．８Ｎ１０及び厚さが０．１５μｍのｐ形ＧａＮコンタクト層１１が形成されている。
ｐ形ＧａＮコンタクト層の上には、オーミックコンタクトがとれたｐ形電極１２が形成されている。ｎ形ＧａＮクラッド層８のｐ形電極１２側に露出した部分に、オーミックコンタクトがとれたｎ形電極１３が形成されている。上記各層の形成はＭＯＣＶＤ法で行うことができる。
以上のように形成された窒化物半導体発光素子であるＬＥＤ１００は、ｐ形電極１２からｎ形電極１３に電流を流すことで、多重量子井戸活性層９中で発光した光をｐ形電極１２の表面側及びサファイア基板１の裏面側から外部に放出する。サファイア基板側に伝搬した光は、サファイア基板１表面の凹部１ｂと凸部１ａとの界面により全反射損失が低減されるので、サファイア基板側からの光取り出し効率が高くなっている。本実施の形態のＬＥＤでは、発光波長が３８０ｎｍであり、２０ｍＡの動作電流での光出力は１０ｍＷであった。また、ＨＢ（Ｈｕｍａｎ Ｂｏｄｙ）モデルでの静電耐圧特性では、耐圧が２０００Ｖ以上であった。
これに対して、図６で示した前述の比較例の窒化物半導体層を表面に有する基板を用いて、本実施の形態と同様なＬＥＤ構造を作成した。この比較例のＬＥＤは、発光波長が３８０ｎｍであり、２０ｍＡの動作電流での光出力は５ｍＷであり、本実施の形態のＬＥＤに比べて光出力が大きく低下した。また、比較例のＬＥＤの、ＨＢ（Ｈｕｍａｎ Ｂｏｄｙ）モデルでの静電耐圧特性では、耐圧が５００Ｖ程度と極めて低かった。本実施の形態のＬＥＤが比較例のＬＥＤと比べて特性が大きく向上したのは、第１の実施の形態で説明したように、凹部と凸部を備える基板上に形成した窒化物半導体半導体層の結晶欠陥密度の低減が実現されたためである。
なお、本実施の形態では、説明を容易にするために、サファイア基板１上にＧａＮ低温バッファ層６からＧａＮ第２埋込層４までを形成した積層構造７を、窒化物半導体層を表面に備える基板と説明し、その後ｎ形ＧａＮクラッド層８からｐ形ＧａＮコンタクト層１１までをその上に順次形成するように説明することができる。ここで、サファイア基板１上にＧａＮ第２埋込層４までを形成し、窒化物半導体層を表面に備える基板を形成した段階で、結晶成長を中断してＭＯＣＶＤ装置の外部に取り出す。その後再びＭＯＣＶＤ法により、その窒化物半導体層を表面に有する基板上に、すなわちＧａＮ第２埋込層４上に、ｎ形ＧａＮクラッド層８からｐ形ＧａＮコンタクト層１１までを順次形成するプロセスとすることができる。或いは、ＭＯＣＶＤ法でサファイア基板１上に、ＧａＮ低温バッファ層６からｐ形ＧａＮコンタクト層１１までを順次一連の結晶成長で形成するプロセスとすることもできる。
本実施の形態では、サファイア基板１上にＧａＮ低温バッファ層６からＧａＮ第２埋込層４までを形成した積層構造７を図２〜図４に示した第１の実施の形態の場合で一例として説明した。勿論、図７に示した第１の実施の形態の変形例を用いた場合でも同様な効果が得られる。
（第３の実施の形態）
次に本発明の第３の実施の形態を図１０を用いて説明する。図１０は、第３の形態の主要部を、図１（ａ）のＡ−Ａ線に沿って矢印の方向をみた側断面図である。なお、第１の実施の形態で説明した構成と同じ構成の部分には同じ参照番号を用いその説明は省略する。図１０に示すように、第２の実施の形態と同様に、表面に凹凸を有した基板１上に、積層構造７を形成する。この積層構造７の構成は、第１の実施の形態の構成で説明したものと同じ構成としているが、第２の実施の形態で説明したのと同様に、第１の実施の形態の変形例と同じ構成とすることも勿論可能である。
以後の構造に関して、第２の実施の形態と違っているので、この点を詳細に説明する。積層構造７の上には、アンドープＧａＮ２０からなるチャネル層が形成される。このＧａＮチャネル層２０上には、アンドープもしくはｎ形不純物がドープされたＡｌＧａＮ電子供給層２１が形成される。このＡｌＧａＮ電子供給層２１上には、ＡｌＧａＮ電子供給層２１とショットキーコンタクトするゲート電極２２が形成されている。このゲート電極２２は、絶縁体を介してＡｌＧａＮ電子供給層２１上に形成されていてもよい。このゲート電極を両側から挟むように、ソース電極２３とドレイン電極２４が、ＡｌＧａＮ電子供給層上にオーミックコンタクトされて形成される。
本実施の形態では、以上のように積層構造７の上に、ＨＥＭＴ２００が形成されている。ＧａＮチャネル層２０内で、ＡｌＧａＮ電子供給層２１との界面近傍には、ＡｌＧａＮ層２１のピエゾ効果及びＡｌＧａＮ電子供給層２１からの電子の供給により、２次元電子ガス２ＤＥＧが形成される。ゲート電極２３が、２次元電子ガスのキャリア濃度を調節し、ソース電極２３からドレイン電極２４へ流れる電子流を制御することで、ソース・ドレイン電流が制御される。
上記のＨＥＭＴ２００においても、第１の実施の形態及びその変形例で説明した凹凸を表面に有する基板１上に形成された積層構造７を結晶成長の下地に用いることで、オン抵抗が低く耐圧の高い大電力用半導体として動作することができる。
以上の実施の形態では、基板１表面上の凸部１ａは、基板１の表面に複数配置されているとして説明した。具体的には、正三角形の拡張点に凸部１ａが配置されたパターンを単位パターンとして、基板１の表面内にこの単位パターンを連続的に繰り返したパターン状に形成されている。これにより、凸部１ａが基板１の表面上に面内方向に周期的に形成されている。凸部１ａは、一例として上面がほぼ円形状を有する円柱型で形成される例で説明した。しかしながら、上面が三角形状や矩形状の多角形状とすることも可能である。また上記内容に限定されることなく、凸部１ａが格子状の縞目に沿って離散的に配置されていてもよく、凸部１ａと凹部１ｂが、上記の各実施の形態と同じ幅でストライプ上に形成されるパターンとすることも可能である。
以上実施の形態を用いて本発明の形態を説明したが、本発明は上記形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で、種々変形可能である。各実施の形態の組み合わせも可能である。
１ サファイア基板
１ａ サファイア基板の凸部
１ｂ サファイア基板の凹部
１ｃ サファイア基板の凸部の側壁
２ ＧａＮ第１埋込層
２ａ 凸部上に形成されたＧａＮ第１埋込層
２ｂ 凹部上に形成されたＧａＮ第１埋込層
３ ＩｎＧａＮ埋込層
３ａ 凸部上に形成されたＩｎＧａＮ埋込層
３ｂ 凹部上に形成されたＩｎＧａＮ埋込層
４ ＧａＮ第２埋込層
４ａ 凸部上に形成されたＧａＮ第２埋込層
４ｂ 凹部上に形成されたＧａＮ第２埋込層
５、７ 積層構造
６ ＧａＮ
８ ｎ形ＧａＮクラッド層８
９ 多重量子井戸活性層
１０ ｐ形Ａｌ０．２Ｇａ０．８Ｎ
１１ ｐ形ＧａＮコンタクト層
５０ 転位
５１ ボイド

Claims (9)

  1. 第１の主面上の面内方向に形成された複数の凸部と、隣接する前記凸部の間の凹部と、を有する基板と、
    前記基板の前記凹部及び前記凸部上に形成されたＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）第１埋込層と、
    前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層上に形成されたＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）埋込層と、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層上に形成されたＡｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２≦１）第２埋込層と、
    を備え、
    前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凹部の上に形成された部分と、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凸部の上に形成された部分とは、前記第１の主面と平行な面内方向に沿って互いに結合せず、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凹部の上に形成された部分と、前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凸部の上に形成された部分とは、前記第１の主面と平行な面内方向に沿って互いに結合し、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層は、ＩｎｙＧａ１−ｙＮ層であり、
    前記Ａｌｘ２Ｇａ１−ｘ２Ｎ第２埋込層上にさらに、順次形成された第１導電型クラッド層、活性層、第２導電型クラッド層と、を備え、
    前記基板の前記第１の主面内における前記凸部の平面パターンは、正三角形の３つの各頂点に前記凸部が配置された単位パターンが前記第１の主面内に連続的に隣接配置されて形成され、
    前記基板は、サファイア基板である窒化物半導体素子。
  2. 第１の主面上の面内方向に形成された複数の凸部と、隣接する前記凸部の間の凹部と、を有する基板と、
    前記基板の前記凹部及び前記凸部上に形成されたＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）第１埋込層と、
    前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層上に形成されたＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１、０≦ｚ≦１）埋込層と、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層上に形成されたＡｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２≦１）第２埋込層と、
    を備え、
    前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凹部の上に形成された部分と、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凸部の上に形成された部分とは、互いに結合せず、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凹部の上に形成された部分と、前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凸部の上に形成された部分とは、互いに結合していることを特徴とする窒化物半導体素子。
  3. 前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凹部の上に形成された部分と、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ第１埋込層の前記凸部の上に形成された部分とは、前記第１の主面と平行な面内方向に沿って互いに結合せず、
    前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凹部の上に形成された部分と、前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層の前記凸部の上に形成された部分とは、前記第１の主面と平行な面内方向に沿って互いに結合していることを特徴とする請求項２に記載の窒化物半導体素子。
  4. 前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層は、ＩｎｙＧａ１−ｙＮ層であることを特徴とする請求項２または３に記載の窒化物半導体素子。
  5. 前記ＩｎｙＡｌｚＧａ１−ｙ−ｚＮ埋込層は、Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎ（０＜ｙ１≦１、０≦ｚ１≦１）層とＩｎｙ２Ａｌｚ２Ｇａ１−ｙ２−ｚ２Ｎ（０＜ｙ２≦１、０≦ｚ２≦１）層とが交互に積層された超格子構造を有することを特徴とする請求項２または３に記載の窒化物半導体素子。
  6. 前記Ｉｎｙ１Ａｌｚ１Ｇａ１−ｙ１−ｚ１Ｎ層はＩｎｙ１Ｇａ１−ｙ１Ｎ層であり、前記Ｉｎｙ２Ａｌｚ２Ｇａ１−ｙ２−ｚ２Ｎ層はＡｌｚ２Ｇａ１−ｚ２Ｎ層であることを特徴とする請求項５記載の窒化物半導体素子。
  7. 前記Ａｌｘ２Ｇａ１−ｘ２Ｎ第２埋込層上にさらに、順次形成された第１導電型クラッド層、活性層、第２導電型クラッド層と、を備えたことを特徴とする請求項２〜６いずれか１つに記載の窒化物半導体素子。
  8. 前記基板の前記第１の主面内における前記凸部の平面パターンは、正三角形の３つの各頂点に前記凸部が配置された単位パターンが前記第１の主面内に連続的に隣接配置されて形成されていることを特徴とする請求項２〜７のいずれか１つに記載の窒化物半導体素子。
  9. 前記基板は、サファイア基板であることを特徴とする請求項２〜８のいずれか１つに記載の窒化物半導体素子。
JP2010139875A 2010-06-18 2010-06-18 窒化物半導体素子 Expired - Fee Related JP5475569B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010139875A JP5475569B2 (ja) 2010-06-18 2010-06-18 窒化物半導体素子
US12/952,758 US8247794B2 (en) 2010-06-18 2010-11-23 Nitride semiconductor device
TW100107919A TWI476913B (zh) 2010-06-18 2011-03-09 氮化物半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139875A JP5475569B2 (ja) 2010-06-18 2010-06-18 窒化物半導体素子

Publications (3)

Publication Number Publication Date
JP2012004459A JP2012004459A (ja) 2012-01-05
JP2012004459A5 JP2012004459A5 (ja) 2012-10-18
JP5475569B2 true JP5475569B2 (ja) 2014-04-16

Family

ID=45327848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139875A Expired - Fee Related JP5475569B2 (ja) 2010-06-18 2010-06-18 窒化物半導体素子

Country Status (3)

Country Link
US (1) US8247794B2 (ja)
JP (1) JP5475569B2 (ja)
TW (1) TWI476913B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785904B2 (en) * 2011-04-20 2014-07-22 Invenlux Corporation Light-emitting device with low forward voltage and method for fabricating the same
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
US20230335678A1 (en) * 2020-11-11 2023-10-19 Enkris Semiconductor, Inc. Led structure and gan-based substrate thereof, and method for manufacturing gan-based substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987879B2 (ja) * 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体発光素子とその製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP3819398B2 (ja) * 2004-04-27 2006-09-06 三菱電線工業株式会社 半導体発光素子およびその製造方法
JP4000172B2 (ja) * 2006-08-23 2007-10-31 三菱電線工業株式会社 ＧａＮ系半導体発光素子の製造方法
WO2008128181A1 (en) * 2007-04-12 2008-10-23 The Regents Of The University Of California Method for deposition of (al,in,ga,b)n
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
TWM373005U (en) * 2009-06-26 2010-01-21 Sino American Silicon Prod Inc Gallium-nitride LED structure
JP5627871B2 (ja) * 2009-10-30 2014-11-19 フューチャー ライト リミテッド ライアビリティ カンパニー 半導体素子およびその製造方法

Also Published As

Publication number Publication date
TWI476913B (zh) 2015-03-11
TW201208064A (en) 2012-02-16
US20110309329A1 (en) 2011-12-22
JP2012004459A (ja) 2012-01-05
US8247794B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
US7998771B2 (en) Manufacturing method of light emitting diode including current spreading layer
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
JP2009049416A (ja) 窒化物半導体発光素子
EP2584616A1 (en) Ultraviolet semiconductor light-emitting element
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
JP2006041491A (ja) 半導体レーザ素子及びその製造方法
JP2008288397A (ja) 半導体発光装置
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
JP5475569B2 (ja) 窒化物半導体素子
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2009105088A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
US9876136B2 (en) Separation method of GaN substrate by wet etching
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
JP2004128107A (ja) 光半導体素子
JP2006332225A (ja) 窒化物系発光ダイオード
KR20150097182A (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
JP2011124253A (ja) 半導体レーザの製造方法、半導体レーザ、光ディスク装置、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140206

LAPS Cancellation because of no payment of annual fees