JPH08325100A

JPH08325100A - 化合物半導体基板の前処理方法

Info

Publication number: JPH08325100A
Application number: JP13089695A
Authority: JP
Inventors: Shigeki Niwa; 隆樹丹羽
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 1996-12-10
Anticipated expiration: 2013-01-19
Also published as: JP2699928B2

Abstract

(57)【要約】【目的】化合物半導体基板表面の不純物特に炭素の除
去が可能でかつ、成長装置の改造の必要がない前処理方
法を提供する。【構成】 III −Ｖ族化合物半導体基板に対し、第１工
程で表面の炭素を含む自然酸化膜（１）をウエット処理
（２）により除去し、第２工程で、活性化した酸素
（３）をこの表面に照射し、炭素をガス化（４）して除
去すると同時に炭素を含まない酸化膜（５）を形成す
る。この酸化膜は保護膜として機能し、第３工程の成長
装置に入れるまでの大気露出で炭素が再付着するのを抑
制する。第３工程で成長装置内（７）に導入し基板を昇
温して酸化膜を除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は化合物半導体デバイス用
基板の製造方法に関し、特に薄膜成長用基板の前処理方
法に適用して効果的な技術に関するものである。

【０００２】

【従来の技術】ＧａＡｓ等のIII −Ｖ族半導体基板上に
形成された、電界効果型トランジスターは、良好な高周
波特性が得られており、近年低雑音のマイクロ波用、高
速デジタル通信用の基本素子として広く採用されてい
る。このトランジスターは、半導体基板上に成長した薄
膜をキャリアが走行する構造を有している。そのため、
デバイス特性を向上させるには、薄膜の結晶性の向上と
ともに、薄膜と基板の間の界面における、構造の乱れや
キャリアを捕獲する原因となる不純物を減らす必要があ
る。特に、界面での炭素や酸素を除去することが重要で
ある。

【０００３】従来、薄膜と基板の間の界面での不純物を
減らす薄膜成長の前処理として、硫酸系エッチャントや
塩酸、ホットリン酸等によるウエット処理後に、成長装
置内でＶ族元素雰囲気中で昇温により酸化膜を除去する
方法や、プラズマ処理後に大気中に出さずに成長室へ試
料を移動できるように改造した成長装置を用いて、水素
プラズマ処理（１９９４年、ジャパニーズ・ジャーナル
・オブ・アプライド・フィジクス、第３３巻Ｌ９１ペー
ジ、［Ｎ．Ｋｏｎｄｏｅｔａｌ．，Ｊａｐａｎｅｓ
ｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓ
ｉｃｓ，３３，Ｌ９１（１９９４）］など）や酸素プラ
ズマ処理（特開平３−１３１５９３号公報）を行う方法
が知られている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
塩酸等のウエット処理のみを用いた方法では、不純物で
ある炭素の除去にはほとんど効果がない。また、水素プ
ラズマや酸素プラズマを用いる方法は、不純物除去には
効果があるが、処理後大気にさらさずにエピタキシャル
成長装置へ試料を移動できるようにする必要があり、成
長装置の大規模な改造が必要である。

【０００５】本発明の目的は、不純物特に炭素の除去が
可能でかつ、成長装置の改造の必要がない前処理方法を
提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、III −Ｖ族化合物半導体基板を、第１工
程で表面の自然酸化膜を水溶液により除去した後、引き
続き第２工程でプラズマまたはラジカル状態あるいはオ
ゾン等の、活性化した酸素により酸化を行い表面に酸化
膜を形成した後、第３工程で、薄膜成長装置内において
前記酸化膜を昇温により除去することを特徴としてい
る。ここで、第３工程は水素雰囲気中でなされることを
好適とする。

【０００７】

【作用】本発明によれば、第１工程において、自然酸化
膜を除去することにより、この膜中に含まれた炭素が基
板表面に集められる。次の第２工程では、炭素が酸素プ
ラズマと反応しＣＯやＣＯ₂が生成され除去されると同
時に、炭素を含まない酸化膜が形成される。第２工程か
ら第３工程へ移る過程で、基板は一度大気中にさらされ
るが、活性化した酸素により形成された酸化膜は、簡単
な保護膜の役割を果たし炭素等不純物が再結合するのを
防ぐことができる。第３工程では、この酸化膜を昇温に
より除去するが、特に水素雰囲気中で昇温することによ
り酸素はＨ₂Ｏとなり、効果的に除去することができ
る。

【０００８】

【実施例】III −Ｖ族化合物半導体のうち、ＧａＡｓの
場合について説明するが、本発明はＩｎＰその他の半導
体でも同様に適用可能である。図１は本発明の第１の実
施例のプロセス工程を示している。始めに図１（ａ）に
示したＧａＡｓ（１００）基板（１０）の表面に形成さ
れている炭素を含む自然酸化膜（１）を塩酸溶液中
（２）に５分間つける（図１（ｂ）：第１工程）。次
に、この基板を１分間水洗し、窒素ガスで水分を除去し
た後すぐにＯ₂アッシャー装置（６）に入れる。なお、
基板を入れる前にＯ₂アッシャー装置は窒素プラズマに
より４０℃まで加熱してある。酸素プラズマ（３）を５
分間照射した後Ｏ₂アッシャー装置から取り出し（図１
（ｃ）：第２工程）、大気中を移動し（図１（ｄ））、
分子線エピタキシャル成長装置の準備室に導入する。真
空度が１×１０^-6Ｔｏｒｒまで下がったら、成長室
（７）に移動し、Ａｓフラックス圧を１．０×１０^-5Ｔ
ｏｒｒにしてから基板を６２０℃まで昇温し１５分間保
持することにより酸化膜除去を行う（図１（ｅ）：第３
工程）。次に基板温度を６００℃にしてノンドープＧａ
Ａｓを３５００オングストロームを成長した。

【０００９】また、比較のために、従来例である第３工
程のみを行った無処理試料と第１工程の後第３工程を行
った塩酸処理のみの試料、および第２工程の後第３工程
を行った酸素プラズマ処理のみの試料、第２工程の後第
１工程、第３工程を行った本発明と逆工程の試料を作製
した。これら試料の基板と薄膜の界面における不純物量
を二次イオン質量分析法（ＳＩＭＳ）により評価した結
果を図２に示す。

【００１０】図２の縦軸は、酸素及び炭素の界面での濃
度を示している。本測定で行ったＳＩＭＳによる不純物
のバックグラウンドレベルは、１×１０¹⁷ｃｍ^-3であ
る。無処理（第３工程のみ）では、酸素が５×１０¹⁸ｃ
ｍ^-3、炭素は３×１０¹⁹ｃｍ^-3存在しているが、第１工
程または、第２工程を行う従来方法により酸素は５×１
０¹⁷ｃｍ^-3程度まで減少する。しかし、これら方法では
炭素は２×１０¹⁹ｃｍ^-3程度とほとんど除去できないこ
とがわかる。

【００１１】一方、本発明である、第１工程、第２工
程、第３工程の順に処理した場合は、炭素が３×１０¹⁸
ｃｍ^-3まで除去できているのがわかる。しかしながら、
本発明と工程の順序を変え第２工程、第１工程、第３工
程の順で処理した場合（逆順処理と呼ぶことにする）、
炭素濃度は２．８×１０¹⁹ｃｍ^-3でありほとんど無処理
の場合と同じで除去効果がないことから、本発明で炭素
除去に効果があるのは、単に第１工程及び第２工程の併
用であることよりも、第１工程後の基板表面に対し引き
続き第２工程を行うためであり、工程順序が重要である
ことを示している。

【００１２】図１は本発明について、図３は逆順処理に
ついての炭素除去メカニズムを示している。本発明で
は、第１工程において炭素を含む自然酸化膜（図１の
１）が除去される結果、この工程で除去できなかった炭
素は基板表面に集められる（図１（ｂ））。次に第２工
程では、この表面の炭素は酸素プラズマにより酸素と結
合し、ＣＯ_x等のガス（図１の４）となり基板表面から
除去される一方、基板表面には炭素を含まない酸化膜
（図１の５）が形成される。この基板表面は引き続く第
３工程のために一度大気中にさらされるが（図１
（ｄ））、ＧａＡｓ表面は酸化膜におおわれており、新
たに炭素は吸着しにくい上、もし吸着しても酸素と結合
するため、第３工程における昇温過程で容易にＣＯ_xの
形でガス化し除去できる。

【００１３】一方、逆順処理では、酸素プラズマ処理で
表面の炭素は除去できるが（図３（ｂ））、自然酸化膜
中に含まれる炭素を除去することができない上、次の第
１工程により、ＧａＡｓがむき出しの状態になり（図３
（ｃ））、大気中にさらされるため炭素がＧａＡｓと強
力に結合してしまい（図３（ｄ））、引き続く第３工程
の昇温処理のみでは炭素を除去できない（図３
（ｅ））。このように、本発明では第１工程が、第２工
程で炭素を除去する準備を行い、第２工程では炭素を除
去すると同時に、第３工程へ移る際の大気露出に対する
対策を行うため、効果的に炭素が除去できている。

【００１４】次に本発明の第２実施例を示す。第１、第
２工程は第１実施例と同一にし、第３工程のみを、水素
雰囲気中で６００℃に昇温し酸化膜を除去するようにし
たものである。水素流量５ｓｃｃｍ，水素分圧７×１０
^-4Ｔｏｒｒにし、６００℃で５分間保持した場合、ＳＩ
ＭＳ評価の結果、酸素はバックグランドレベルである１
×１０¹⁷ｃｍ^-3以下まで減少することがわかった。ま
た、この処理後の表面は、良好な２×４ＲＨＥＥＤパ
ターン（反射型高エネルギー電子線回折像）が得られて
おり、原子レベルで平坦性が保たれていることがわかっ
た。なお、第１工程としては、自然酸化膜除去が行える
処理であればよく、塩酸以外に、６０℃に加熱したリン
酸溶液でもかまわない。また、第２工程としては、活性
化した酸素を発生できる装置であればよく、ＵＶ（紫外
線）オゾン処理装置やＥＣＲ（電子サイクロトロン共
鳴）装置でもかまわない。また、第３工程では分子線エ
ピタキシャル（ＭＢＥ）装置の場合を取り上げたが、薄
膜製造装置であれば種類を問わない。

【００１５】

【発明の効果】以上説明したように、本発明による前処
理方法は、第１工程で自然酸化膜除去を行いこの膜中に
存在する炭素を基板表面に集め、第２工程の活性化した
酸素による酸化によりこの炭素を除去すると同時に、炭
素を含まない酸化膜を形成し、この膜が保護膜となり第
３工程の成長装置へ導入時の大気露出に対して炭素の再
吸着を防ぐため、効果的に炭素を除去でき、また第２工
程で用いる活性化した酸素を発生する装置と第３工程で
用いる成長装置の間で試料が真空中を搬送できるように
改造する必要がないという効果がある。さらに第３工程
として、成長装置内に水素を導入し６００℃まで昇温す
ることで、基板表面を平坦にできる上、表面の酸素濃度
も１×１０¹⁷ｃｍ^-3以下まで減少する事ができる。本発
明は、半導体デバイス作製プロセスで使用される、塩酸
やリン酸溶液とＯ₂アッシャー装置、成長装置で構成可
能であり、特殊な装置等が不要であるという利点もあ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例のプロセス工程図。

【図２】本発明による前処理方法及び従来方法での基板
表面の酸素及び炭素濃度を示すグラフ。

【図３】本発明の効果のメカニズムを説明するプロセス
工程図。

【符号の説明】

１ＧａＡｓ基板表面に形成された炭素を含む自然酸
化膜２塩酸溶液３酸素ラジカルまたはプラズマ４基板表面の炭素と反応して生成されたＣＯまたは
ＣＯ₂ガス５酸素ラジカルまたはプラズマにより形成された炭
素を含まない酸化膜６Ｏ₂アッシャー装置７成長装置８基板加熱用ヒータ１０基板

Claims

【特許請求の範囲】

【請求項１】 III −Ｖ族化合物半導体の基板を、第１
工程で水溶液により酸化膜を除去した後、引き続き第２
工程で活性化させた酸素により酸化を行い、表面に酸化
膜を形成した後、薄膜成長装置内において、第３工程で
前記酸化膜を昇温により除去することを特徴とする化合
物半導体基板の前処理方法。
【請求項２】前記第２工程として、プラズマまたはラ
ジカル状態の酸素を用いて酸化を行うことを特徴とする
請求項１記載の前処理方法。
【請求項３】前記第２工程として、オゾンを用いて酸
化を行うことを特徴とする請求項１記載の前処理方法。
【請求項４】前記第３工程として、水素ガス中で基板
を昇温し酸化膜除去を行うことを特徴とする請求項１記
載の前処理方法。