JPH09190979A - 選択シリコンエピタキシャル成長方法及び成長装置 - Google Patents

選択シリコンエピタキシャル成長方法及び成長装置

Info

Publication number
JPH09190979A
JPH09190979A JP8002107A JP210796A JPH09190979A JP H09190979 A JPH09190979 A JP H09190979A JP 8002107 A JP8002107 A JP 8002107A JP 210796 A JP210796 A JP 210796A JP H09190979 A JPH09190979 A JP H09190979A
Authority
JP
Japan
Prior art keywords
substrate
chlorine
selective
gas
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8002107A
Other languages
English (en)
Inventor
Tatsuya Suzuki
達也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8002107A priority Critical patent/JPH09190979A/ja
Priority to EP97100349A priority patent/EP0784337A3/en
Priority to US08/781,821 priority patent/US6107197A/en
Priority to EP00114433A priority patent/EP1045432A3/en
Publication of JPH09190979A publication Critical patent/JPH09190979A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板の表面の炭素汚染層を塩素また
は水素ラジカルで除去するに際し、Deep UV光で
得られるラジカル生成量が少ないため、効果的な除去が
難しい。 【解決手段】 高温に加熱されたフィラメント7により
配管10から供給される塩素または水素ガスを分解して
塩素ラジカルまたは水素ラジカルを生成し、このラジカ
ルをシリコン基板1の表面に照射する。この高温加熱フ
ィラメント7を用いることにより、生成されるラジカル
量は多くなり、これらのラジカルは希フッ酸処理したシ
リコン基板1の表面に吸着し、シリコン表面に残留した
炭素と反応して炭化塩素または炭化水素を形成し、シリ
コン基板1の表面から炭素を効果的に除去し、シリコン
基板1の表面に形成する選択シリコンエピタキシャル膜
の結晶性を向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコン基板上へ選
択シリコンエピタキシャル膜を成長する方法に関し、特
に成長前の処理工程としてシリコン基板表面に付着した
炭素を除去する方法及び装置に関する。
【0002】
【従来の技術】選択シリコンエピタキシャル成長は、
0.1μmルールレベルの微細なMOSトランジスタに
おけるソース/ドレイン部のせり上げ構造への適用とい
う重要なアプリケーションがある。すなわち、シリコン
基板に素子分離酸化膜、およびゲートを形成した後、短
チャネル効果の抑制を目的としてPN接合深さの浅いソ
ース/ドレインを形成するために、ソース/ドレインと
なるべきシリコンにのみ選択的にシリコンエピタキシャ
ル膜を成長した後、ソース/ドレイン形成のためのイオ
ン注入を行うというものである。ここで、選択シリコン
エピタキシャル成長を行う装置として図7に示した装置
が用いられている。
【0003】同図に示されるように、この装置はシラン
あるいはジシラン等のシラン系ガスを原料として、シリ
コン基板上に600〜700℃という低温で選択シリコ
ンエピタキシャル成長するものであり、成長室2、基板
加熱ヒータ4が配置されたヒータ室3、シリコン基板1
を支持するためのサセプター5、シリコン基板1により
分割された成長室2とヒータ室3を差動排気するための
ターボ分子ポンプ6、エピタキシャル成長を行うシラン
系ガスを供給するシラン系がす配管9、シリコン基板表
面に付着した炭素汚染を塩素ラジカルにより除去するた
めに塩素ガス配管10からの塩素ガスの一部をラジカル
に分解するためのDeepUV光発生装置17から構成
される。
【0004】ここで、基板加熱ヒータ4はシリコン基板
1のみを加熱し、ステンレス製の成長室2は加熱しな
い。したがって、シラン系ガス配管9より成長室2内部
へ導入されたシラン系原料ガスは気相中では分解せず、
シリコン基板1のシリコン上で熱解離および吸着し、余
分な水素原子を放出してシリコンを析出する。一方、原
料ガスは気相中で化学的に活性な中間生成物を作らずに
そのままシリコン基板1上に到達するので酸化膜等の絶
縁膜上には吸着が起こりにくくまた吸着してもすぐ脱離
するのでシリコン成長しづらくなる。その結果、基板温
度、原料ガス流量で決定される酸化膜上にシリコン形成
が開始されるまでの潜伏時間においてはシリコン上にの
みシリコンが選択成長する。
【0005】このとき、選択シリコンエピタキシャル成
長のシリコン基板の前処理方法としては、通常、APM
洗浄(アンモニア/過酸化水素/水の混合薬液による洗
浄)によりパーティクル、有機物を除去した後、HPM
洗浄(塩酸/過酸化水素/水の混合薬液による洗浄)に
より、重金属を除去し、さらにこれらの洗浄により形成
された自然酸化膜を除去するためにDHF洗浄(希フッ
酸処理)を行っている。ここでシリコン基板表面には、
DHF処理後、選択シリコンエピタキシャル成長装置に
ローディングするまでの間に、文献Applied P
hysicsA39,p73(1986)にあるよう
に、雰囲気中から多量の炭化水素が付着する。この炭化
水素に関しては、〜10-9torr台の超高真空中で6
00〜700℃のエピタキシャル成長温度で加熱しても
水素は蒸発するが炭素は残留する。このような炭素汚染
が残留した状態で、そのままエピタキシャル成長する
と、界面に炭素汚染がパイルアップし、これはエピタキ
シャル膜自体の結晶品質を界面炭素汚染のないものに比
べ著しく劣化させてしまう。
【0006】そこで、DHF処理したシリコン基板を選
択シリコンエピタキシャル成長装置にローディング後、
600〜700℃のエピタキシャル成長温度、代表的に
は650℃に加熱する過程で、特開昭63−23741
9号公報にあるように、塩素ガスをDeepUV光発生
装置17で発生されるDeepUV光18によりその一
部をラジカルに分解し、これをシリコン基板に照射し
て、基板表面の炭素汚染をエッチング除去し、更に基板
表面に残留した塩素原子を除去するため一度、800℃
程度まで昇温して塩素原子を蒸発させてから、エピタキ
シャル成長温度(650℃)まで降温しジシラン等のガ
スを用いてエピタキシャル成長を行う方法がとられてい
る。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法で、選択シリコンエピタキシャル成長し
た場合であっても、エピタキシャル膜/シリコン基板界
面には〜1014/cm2の炭素汚染が残留するという問
題がある。これは以下の理由による。すなわち前記公報
に記載されているように、DeepUV光を用いて生成
した塩素ラジカルはその量が少ないため、炭素汚染層の
十分なエッチング速度を得ることができるようにするた
めには塩素ガス圧力は少なくとも0.1torr以上と
しなければならない。一方、図7に示した選択シリコン
エピタキシャル成長装置の場合では低温選択成長を可能
とするために、ガスを全く流さないときのバックグラウ
ンド圧力が10-9〜10-10 torr台となるように、
またガスを流したときであっても、5×1014torr
以下の圧力となるように設計されており、これ以上の圧
力となるようにガスを流してしまうと装置本体に多大な
負荷を与え、装置の寿命を縮めてしまう。
【0008】したがって、塩素ガス圧力を最大で5×1
14torr程度までしか上げられないが、この圧力で
は十分な量の塩素ラジカルを生成できないために、炭素
汚染層のエッチング速度が極めて遅くなりエピタキシャ
ル膜/シリコン基板界面に炭素汚染が残留する。これよ
り、成長される選択エピタキシャル層の結晶性が劣化さ
れるという問題がある。
【0009】本発明の目的は、シリコン基板上の炭素汚
染層のエッチング速度を高めて炭素汚染層を完全に除去
し、結晶性に優れた選択エピタキシャル層の成長を可能
にした成長方法及び成長装置を提供することにある。
【0010】
【課題を解決するための手段】本発明の選択シリコンエ
ピタキシャル成長方法は、シリコン基板の表面に高温に
加熱されたフィラメントにより生成した塩素ラジカルま
たは水素ラジカルを照射する工程と、前記シリコン基板
の表面に選択シリコンエピタキシャル膜を成長する工程
を含むことを特徴とする。ここで、シリコン基板は希フ
ッ酸により表面の自然酸化膜を除去したものを用い、ま
た、選択シリコンエピタキシャル膜は、シランあるいは
ジシラン等のシラン系ガスを原料として形成することが
好ましい。また、塩素ラジカルまたは水素ラジカルはそ
れぞれ高温に加熱されたフィラメントにより塩素ガスま
たは水素ガスを分解して生成する。
【0011】また、本発明の選択シリコンエピタキシャ
ル成長装置は、高温に加熱されたフィラメントにより塩
素ラジカルまたは水素ラジカルを生成する手段を備える
ことを特徴とする。この場合、シランあるいはジシラン
等のシラン系ガスを原料とする選択シリコンエピタキシ
ャル成長手段を備えることが好ましい。
【0012】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1は本発明にかかる選択シリ
コンエピタキシャル成長装置の構成図である。なお、図
7に示した従来の選択シリコンエピタキシャル成長装置
と同一部分には同一符号を付してある。すなわち、シリ
コン基板1に対してシリコンエピタキシャル成長を行う
ための成長室2、基板加熱ヒータ4が配置されたヒータ
室3、前記シリコン基板1を支持するためのサセプター
5、前記シリコン基板1により分割された成長室2とヒ
ータ室3を差動排気するためのターボ分子ポンプ6、シ
ラン系ガスを成長室2に導入するためのシラン系ガス配
管9、前記シリコン基板1の表面に付着した炭素汚染を
塩素ラジカルにより除去するために塩素・水素ガス配管
10からの塩素ガスの一部をラジカルに分解するための
W(タングステン)フィラメント7、およびフィラメン
ト用電源8を備えている。塩素ガスはフィラメント用電
源8により高温に加熱されたWフィラメント7を通過す
る際に、その約10%程度が塩素ラジカルに解離する。
この塩素ラジカルはフッ酸処理されたシリコン基板表面
に吸着した炭素と反応して炭化塩素を形成し、基板表面
から炭素を除去する効果がある。
【0013】また、前記塩素・水素ガス配管10は、水
素ガス配管として構成されてもよく、塩素ガスの代わり
に水素ガスを供給し、この水素ガスをWフィラメントを
通過させて水素ラジカルを生成し、この水素ラジカルを
成長室2に供給するようにしてもよい。
【0014】このような選択エピタキシャル成長装置を
用いることにより、前記塩素ラジカルまたは水素ラジカ
ルは希フッ酸処理したシリコン表面に吸着し、表面に残
留した炭素と反応して、炭化塩素または炭化水素を形成
し、基板表面から炭素を除去する。このとき、高温に加
熱したフィラメントによるラジカル生成量はDeepU
V光を用いた場合に比べ著しく多いので十分に炭素汚染
を除去できる。したがって、その後に、ジシラン等を用
いてエピタキシャル成長することにより、エピタキシャ
ル膜/シリコン基板界面に炭素のパイルアップのない結
晶性の良いエピタキシャル膜を形成することが可能とな
る。
【0015】
【実施例】次に、本発明の第1の実施例を説明する。実
際に酸化膜を部分的に開孔したシリコン基板上にジシラ
ンを原料ガスとして、選択シリコンエピタキシャル成長
した例を説明する。まず、(100)面を有する直径1
50mmのシリコン基板を1000℃の温度でウエット
酸化し、表面に2000Åの熱酸化膜を形成した。次
に、この基板をフォトリソグラフィ、約17%のバッフ
ァードフッ酸を用いたウエットエッチングにより開孔パ
ターンを形成した。酸化膜の開孔パターン部の割合は基
板全面積の10%とした。これ以降、図2に示したフロ
ーにより選択シリコンエピタキシャル成長を行った。
【0016】すなわち、この基板をアンモニア/過酸化
水素/水(組成比1:5:20)からなる薬液により、
70℃で10分APM洗浄して基板表面の有機物、パー
ティクルを除去した後、10分間純水で水洗した。続け
て、塩酸/過酸化水素/水(組成比1:1:5)からな
る薬液により、70℃で10分間HPM洗浄して基板表
面の重金属を除去した後、10分間純水で水洗した。続
けて0.5%の希フッ酸(DHF)に1分間浸すことに
より、基板表面に形成された自然酸化膜を除去した後、
水洗を2分間行い、最後にリンサードライヤーにより乾
燥した。この基板を図1に示した装置にローディングし
た。このときの成長室2における圧力は1×10-9to
rrであった。
【0017】基板ローディング完了後、あらかじめフィ
ラメント用電源8により2000℃まで加熱されたWフ
ィラメント7を有する塩素・水素ガス配管10に塩素ガ
スを4〜20SCCM流して、塩素ラジカルを形成し、
基板1上への塩素ラジカル照射を開始した。その後、基
板加熱ヒータ4により、基板1を650℃まで昇温し、
基板温度が安定化するまで5分間保持した。塩素ガスを
カットすることにより塩素ラジカル照射を終了してか
ら、基板上に残留した塩素を除去するために基板1を8
00℃まで昇温し、5分間保持した。その後、650℃
まで降温、5分間保持し、シラン系ガス配管9からジシ
ランガスを2SCCM流して1000Åの選択シリコン
エピタキシャル膜を形成した。このときのジシランガス
分圧は5×10-5torrであった。
【0018】図3に図2のプロセスフローで塩素ガスを
DeepUV光17により分解して塩素ラジカルを形成
し、これにより基板表面の炭素汚染を除去した場合(従
来例)、図2のプロセスフローで塩素ガスをWフィラメ
ント7により分解して塩素ラジカルを形成し炭素汚染を
除去した場合(第1の実施例)における選択エピタキシ
ャル膜/シリコン基板界面の炭素汚染量を示した。評価
はSIMSを用い、デプスプロファイルにおける界面の
パイルアップを積分して、シート濃度を求め、これを炭
素汚染量とした。この図から明らかなように、従来例で
も、第1の実施例でも界面炭素汚染量は塩素ガス流量を
増加するにつれ減少する。しかし同じ塩素ガス流量で比
較すると界面炭素汚染量は本実施例の場合、従来例の約
1/20程度に抑えられている。これは、塩素ガスが2
000℃に加熱されたWフィラメント7を通過する際
に、その一部が塩素ラジカルに解離し、これが希フッ酸
処理されたシリコン基板表面に吸着した炭素と反応して
炭化塩素を形成し、基板表面から炭素を除去するがこの
ときのラジカル生成効率が10%と高く、一方Deep
UV光を用いた場合ではラジカル生成効率は0.5%と
低いためである。
【0019】次に、界面炭素汚染を除去したシリコン基
板上に選択エピタキシャル成長した膜の結晶性を評価す
るために、図4に示すようなプロセスフローでTEGを
作成し、逆バイアスPN接合リーク特性を測定した。す
なわち、図4(a)のように、抵抗率〜10Ω・cmの
アンチモンドープn型シリコン(100)基板11に素
子分離酸化膜12を形成し、上述した本実施例に基づい
て1000Åの選択エピタキシャル膜13を形成した。
ただし、塩素ガス流量は20SCCMとした。その後、
図4(b)のように、BF2+イオンを30keVで2E
15/cm2 注入した。その後、RTAで1000℃、
10秒のアニールを行い、活性化してイオン注入層14
を形成した。さらに、図4(c)のように、5000Å
のTEOS膜15を形成し、リソグラフィ技術を用いて
コンタクトホールを開孔後、Al(アルミニウム)スパ
ッタ+リソグラフィによりAl配線16を形成した。
【0020】図5はこのようにして形成したTEGの逆
バイアスリーク特性である。この図から明らかなよう
に、第1の実施例においては従来例の約1/10程度の
リーク電流に抑えられている。これは、高温に加熱され
たWフィラメントによりDeepUV光よりも効率良く
多量に生成した塩素ラジカルによって、選択エピタキシ
ャル膜/シリコン基板界面の炭素汚染量が従来の1/2
0まで減少したことでエピタキシャル膜の結晶性が向上
したためである。
【0021】次に、本発明の第2の実施例について説明
する。本実施例では、水素ラジカルを利用した実施例で
あり、実際に選択シリコンエピタキシャル成長した例に
ついて説明する。図6は本実施例のプロセスフローであ
る。選択エピタキシャル成長に用いたシリコン基板は第
1の実施例とまったく同じとした。この基板を第1の実
施例と同じウエット洗浄プロセスにより処理した後、第
1図に示したUHV−CVD装置にローディングした。
その後、あらかじめフィラメント用電源8により200
0℃まで加熱されたWフィラメント7を有する塩素・水
素ガス配管10に水素ガスを4〜20SCCM流して、
水素ラジカルを形成し、基板1上への水素ラジカル照射
を開始した。その後、基板加熱ヒータ4により、基板1
を650℃まで昇温し、基板温度が安定化するまで5分
間保持した。その後、水素ガスをカットすることにより
水素ラジカル照射を終了した。このときすべての水素ラ
ジカルは直ちにシリコン基板上から脱離する。したがっ
て、第1の実施例、すなわち塩素ラジカル照射の場合の
ように、基板上の塩素ラジカルを脱離させるために80
0℃まで昇温するというプロセスを必要としない。その
後、第1の実施例と同様な条件で選択エピタキシャル成
長を行い、選択エピタキシャル膜/シリコン基板界面の
炭素汚染量をSIMSで求めた。
【0022】図3に水素ガスを4〜20SCCM流した
場合(第2の実施例)における選択エピタキシャル膜/
シリコン基板界面の炭素汚染量を従来例、第1の実施例
と比較して示した。この図から明らかなように、水素ガ
ス流量を増加するにつれて界面炭素汚染量は減少し、そ
の量は第1の実施例と同様であった。すなわち、第2の
実施例の場合においても、第1の実施例と同様な効果を
得ることができ、しかも第2の実施例では第1の実施例
に比べラジカルを脱離させるための昇温プロセスを必要
としないので、プロセスタイムを短縮することができ
る。これは、水素ラジカルがシリコン基板表面の炭素と
反応し、炭化水素を形成して表面から脱離し、結果とし
て炭素がシリコン基板表面から除去され、しかも水素ガ
ス照射終了後、基板上に存在する水素は直ちにシリコン
基板表面から脱離するためである。
【0023】また、第1の実施例と同様に第2の実施例
においても、接合リーク特性を評価するためのTEGを
作成した。プロセスフローは第1の実施例と全く同様と
した。ただし、水素ガス流量は20SCCMとした、図
5に第2の実施例、第1の実施例、従来例の接合リーク
特性の比較を示した。この図から明らかなように、第2
の実施例においては第1の実施例と同じレベルまで接合
リーク電流を抑えることができ、結晶性の良好な選択エ
ピタキシャル膜を形成することが可能となる。
【0024】
【発明の効果】以上説明したように本発明は、シリコン
基板の表面に高温に加熱されたフィラメントにより生成
した塩素ラジカルまたは水素ラジカルを照射する工程を
含んでいるので、塩素ラジカルまたは水素ラジカルは希
フッ酸処理したシリコン表面に吸着し、表面に残留した
炭素と反応して炭化塩素または炭化水素を形成し、基板
表面から炭素を除去することができ、特に高温に加熱し
たフィラメントによるラジカル生成量はDeepUV光
を用いた場合に比べ著しく多いのでシリコン基板の表面
の炭素汚染層を迅速に除去することができ、シリコン基
板の表面に形成する選択シリコンエピタキシャル膜の結
晶性を向上するという効果がある。
【図面の簡単な説明】
【図1】本発明にかかる選択シリコンエピタキシャル成
長装置の構成図である。
【図2】本発明の第1の実施例のプロセスフロー図であ
る。
【図3】選択シリコンエピタキシャル膜/シリコン基板
界面炭素汚染量のエッチングガス流量依存性を示す図で
ある。
【図4】選択シリコンエピタキシャル膜の結晶性を評価
するためのTEGの作成フロー図である。
【図5】TEGの逆バイアスリーク特性図である。
【図6】本発明の第2の実施例のプロセスフロー図であ
る。
【図7】従来の選択シリコンエピタキシャル成長装置の
構成図である。
【符号の説明】
1 シリコン基板 2 成長室 3 ヒータ室 4 基板過熱ヒータ 5 サセプター 6 ターボ分子ポンプ 7 Wフィラメント 8 フィラメント用電源 9 シラン系ガス配管 10 塩素・水素ガス配管 11 n型シリコン基板 12 素子分離酸化膜 13 選択シリコンエピタキシャル膜 14 イオン注入層 15 TEOS膜 16 アルミニウム配線 17 DeepUV発生装置 18 DeepUV光

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板の表面に高温に加熱された
    フィラメントにより生成した塩素ラジカルまたは水素ラ
    ジカルを照射する工程と、前記シリコン基板の表面に選
    択シリコンエピタキシャル膜を成長する工程を含むこと
    を特徴とする選択シリコンエピタキシャル成長方法。
  2. 【請求項2】 シリコン基板は、希フッ酸により表面の
    自然酸化膜を除去したものを用いる請求項1の選択シリ
    コンエピタキシャル成長方法。
  3. 【請求項3】 選択シリコンエピタキシャル膜は、シラ
    ンあるいはジシラン等のシラン系ガスを原料として成長
    する請求項2の選択シリコンエピタキシャル成長方法。
  4. 【請求項4】 塩素ラジカルまたは水素ラジカルはそれ
    ぞれ高温に加熱されたフィラメントにより塩素ガスまた
    は水素ガスを分解して生成する請求項1ないし3のいず
    れかの選択シリコンエピタキシャル成長方法。
  5. 【請求項5】 高温に加熱されたフィラメントにより塩
    素ラジカルまたは水素ラジカルを生成する手段を備える
    ことを特徴とする選択シリコンエピタキシャル成長装
    置。
  6. 【請求項6】 シランあるいはジシラン等のシラン系ガ
    スを原料とする選択シリコンエピタキシャル成長手段を
    備える請求項5の選択シリコンエピタキシャル成長装
    置。
JP8002107A 1996-01-10 1996-01-10 選択シリコンエピタキシャル成長方法及び成長装置 Pending JPH09190979A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8002107A JPH09190979A (ja) 1996-01-10 1996-01-10 選択シリコンエピタキシャル成長方法及び成長装置
EP97100349A EP0784337A3 (en) 1996-01-10 1997-01-10 Method of removing a carbon-contaminated layer from a silicon substrate surface for subsequent selective silicon epitaxial growth thereon and apparatus for selective silicon epitaxial growth
US08/781,821 US6107197A (en) 1996-01-10 1997-01-10 Method of removing a carbon-contaminated layer from a silicon substrate surface for subsequent selective silicon epitaxial growth thereon and apparatus for selective silicon epitaxial growth
EP00114433A EP1045432A3 (en) 1996-01-10 1997-01-10 Method of removing a carbon-contaminated layer from a silicon substrate surface for subsequent selective silicon epitaxial growth thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8002107A JPH09190979A (ja) 1996-01-10 1996-01-10 選択シリコンエピタキシャル成長方法及び成長装置

Publications (1)

Publication Number Publication Date
JPH09190979A true JPH09190979A (ja) 1997-07-22

Family

ID=11520132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8002107A Pending JPH09190979A (ja) 1996-01-10 1996-01-10 選択シリコンエピタキシャル成長方法及び成長装置

Country Status (3)

Country Link
US (1) US6107197A (ja)
EP (2) EP1045432A3 (ja)
JP (1) JPH09190979A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368405B1 (en) 1998-12-24 2002-04-09 Hyundai Electronics Industries Co., Ltd. Apparatus for growing single crystal silicon and method for forming single crystal silicon layer using the same
WO2005057640A1 (ja) * 2003-12-11 2005-06-23 Sumco Corporation エピタキシャルウェーハおよびその製造方法
JP2007305730A (ja) * 2006-05-10 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2007305798A (ja) * 2006-05-11 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008085198A (ja) * 2006-09-28 2008-04-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012092008A (ja) * 2010-10-25 2012-05-17 Wacker Chemie Ag 多結晶シリコン棒の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346741B2 (ja) * 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体cvd装置及び付着膜の除去方法
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP2001110785A (ja) * 1999-10-12 2001-04-20 Tokyo Electron Ltd 処理方法
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
US6602800B2 (en) * 2001-05-09 2003-08-05 Asm Japan K.K. Apparatus for forming thin film on semiconductor substrate by plasma reaction
US6740568B2 (en) * 2002-07-29 2004-05-25 Infineon Technologies Ag Method to enhance epitaxial regrowth in amorphous silicon contacts
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
WO2006049976A2 (en) * 2004-10-28 2006-05-11 University Of Iowa Research Foundation Patterned silicon surfaces
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
US7504643B2 (en) * 2005-12-22 2009-03-17 Asml Netherlands B.V. Method for cleaning a lithographic apparatus module, a cleaning arrangement and a lithographic apparatus comprising the cleaning arrangement
US7495239B2 (en) * 2005-12-22 2009-02-24 Asml Netherlands B.V. Method for cleaning a lithographic apparatus module, a cleaning arrangement and a lithographic apparatus comprising the cleaning arrangement
US7959985B2 (en) * 2006-03-20 2011-06-14 Tokyo Electron Limited Method of integrating PEALD Ta-containing films into Cu metallization
US20080078325A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Processing system containing a hot filament hydrogen radical source for integrated substrate processing
JP4464949B2 (ja) * 2006-11-10 2010-05-19 株式会社日立国際電気 基板処理装置及び選択エピタキシャル膜成長方法
KR101821707B1 (ko) * 2011-02-08 2018-01-24 어플라이드 머티어리얼스, 인코포레이티드 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시
US20120312326A1 (en) * 2011-06-10 2012-12-13 Applied Materials, Inc. Methods for cleaning a surface of a substrate using a hot wire chemical vapor deposition (hwcvd) chamber
US8664012B2 (en) * 2011-09-30 2014-03-04 Tokyo Electron Limited Combined silicon oxide etch and contamination removal process
JP6181075B2 (ja) * 2011-12-23 2017-08-16 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 原子水素を用いて基板表面を洗浄するための方法及び装置
US20140179110A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Methods and apparatus for processing germanium containing material, a iii-v compound containing material, or a ii-vi compound containing material disposed on a substrate using a hot wire source
WO2014100047A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Methods and apparatus for cleaning substrate structures with atomic hydrogen
KR102534730B1 (ko) 2015-04-10 2023-05-26 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
US9673042B2 (en) 2015-09-01 2017-06-06 Applied Materials, Inc. Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers
US10354883B2 (en) 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
CN112219266B (zh) 2018-04-13 2024-06-25 玛特森技术公司 以使用烷基卤化物生成的反应性核素处理工件
CN112313777A (zh) 2018-10-15 2021-02-02 玛特森技术公司 用于选择性亲水表面处理的臭氧
US10950416B2 (en) 2018-11-16 2021-03-16 Mattson Technology, Inc. Chamber seasoning to improve etch uniformity by reducing chemistry
US10403492B1 (en) 2018-12-11 2019-09-03 Mattson Technology, Inc. Integration of materials removal and surface treatment in semiconductor device fabrication

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136814A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd エピタキシヤル膜の成長方法
JPH04333223A (ja) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp 膜形成方法および膜形成装置
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JPH06196422A (ja) * 1992-12-25 1994-07-15 Nec Corp 半導体結晶成長装置および成長法
JPH07142393A (ja) * 1993-11-16 1995-06-02 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長装置
JPH07235494A (ja) * 1993-12-28 1995-09-05 Hitachi Cable Ltd 気相エピタキシャル成長方法
JPH07254565A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 化合物半導体エピタキシャル成長方法、化合物半導体エピタキシャル成長装置及び化合物半導体装置の形成方法
JPH07297133A (ja) * 1994-04-21 1995-11-10 Canon Inc 薄膜半導体の製造装置及び製造方法
JPH08115882A (ja) * 1994-10-19 1996-05-07 Fuji Electric Co Ltd 非晶質半導体薄膜の成膜方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2162207B (en) * 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
US4605479A (en) * 1985-06-24 1986-08-12 Rca Corporation In-situ cleaned ohmic contacts
JPH0624197B2 (ja) 1987-03-25 1994-03-30 日本電気株式会社 表面保護方法
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
JPH0289313A (ja) * 1988-09-27 1990-03-29 Fujitsu Ltd 珪素基板表面の清浄化方法
US5229334A (en) * 1990-08-24 1993-07-20 Seiko Epson Corporation Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
JPH04235282A (ja) * 1991-01-09 1992-08-24 Toshiba Corp 光cvd法及び光cvd装置
EP0496605B1 (en) * 1991-01-24 2001-08-01 Wako Pure Chemical Industries Ltd Surface treating solutions for semiconductors
US5286340A (en) * 1991-09-13 1994-02-15 University Of Pittsburgh Of The Commonwealth System Of Higher Education Process for controlling silicon etching by atomic hydrogen
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
US5352327A (en) * 1992-07-10 1994-10-04 Harris Corporation Reduced temperature suppression of volatilization of photoexcited halogen reaction products from surface of silicon wafer
US5300187A (en) * 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
US5350480A (en) * 1993-07-23 1994-09-27 Aspect International, Inc. Surface cleaning and conditioning using hot neutral gas beam array
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
JP2595894B2 (ja) * 1994-04-26 1997-04-02 日本電気株式会社 水素ラジカル発生装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136814A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd エピタキシヤル膜の成長方法
JPH04333223A (ja) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp 膜形成方法および膜形成装置
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JPH06196422A (ja) * 1992-12-25 1994-07-15 Nec Corp 半導体結晶成長装置および成長法
JPH07142393A (ja) * 1993-11-16 1995-06-02 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長装置
JPH07235494A (ja) * 1993-12-28 1995-09-05 Hitachi Cable Ltd 気相エピタキシャル成長方法
JPH07254565A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 化合物半導体エピタキシャル成長方法、化合物半導体エピタキシャル成長装置及び化合物半導体装置の形成方法
JPH07297133A (ja) * 1994-04-21 1995-11-10 Canon Inc 薄膜半導体の製造装置及び製造方法
JPH08115882A (ja) * 1994-10-19 1996-05-07 Fuji Electric Co Ltd 非晶質半導体薄膜の成膜方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368405B1 (en) 1998-12-24 2002-04-09 Hyundai Electronics Industries Co., Ltd. Apparatus for growing single crystal silicon and method for forming single crystal silicon layer using the same
WO2005057640A1 (ja) * 2003-12-11 2005-06-23 Sumco Corporation エピタキシャルウェーハおよびその製造方法
KR100753740B1 (ko) * 2003-12-11 2007-08-31 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US7648576B2 (en) 2003-12-11 2010-01-19 Sumco Corporation Epitaxial wafer and method for producing same
JP2007305730A (ja) * 2006-05-10 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2007305798A (ja) * 2006-05-11 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008085198A (ja) * 2006-09-28 2008-04-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012092008A (ja) * 2010-10-25 2012-05-17 Wacker Chemie Ag 多結晶シリコン棒の製造方法
KR101339047B1 (ko) * 2010-10-25 2013-12-09 와커 헤미 아게 다결정 실리콘 봉의 제조 방법

Also Published As

Publication number Publication date
EP1045432A3 (en) 2000-12-13
EP1045432A2 (en) 2000-10-18
US6107197A (en) 2000-08-22
EP0784337A2 (en) 1997-07-16
EP0784337A3 (en) 1998-06-03

Similar Documents

Publication Publication Date Title
JPH09190979A (ja) 選択シリコンエピタキシャル成長方法及び成長装置
US5403436A (en) Plasma treating method using hydrogen gas
WO2011158528A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
CA2773511A1 (en) Method of cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor
Mori et al. High-rate growth of epitaxial silicon at low temperatures (530–690° C) by atmospheric pressure plasma chemical vapor deposition
WO2011078240A1 (ja) ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
JP2836576B2 (ja) 半導体装置の製造方法
JP2005286339A (ja) シリコンカーバイド基板上に二酸化シリコンを生成する高密度プラズマプロセス
CA2774076A1 (en) Cleaning method for silicon carbide semiconductor and cleaning apparatus for silicon carbide semiconductor
JP3055181B2 (ja) 薄膜成長法
JP2595935B2 (ja) 表面清浄化方法
JP2663518B2 (ja) シリコン基板の清浄化方法
JP2699928B2 (ja) 化合物半導体基板の前処理方法
Reidy et al. Comparison of two surface preparations used in the homoepitaxial growth of silicon films by plasma enhanced chemical vapor deposition
JPS635531A (ja) Si表面清浄化・平坦化方法及びその装置
Kayambaki et al. Investigation of Si-substrate preparation for GaAs-on-Si MBE growth
JP3077876B2 (ja) Iii−v族化合物半導体の表面処理方法
JPH06151304A (ja) 化合物半導体ウェーハ
JP2917900B2 (ja) Iii −v族化合物半導体基板の表面処理方法
JP3240305B2 (ja) 固体の選択成長方法
JPH05139881A (ja) 分子線エピタキシヤル成長法およびその装置
Reidy et al. Electrical properties of pn junctions formed by plasma enhanced epitaxial growth
JPH0869994A (ja) 半導体装置の製造方法
JPH07307332A (ja) 表面清浄化法および薄膜形成法
JPH1022255A (ja) 洗浄方法及び洗浄装置