KR102534730B1 - 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법 - Google Patents

선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법 Download PDF

Info

Publication number
KR102534730B1
KR102534730B1 KR1020217031829A KR20217031829A KR102534730B1 KR 102534730 B1 KR102534730 B1 KR 102534730B1 KR 1020217031829 A KR1020217031829 A KR 1020217031829A KR 20217031829 A KR20217031829 A KR 20217031829A KR 102534730 B1 KR102534730 B1 KR 102534730B1
Authority
KR
South Korea
Prior art keywords
silicon
processing chamber
halogen
germanium
substrate
Prior art date
Application number
KR1020217031829A
Other languages
English (en)
Other versions
KR20210122918A (ko
Inventor
아비셰크 두베
수에빈 리
이-차우 후앙
후아 청
슈버트 에스. 추
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210122918A publication Critical patent/KR20210122918A/ko
Application granted granted Critical
Publication of KR102534730B1 publication Critical patent/KR102534730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 개시내용의 실시예들은 일반적으로 증가된 압력 및 감소된 온도에서 반도체 디바이스들 상에 도핑된 실리콘 에피택셜 층을 형성하는 방법에 관한 것이다. 일 실시예에서, 방법은 처리 챔버 내에 배치된 기판을 약 섭씨 550도 내지 약 섭씨 800도의 온도로 가열하는 단계; 처리 챔버 내에, 트리클로로실란(TCS)을 포함하는 실리콘 소스, 인 소스, 및 할로겐을 포함하는 가스를 도입하는 단계; 및 기판 상에 인을 포함하는 실리콘 함유 에피택셜 층을 퇴적하는 단계를 포함하고, 실리콘 함유 에피택셜 층은 입방 센티미터 당 약 1×1021 원자 이상의 인 농도를 갖고, 실리콘 함유 에피택셜 층은 약 150 Torr 이상의 챔버 압력에서 퇴적된다.

Description

선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법{METHOD TO ENHANCE GROWTH RATE FOR SELECTIVE EPITAXIAL GROWTH}
본 개시내용의 실시예들은 일반적으로 반도체 제조 프로세스 및 디바이스의 분야에 관한 것이고, 더 구체적으로는, 반도체 디바이스를 형성하기 위해 실리콘 함유 막을 퇴적하는 방법에 관한 것이다.
금속 산화물 반도체 전계 효과 트랜지스터(MOSFET: metal-oxide-semiconductor field-effect transistor)의 크기 감소는 집적 회로의 속도 성능, 밀도, 및 단가 함수(cost per unit function)의 계속적인 개선을 가능하게 해 왔다. 트랜지스터 성능을 개선하는 한가지 방법은 트랜지스터 채널 영역에 대한 응력(stress)의 인가를 통하는 것이다. 응력은 반도체 결정 격자를 왜곡시키고[예를 들어, 장력을 가함(strains)], 그러한 왜곡은 결국 반도체의 전하 이송 속성들 및 밴드 정렬(band alignment)에 영향을 준다. 제조자들은 완성된 디바이스 내에서의 응력의 크기를 제어함으로써, 캐리어 이동도를 증가시키고 디바이스 성능을 개선할 수 있다.
트랜지스터 채널 영역 내로 응력을 도입하는 한가지 접근법은 영역의 형성 동안 영역 내에 탄소를 통합하는 것이다. 영역 내에 존재하는 탄소는 반도체 결정 격자에 영향을 주고, 그에 의해 응력을 유도한다. 그러나, 막 내의 탄소 농도가 증가함에 따라, 에피택셜 퇴적되는 막들의 품질은 감소한다. 따라서, 막 품질이 허용불가능해지기 전에 유도될 수 있는 인장 응력(tensile stress)의 양에는 한계가 있다.
일반적으로, 약 1 원자 퍼센트(atomic percent)를 초과하는 탄소 농도들은 막 품질을 심각하게 감소시키고, 막 성장 문제의 확률을 증가시킨다. 예를 들어, 1 원자 퍼센트를 초과하는 탄소 농도들의 존재로 인해, 에피택셜 성장을 대신하여, 원하지 않는 다결정질 또는 비정질 실리콘 성장과 같은 막 성장 문제들이 발생할 수 있다. 그러므로, 탄소 통합을 통해 막의 인장 응력을 증가시킴으로써 획득될 수 있는 혜택들은 1 원자 퍼센트 이하의 탄소 농도를 갖는 막들로 제한된다. 더욱이, 1 원자 퍼센트 미만의 탄소를 포함하는 막들조차도 여전히 일부 막 품질 문제들을 경험한다.
그러므로, 탄소를 함유하지 않는 고 인장 응력의 에피택셜 막(carbon-free, high tensile stress epitaxial film)을 양호한 선택적 성장률로 생성할 수 있는 프로세스들을 제공하는 것이 바람직할 것이다.
본 개시내용의 실시예들은 일반적으로 증가된 압력 및 감소된 온도에서 반도체 디바이스들 상에 인 함유 실리콘 에피택셜 층을 형성하기 위한 방법에 관한 것이다. 일 실시예에서, 방법은 처리 챔버 내에 배치된 기판을 약 섭씨 550도 내지 약 섭씨 800도의 온도로 가열하는 단계; 처리 챔버 내에, 트리클로로실란(TCS)을 포함하는 실리콘 소스, 인 소스, 및 할로겐을 포함하는 가스를 도입하는 단계; 및 기판 상에 인을 포함하는 실리콘 함유 에피택셜 층을 퇴적하는 단계를 포함하고, 실리콘 함유 에피택셜 층은 입방 센티미터(cubic centimeter) 당 약 1×1021 원자 이상의 인 농도를 갖고, 실리콘 함유 에피택셜 층은 약 150 Torr 이상의 챔버 압력에서 퇴적된다.
다른 실시예에서, 방법은 처리 챔버 내에 배치된 기판을 약 섭씨 600도 내지 약 섭씨 750도의 온도로 열적으로(thermally) 가열하는 단계; 처리 챔버 내에 가스 혼합물을 도입하는 단계 - 가스 혼합물은 게르마늄 소스, 도펀트 소스, 및 할로겐으로 본질적으로 구성됨 - ; 및 기판 상에 게르마늄 함유 에피택셜 층을 퇴적하는 단계를 포함하고, 게르마늄 함유 에피택셜 층은 입방 센티미터 당 약 1×1021 원자 이상의 도펀트 농도를 갖고, 게르마늄 함유 에피택셜 층은 약 300 Torr 이상의 챔버 압력에서 퇴적된다.
또 다른 실시예에서, 방법은 처리 챔버 내에 배치된 기판을 약 섭씨 600도 내지 약 섭씨 750도의 온도로 가열하는 단계; 처리 챔버 내에 가스 혼합물을 도입하는 단계 - 가스 혼합물은 게르마늄 소스, 도펀트 소스, 및 할로겐으로 본질적으로 구성됨 - ; 및 기판 상에 게르마늄 함유 에피택셜 층을 퇴적하는 단계를 포함하고, 게르마늄 함유 에피택셜 층은 입방 센티미터 당 약 1×1021 원자 이상의 도펀트 농도를 갖고, 게르마늄 함유 에피택셜 층은 약 300 Torr 이상의 챔버 압력에서 퇴적된다.
위에서 간략하게 요약하고 이하에 더 상세하게 논의되는 본 개시내용의 실시예들은 첨부 도면들에 도시된 본 개시내용의 예시적인 실시예들을 참조하여 이해될 수 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 도시하며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본 개시내용의 실시예들에 따라 집적 회로를 제조하기 위한 방법의 흐름도를 도시한다.
도 2는 본 개시내용의 실시예들에 따라 선택적 성장률과 TCS 첨가 사이의 비례 관계를 보여주는 그래프를 도시한다.
이해를 용이하게 하기 위해서, 가능한 경우에, 도면들에 공통인 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 이용되었다. 도면들이 비례에 맞춰 그려지지는 않으며, 명확성을 위해 단순화될 수 있다. 일 실시예의 요소들 및 특징들은 추가 언급 없이도 다른 실시예들에 유익하게 통합될 수 있을 것으로 예상된다.
본 개시내용의 실시예들은 높은 인 농도를 갖는 인 함유 실리콘 층을 위한 선택적 에피택시 프로세스들을 일반적으로 제공한다. 다양한 실시예들에서, 선택적 에피택시 프로세스는 트리클로로실란(TCS) 및 선택적으로 디클로로실란(DCS)을 포함하는 실리콘 소스, 인 도펀트 소스, 및 할로겐을 포함하는 가스를 이용하고, 300 Torr를 초과하는 증가된 프로세스 압력들, 및 약 섭씨 550도 내지 약 섭씨 800도의 감소된 프로세스 온도에서 수행되어, 입방 센티미터 당 1×1021 원자 이상의 인 농도를 갖는 실리콘 에피택셜 막의 형성을 허용한다. 입방 센티미터 당 약 1×1021 원자 이상의 인 농도는 퇴적된 층의 인장 응력을 증가시켜서, MOSFET 구조들에 대하여, 증가된 캐리어 이동도 및 개선된 디바이스 성능을 야기한다. 또한, TCS 및 DCS의 사용은 할로겐의 사용 감소와 함께, 선택적 성장률 및 선택성을 증대시키는 한편, 입방 센티미터 당 1×1021 원자 이상의 인 통합을 유지할 수 있는 것으로 관찰되었다. 다양한 실시예들이 아래에 더 상세하게 논의된다.
본 개시내용의 실시예들은 캘리포니아 주 산타클라라의 Applied Materials, Inc.로부터 입수가능한 CENTURA® RP Epi 챔버에서 실시될 수 있다. 다른 제조사들로부터 입수가능한 것들을 포함하는 다른 챔버들도 본 개시내용의 실시예들을 실시하기 위해 이용될 수 있음이 예상된다.
도 1은 본 개시내용의 실시예들에 따라 에피택셜 층을 형성하는 방법을 도시하는 흐름도(100)이다. 박스(102)에서, 기판은 처리 챔버 내에 위치된다. 기판은 평면 기판 또는 패터닝된 기판일 수 있음이 예상된다. 패터닝된 기판들은 기판의 처리 표면 내에 또는 처리 표면 상에 형성된 전자 피쳐들을 포함하는 기판들이다. 기판은 단결정질 표면들, 및/또는 다결정질 또는 비정질 표면과 같은 비-단결정질인 하나의 2차 표면을 포함할 수 있다. 단결정질 표면들은 실리콘, 게르마늄, 실리콘 게르마늄 또는 실리콘 탄소와 같은 재료로 통상 만들어지는 퇴적된 단결정 층 또는 베어 결정질 기판(bare crystalline substrate)을 포함한다. 다결정질 또는 비정질 표면들은 산화물들 또는 질화물들, 특히 실리콘 산화물 또는 실리콘 질화물은 물론, 비정질 실리콘 표면들과 같은 유전체 재료들을 포함할 수 있다. 기판은 복수의 층을 포함할 수 있거나, 예를 들어 트랜지스터, 플래시 메모리 디바이스들 등과 같은 부분적으로 제조된 디바이스들을 포함할 수 있음이 이해된다.
박스(104)에서, 기판은 목표 온도로 가열된다. 처리 챔버는 수행되는 특정 프로세스에 맞춰질 수 있는 약 섭씨 250도 내지 약 섭씨 1000도 범위의 온도로 유지될 수 있다. 에피택셜 프로세스를 수행하기 위한 적절한 온도는 실리콘 함유 재료들을 퇴적 및/또는 에칭하기 위해 이용되는 특정 프리커서들에 의존할 수 있다. 다양한 실시예들에서, 처리 챔버를 예비 가열하기 위한 온도는 약 섭씨 850도 이하, 예를 들어 약 섭씨 750도 이하이다. 일례에서, 기판은 약 섭씨 550도 내지 약 섭씨 800도, 예를 들어 약 섭씨 600도 내지 약 섭씨 750도, 예컨대 약 섭씨 650도 내지 약 섭씨 725도의 온도로 가열된다. 다른 예에서, 기판은 약 섭씨 550도 내지 약 섭씨 750도의 온도로 가열된다. 또 다른 예에서, 기판은 약 섭씨 600도 내지 약 섭씨 850도의 온도로 가열된다. 프로세스 시약들을 열 분해하고 기판 상에 층을 퇴적하기에 충분한 최저 온도로 기판을 가열하는 것에 의해 최종 디바이스의 열 예산(thermal budget)을 최소화하는 것이 가능하다. 그러나, 증가된 온도는 일반적으로 증가된 수율을 야기하므로, 생산 요건들에 의해 지정되는 대로의 더 높은 온도들이 이용될 수 있음이 예상된다.
박스(106)에서, 하나 이상의 처리 시약이 처리 챔버 내로 도입된다. 처리 시약들은 가스 혼합물 또는 분리된 가스 혼합물들의 형태로 동시에 또는 순차적으로 처리 챔버 내에 도입될 수 있다. 처리 시약들은 하나 이상의 퇴적 가스, 하나 이상의 할로겐 프리커서, 및 적어도 하나의 도펀트 가스를 포함할 수 있다. 퇴적 가스는 Ⅲ족 프리커서 가스, Ⅴ족 프리커서 가스, Ⅵ족 프리커서 가스, 또는 Ⅳ족 프리커서 가스로부터 선택된 하나 이상의 프리커서 가스를 포함할 수 있다. 실리콘 함유 에피택셜 층이 형성되는 경우들에서, 퇴적 가스는 적어도 실리콘 소스를 함유할 수 있다. 퇴적 가스는 선택적으로 게르마늄 소스와 같은 적어도 하나의 2차 원소 소스(secondary elemental source)를 함유할 수 있다. 게르마늄 함유 에피택셜 층이 요구되는 경우들에서, 퇴적 가스는 실리콘 소스의 존재 없이 적어도 게르마늄 소스를 함유할 수 있다. 금속, 할로겐 또는 수소와 같은 다른 원소들도 통상적으로 ppm(part per million) 농도로 실리콘 함유 또는 게르마늄 함유 에피택셜 층 내에 통합될 수 있음이 예상된다.
도펀트 가스는 전자 디바이스가 필요로 하는 제어 및 요구되는 경로 내의 지향성 전자 유동과 같이, 요구되는 전도성 특성(conductive characteristic) 및 다양한 전기 특성들을 갖는 퇴적된 에피택셜 층을 제공한다. 예시적인 도펀트 가스는 퇴적된 에피택셜 층의 요구되는 전도성 특성에 따라, 인, 붕소, 비소, 갈륨, 또는 알루미늄을 포함할 수 있지만, 그에 한정되지 않는다.
예시적인 실리콘 소스들은 실란(silanes), 할로겐화된 실란(halogenated silanes), 실리콘 테트라클로라이드(SiCl4), 또는 그들의 조합들을 포함할 수 있지만, 그에 한정되지는 않는다. 실란들은 실란(SiH4) 및 경험식 SixH(2x+2)를 갖는 고차 실란, 예컨대 디실란(Si2H6), 트리실란(Si3H8), 및 테트라실란(Si4H10)을 포함할 수 있다. 할로겐화된 실란들은 모노클로로실란(MCS: monochlorosilane), 디클로로실란(DCS: dichlorosilane), 트리클로로실란(TCS: trichlorosilane), 헥사클로로디실란(HCDS: hexachlorodisilane), 옥타클로로트리실란(OCTS: octachlorotrisilane), 실리콘 테트라클로라이드(STC: silicon tetrachloride), 또는 그들의 조합을 포함할 수 있다. 일 실시예에서, 실리콘 소스는 TCS를 포함한다. 다른 실시예에서, 실리콘 소스는 TCS 및 DCS를 포함한다. 또 다른 실시예에서, 실리콘 소스는 SiCl4 및 DCS를 포함한다.
할로겐 프리커서는 에피택셜 프로세스 동안 퇴적 가스와 일제히 또는 동시에 유동될 수 있다(즉, 공동 유동 모드). 일부 실시예들에서, 퇴적 가스는 처리 챔버 내로 연속적으로 유동될 수 있고, 할로겐 프리커서는 미리 결정된 간격(들), 예컨대 약 1초마다, 3초마다, 또는 5초마다, 또는 조작자가 원하는 다른 적절한 간격으로 제공된다. 대안적으로, 퇴적 가스와 할로겐 프리커서는 처리 챔버 내로 교대로 제공될 수 있다.
예시적인 할로겐 프리커서들은 염소 가스 또는 염화 수소와 같이, 할로겐 분자들을 함유하는 것들일 수 있다. 일 실시예에서, 할로겐 프리커서는 염화 수소(HCl)이다. 염화 수소는 염화 수소 가스로서, 또는 처리 챔버 내에서 반응하여 HCl을 형성하는 별개의 수소 및 염소 가스로서 전달될 수 있다. 약 섭씨 500도 내지 약 섭씨 750도, 예를 들어 약 섭씨 650도 내지 약 섭씨 725도의 온도 범위에서 HCl을 이용하는 할로겐 프리커서를 이용하여, 고농도로 도핑된 N형 막들의 효과적인 형성이 관찰되었다.
일부 실시예들에서, 퇴적 가스 및 할로겐 프리커서는 처리 챔버 내로 별도로 유동될 수 있다. 일부 실시예들에서, 퇴적 가스 및 할로겐 프리커서는 처리 챔버 내로 유동되기 전에 미리 혼합되고 가스 혼합물로서 형성될 수 있다. 어느 경우에서는, 처리 챔버 내에서의 퇴적 가스 및 할로겐 프리커서의 유동 비는 약 20:1 내지 약 3:1, 예를 들어 약 12:1 내지 약 6:1, 예를 들어 약 10:1 내지 8:1일 수 있다. 퇴적 가스 내에서 2개의 실리콘 소스, 예를 들어 SiCl4 및 DCS가 이용되는 경우, SiCl4:HCl의 유동 비는 약 12:1 내지 약 6:1, 예를 들어 약 10:1 내지 약 8:1일 수 있는 한편, DCS:HCl의 유동 비는 약 3:1 내지 약 1.5:1, 예를 들어 약 2:1 내지 약 1.8:1일 수 있다. 본 명세서에서 언급되는 DCS, SiCl4, 및 HCl은 본 명세서에서 설명된 유동 비를 이용하여 본 개시내용에 설명된 임의의 다른 실리콘 소스 및 할로겐 프리커서로 교체될 수 있음이 예상된다. 예를 들어, 할로겐 프리커서 및 TCS의 유동 비는 약 12:1 내지 약 6:1이고, 할로겐 프리커서 및 DCS의 유동 비는 약 3:1 내지 약 1.5:1일 수 있다.
처리 시약들은 선택적으로 캐리어 가스를 포함할 수 있다. 캐리어 가스는 에피택셜 프로세스 동안의 프로세스 온도 및/또는 사용되는 프리커서(들)에 기초하여 선택될 수 있다. 적합한 캐리어 가스들은 질소, 수소, 아르곤, 헬륨, 또는 에피택셜 프로세스에 대하여 불활성인 다른 가스들을 포함한다. 질소는 저온(예를 들어, < 850℃) 프로세스들을 특징으로 하는 실시예들에서 캐리어 가스로서 이용될 수 있다. 캐리어 가스는 약 1 SLM(standard liters per minute) 내지 약 100 SLM, 예컨대 약 3 SLM 내지 약 30 SLM의 유량을 가질 수 있다.
인 함유 실리콘 에피택셜 층이 요구되는 하나의 예시적인 실시예에서, 처리 시약들은 TCS를 포함하는 실리콘 소스, 인 소스, 및 HCl을 포함할 수 있다. TCS는 약 200 sccm 내지 약 400 sccm, 예컨대 약 250 sccm 내지 약 350 sccm 범위, 예를 들어 약 300 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 예시적인 인 소스는 약 0.1 sccm 내지 약 950 sccm, 예컨대 약 0.5 sccm 내지 약 150 sccm, 예를 들어 약 95 sccm의 유량으로 처리 챔버에 전달될 수 있는 포스핀(phosphine)을 포함한다. HCl은 약 50 sccm 내지 약 200 sccm, 예컨대 약 80 sccm 내지 약 150 sccm 범위, 예를 들어 약 110 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 실리콘 소스 내에서의 TCS의 농도는 적어도 약 15% 이상, 예컨대 약 25% 이상, 예컨대 약 45% 이상, 예를 들어 약 65% 내지 약 90%일 수 있다.
인 함유 실리콘 에피택셜 층이 요구되는 다른 예시적인 실시예에서, 처리 시약들은 TCS 및 DCS를 포함하는 실리콘 소스, 인 소스, 및 HCl을 포함할 수 있다. TCS는 약 200 sccm 내지 약 400 sccm, 예컨대 약 250 sccm 내지 약 350 sccm 범위, 예를 들어 약 300 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. DCS는 약 400 sccm 내지 약 600 sccm, 예컨대 약 350 sccm 내지 약 550 sccm 범위, 예를 들어 약 500 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 예시적인 인 소스는 약 0.1 sccm 내지 약 950 sccm, 예컨대 약 0.5 sccm 내지 약 150 sccm, 예를 들어 약 95 sccm의 유량으로 처리 챔버로 전달될 수 있는 포스핀을 포함한다. HCl은 약 50 sccm 내지 약 200 sccm, 예컨대 약 80 sccm 내지 약 150 sccm 범위, 예를 들어 약 100 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 실리콘 소스 내의 TCS의 농도는 적어도 약 15% 이상, 예컨대 약 25% 이상, 예컨대 약 45% 이상, 예를 들어 약 65% 내지 약 85%일 수 있다. TCS의 농도에 의존하여, 실리콘 소스 내의 DCS의 농도는 적어도 약 15% 이상, 예컨대 약 25% 이상, 예컨대 약 45% 이상, 예를 들어 약 65% 내지 약 85%일 수 있다. 요구되는 경우, 본 실시예에서 설명되는 TCS는 실리콘 테트라클로라이드(SiCl4)로 교체될 수 있다. 일부 실시예들에서, SiCl4, TCS 및 DCS를 포함하는 실리콘 소스가 이용될 수 있다. 그러한 경우에서, SiCl4는 본 실시예에서 논의된 TCS 또는 DCS와 동일한 유량으로 처리 챔버 내에 제공될 수 있다. 이러한 예들 중 임의의 것에서, TCS가 우선 처리 챔버 내로 유동되어 기판의 유전체 표면들을 패시베이션하기 위한 예비 트리트먼트 가스의 역할을 할 수 있고, DCS 및/또는 SiCl4가 그에 후속한다(임의의 요구되는 순서로).
박스(108)에서, 시약들의 혼합물은 기판 표면 상에 인 함유 실리콘 에피택셜 층을 형성하도록 열적으로 반응된다. 프로세스 동안, 처리 챔버 내의 온도는 약 섭씨 550도 내지 약 섭씨 800도, 예를 들어 약 섭씨 600도 내지 약 섭씨 750도, 예컨대 약 섭씨 650도 내지 약 섭씨 725도의 온도로 유지된다. 처리 챔버 내의 압력은 약 150 Torr 이상, 예를 들어 약 300 Torr 내지 약 600 Torr로 유지된다. 저압 퇴적 챔버들이 이용되지 않을 때에는 약 600 Torr를 초과하는 압력들이 이용될 수 있다고 예상된다. 반면에, 저압 퇴적 챔버들 내에서의 전형적인 에피택셜 성장 프로세스들은 약 10 Torr 내지 약 100 Torr의 처리 압력, 및 섭씨 700도를 초과하는 처리 온도를 유지한다. 그러나, 압력을 약 150 Torr 이상, 예를 들어 약 300 Torr 이상으로 증가시킴으로써, 퇴적된 에피택셜 막이 더 낮은 압력의 에피택셜 성장 프로세스들과 비교하여, 더 높은 인 농도(예를 들어, 입방 센티미터 당 약 1×1021 원자 내지 입방 센티미터 당 약 5×1021 원자)로 형성될 수 있다는 것이 관찰되었다.
약 3 sccm 내지 약 5 sccm의 포스핀 유량을 제공할 때, 100 Torr 미만의 압력에서 형성되는 에피택셜 막의 인 농도는 입방 센티미터 당 대략 3×1020 원자이다. 따라서, 더 높은 압력들(예를 들어, 300 Torr 이상)에서 형성되는 에피택셜 층들은 약 100 Torr 이하의 압력들에서 형성되는 에피택셜 막들에 비교하여 인 농도에 있어서 대략 10배의 증가를 경험할 수 있다.
이론에 속박되기를 바라지 않고서, 입방 센티미터 당 약 1×1021 원자 이상의 인 농도에서, 퇴적된 에피택셜 막은 순수하게 인으로 도핑된 실리콘 막이 아니고, 오히려 막은 실리콘과 실리콘 인화물 사이의 합금[예를 들어, Si3P4의 의사입방체 구조(pseudocubic structure)]이라고 여겨진다. 실리콘/실리콘 인화물 합금은 에피택셜 막의 증가된 인장 응력에 기여하는 것으로 여겨진다. 실리콘/실리콘 인화물 합금을 형성할 가능성은 인 농도의 증가에 따라 증가하는데, 왜냐하면 인접한 인 원자들이 상호작용할 확률이 증가되기 때문이다.
약 섭씨 600도 내지 약 섭씨 750도의 프로세스 온도들, 및 300 Torr를 초과하는 압력들에서 형성되는 에피택셜 막들은 충분한 인 농도(예를 들어, 입방 센티미터 당 약 1×1021 원자 이상)로 도핑될 때 증가된 인장 응력을 경험한다. 일반적으로, 선택적 에피택시 프로세스는 유전체 표면(예를 들어, 산화물들 또는 질화물들) 상에서의 최소화된 에피택셜 층 성장과 함께, 실리콘 표면 상에서의 에피택셜 층들의 성장을 허용한다. 에피택시 프로세스 동안, 선택성을 유지하기 위해(즉, 유전체 표면들 상에서의 어떠한 성장도 없이 기판의 실리콘 표면들 상에서의 결정질 성장을 달성하기 위해), 퇴적 가스들, 할로겐 프리커서, 및 반응 온도들은 에피택시 프로세스 전반에서 조정 및 조절될 수 있다. 저온에서는 평활한 모폴로지와 함께 실리콘 에피택시에서의 높은 인 농도 및 원하는 성장률 둘 다를 달성하기 어려운 한편, 본 발명자들은 놀랍게도 TCS를 포함하는 실리콘 소스를 이용하는 인 함유 실리콘 에피택셜 층의 퇴적이 섭씨 600도 이상, 예를 들어 약 섭씨 725도 내지 약 섭씨 800도와 같은 높은 온도들에서의 선택적 성장률을 상당히 촉진시킬 수 있다는 것이 관찰되었다. 임의의 특정 이론에 속박되지 않고서, TCS(SiCl3-H) 내의 더 약한 Si-H 결합은 분해 시에 Si-Cl 반응성 종들(reactive species)을 생성하며, 이것은 유전체 표면들을 패시베이션하고, 그 결과 노출된 유전체 표면들 상에서 더 긴 인큐베이션 시간(incubation time)을 야기하는 것으로 여겨진다. 결과적으로, 할로겐 프리커서가 적게 공급되더라도, 높은 온도들에서 성장 선택성이 증강된다. TCS 및 DCS 둘 다가 실리콘 소스로서 이용되는 경우, DCS 및 SiCl4가 실리콘 소스로서 이용되는 경우, 또는 TCS, DCS 및 SiCl4가 실리콘 소스로서 이용되는 경우에서, 증강된 성장률 및 선택성이 또한 달성될 수 있다.
그러므로, 기판이 유전체 표면 및 실리콘 표면을 포함하는 경우, TCS는 유전체 표면들을 패시베이션하기 위한 예비 트리트먼트 가스로서 이용될 수 있다. 그러한 경우에서, TCS를 포함하는 실리콘 소스가 처리 챔버 내로 유동될 수 있고, DCS가 그에 후속한다. 기판은 (기판의 크기에 의존하는) 미리 결정된 기간, 예를 들어 약 1초 내지 약 120초, 예를 들어 약 5초 내지 약 60초, 예를 들어 약 10초 내지 약 30초 동안 TCS 예비 트리트먼트 가스에 노출될 수 있다.
아래의 표 1은 본 개시내용의 실시예들에 따라, 상이한 유동 증가들로 공급된 DCS 단독 및 DCS+TCS를 이용하여 형성된 인 함유 에피택셜 층의 선택적 성장률에 대한 개선 및 인 농도를 보여준다. 표 1에 나타난 모든 예들에서, DCS는 약 500 sccm의 유량으로 제공되었고, TCS는 각각 약 30 sccm, 60 sccm, 120 sccm, 및 240 sccm의 유량으로 제공되었다. 포스핀은 약 950 sccm(H2 내에서 10%)의 유량으로 제공되었다. HCl(보여지지 않음)은 약 100 sccm의 유량으로 제공되었다. 캐리어 가스의 역할을 하는 질소 가스(보여지지 않음)는 약 3 SLM의 유량으로 제공되었다. 모든 예들에서, 처리 챔버는 약 섭씨 650도로 가열 및 유지되었고, 챔버 압력은 약 300 Torr였다. 이 부분 및 본 개시내용 전체에서 설명되는 프로세스 조건들은 300mm 직경의 기판에 기초한 것이다.
실리콘 소스 선택적 GR
(Å/min)
 GR 개선 % [P] SIMS에 의함
(원자/cc)
1 DCS 23 - 2.20×1021
2 DCS + TCS (30 sccm) 26 13 2.33×1021
3 DCS + TCS (60 sccm) 27 17 2.38×1021
4 DCS + TCS (120 sccm) 28 21 2.45×1021
5 DCS + TCS (240 sccm) 31 35 2.50×1021
예 1-5에서 볼 수 있는 바와 같이, 에피택셜 프로세스 동안 TCS가 DCS에 첨가될 때, 선택적 성장률은 유리하게도 약 23 Å/min으로부터 약 31 Å/min으로 증가되었으며, 이것은 약 35% 개선이다. 그 동안에, 인 농도는 입방 센티미터 당 약 2.20×1021 원자로부터 입방 센티미터 당 약 2.50×1021 원자로 증가되었다. 인 농도가 더 크다는 것은, TCS의 첨가가 선택적 성장률을 증대시키면서 층 내로의 인 통합을 증강시킨다는 것을 시사한다. 성장률 증대는 또한 위에서 표 1에 보여진 예 1-5에 대해 선형 피팅된 라인을 이용하여 플로팅된 선택적 성장률 대 TCS 첨가를 보여주는 그래프인 도 2에서 입증된다.
박스들(106 및 108)에서의 에피택셜 프로세스는 미리 결정된 두께 및/또는 막 프로파일이 달성될 때까지 반복 또는 유지될 수 있다.
본 개시내용의 실시예들에서 설명된 개념은 다른 재료들을 형성하기 위한 에피택시 프로세스에도 적용가능하는 점에 유의해야 한다. 몇몇 가능한 예들은 로직 및 메모리 응용들에서 이용될 수 있는 도핑되지 않은 실리콘, SiGe/SiGe:B, Si:CP, 순수 Ge, GeSn, GeP, GeB, 또는 GeSnB 등을 포함할 수 있다. 그러한 경우들에서, 가능한 실리콘 프리커서들은 도 1에 관련하여 위에서 설명된 것들과 동일할 수 있고, 가능한 게르마늄 프리커서들은 GeH4 및 Ge2H6를 포함할 수 있지만 그에 한정되지 않는다. 성장률을 촉진하기 위해 이용될 수 있는 할로겐화된 게르마늄의 예들은 GeCl4, GeHCl3, Ge2Cl6, Ge3Cl8 등을 포함할 수 있지만, 그에 한정되지 않는다.
게르마늄 함유 에피택셜 층이 요구되는 실시예에서, 처리 챔버는 약 섭씨 550도 내지 약 섭씨 800도, 예를 들어 약 섭씨 600도 내지 약 섭씨 750도, 예컨대 약 섭씨 650도 내지 약 섭씨 725도 범위의 온도로 유지될 수 있다. 처리 시약들은 게르마늄 소스, 도펀트 소스, 및 할로겐을 포함하는 프리커서 가스를 포함할 수 있다. 도펀트 소스 및 할로겐은 도 1에 관련하여 위에 논의된 것들일 수 있다. 예를 들어, 도펀트 가스는 인, 붕소, 비소, 갈륨 또는 알루미늄을 포함할 수 있다. 할로겐 프리커서는 염소 가스 또는 염화 수소를 포함할 수 있다. 위에서 논의된 게르마늄 프리커서들 또는 할로겐화된 게르마늄과 같은 게르마늄 소스는 약 200 sccm 내지 약 400 sccm, 예컨대 약 250 sccm 내지 약 350 sccm 범위, 예를 들어 약 300 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 대안적으로, 게르마늄 소스는 위에서 논의된 할로겐화된 게르마늄 및 게르마늄 프리커서들 둘 다를 포함할 수 있다. 예시적인 도펀트 소스는 약 0.1 sccm 내지 약 950 sccm, 예컨대 약 0.5 sccm 내지 약 150 sccm, 예를 들어 약 95 sccm의 유량으로 처리 챔버로 전달될 수 있는 포스핀을 포함한다. HCl과 같은 할로겐 프리커서는 약 50 sccm 내지 약 200 sccm, 예컨대 약 80 sccm 내지 약 150 sccm 범위, 예를 들어 약 110 sccm의 유량으로 처리 챔버 내에 제공될 수 있다. 처리 챔버 내의 압력은 약 150 Torr 이상, 예를 들어 약 300 Torr 내지 약 600 Torr로 유지될 수 있다. 퇴적된 게르마늄 에피택셜 막은 입방 센티미터 당 약 1×1021 원자 내지 입방 센티미터 당 약 5×1021 원자의 더 높은 인 농도로 형성된다.
일부 실시예들에서, 처리 챔버 내에서의 게르마늄 소스 및 할로겐 프리커서의 유동 비는 약 20:1 내지 약 3:1, 예를 들어 약 12:1 내지 약 6:1, 예를 들어 약 10:1 내지 8:1일 수 있다. 퇴적 가스 내에서 2개의 게르마늄 소스, 예를 들어 게르마늄 프리커서 및 할로겐화된 게르마늄이 이용되는 경우, 게르마늄 프리커서들:HCl의 유동 비는 약 12:1 내지 약 6:1, 예를 들어 약 10:1 내지 약 8:1일 수 있는 한편, 할로겐화된 게르마늄:HCl의 유동 비는 약 3:1 내지 약 1.5:1, 예를 들어 약 2:1 내지 약 1.8:1일 수 있다. 본 명세서에서 언급되는 게르마늄 프리커서들, 할로겐화된 게르마늄, 및 HCl은 본 명세서에서 설명된 유동 비를 이용하는, 본 개시내용에 설명된 임의의 게르마늄 소스 및 할로겐 프리커서일 수 있음이 예상된다.
본 개시내용의 혜택들은 트리클로로실란(TCS)을 포함하는 실리콘 소스, 인 도펀트 소스, 및 할로겐 분자들을 포함하는 프리커서 가스를 이용하여 인 함유 실리콘 층을 위한 선택적 에피택시 프로세스의 성장률 및 선택성을 촉진하는 것을 포함한다. 증가된 프로세스 압력들은, 약 섭씨 800도 미만의 감소된 프로세스 온도들과 결합하여, 수율을 희생시키지 않고서, 입방 센티미터 당 3×1021 원자 이상의 인 농도를 갖는 실리콘 에피택셜 막의 형성, 및 유전체 표면들로부터의 가능한 실리콘 핵들의 효과적인 제거를 허용한다. 높은 인 농도는 퇴적된 에피택셜 막 내에 응력을 유도하고, 그에 의해 인장 응력을 증가시키며, 이는 증가된 캐리어 이동도 및 개선된 디바이스 성능으로 이어진다.
상술한 것은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 실시예들 및 추가의 실시예들은 그것의 기본 범위로부터 벗어나지 않고서 만들어질 수 있다.

Claims (20)

  1. 기판 상에 막을 형성하는 방법으로서,
    처리 챔버 내에 배치된 기판을 섭씨 550도 내지 섭씨 800도의 온도로 가열하는 단계; 및
    상기 기판 상에, 인을 포함하는, 탄소를 함유하지 않는(carbon-free) 실리콘 함유 에피텍셜 층(silicon containing epitaxial layer)을 퇴적하기 위해 퇴적 프로세스 동안 트리클로로실란(TCS)를 포함하는 실리콘 소스, 인 소스 및 할로겐을 포함하는 가스에 상기 기판을 노출하는 단계
    를 포함하고, 상기 탄소를 함유하지 않는 실리콘 함유 에피택셜 층은 입방 센티미터당 1×1021개의 원자 이상의 인 농도를 갖고, 상기 탄소를 함유하지 않는 실리콘 함유 에피택셜 층은 150 Torr 이상의 챔버 압력에서 퇴적되는, 방법.
  2. 제1항에 있어서, 상기 챔버 압력은 300 Torr 내지 600 Torr인, 방법.
  3. 제1항에 있어서, 상기 할로겐은 염소 가스 또는 염화수소인, 방법.
  4. 제3항에 있어서, 상기 염화수소는 1초 내지 5초의 미리 결정된 간격으로 상기 처리 챔버 내로 유동되는, 방법.
  5. 제1항에 있어서, 상기 실리콘 소스는 디클로로실란(DCS)을 더 포함하고, 상기 실리콘 소스 내의 TCS의 농도는 65% 내지 90%인, 방법.
  6. 제1항에 있어서, 상기 할로겐은 염화수소(HCl)이고, 상기 실리콘 소스 및 상기 할로겐의 유동비는 12:1 내지 6:1인, 방법.
  7. 제1항에 있어서,
    상기 처리 챔버 내에 게르마늄 함유 가스를 도입하는 단계를 더 포함하고, 상기 탄소를 함유하지 않는 실리콘 함유 에피택셜 층은 도핑된 실리콘 게르마늄인, 방법.
  8. 제1항에 있어서, 상기 실리콘 소스는 실리콘 테트라클로라이드(SiCl4)를 더 포함하는, 방법.
  9. 기판 상에 에피택셜 막을 형성하는 방법으로서,
    처리 챔버에 기판을 제공하는 단계 - 상기 기판은 실리콘 표면 및 유전체 표면을 포함함 -;
    상기 유전체 표면을 패시베이션하기 위해, 섭씨 550도 내지 섭씨 800도의 온도에서 트리클로로실란(TCS)를 포함하는 전처리(pre-treatment) 가스에 상기 기판을 노출하는 단계; 및
    상기 처리 챔버 내에 TCS를 공급하는 동안, 상기 기판 상에 탄소를 함유하지 않는 실리콘 함유 에피택셜 층을 퇴적하기 위해 퇴적 프로세스 동안 300 Torr 이상의 챔버 압력에서 상기 처리 챔버 내에 실리콘 함유 프리커서, 도펀트 소스 및 할로겐을 도입하는 단계
    를 포함하고, 상기 탄소를 함유하지 않는 실리콘 함유 에피택셜 층은 입방 센티미터 당 1×1021개 원자 이상의 도펀트 농도를 갖는, 방법.
  10. 제9항에 있어서, 상기 도펀트 소스는 인, 붕소, 비소, 갈륨 또는 알루미늄을 포함하는, 방법.
  11. 제9항에 있어서, 상기 도펀트 소스는 인을 포함하고, 상기 탄소를 함유하지 않는 실리콘 함유 에피택셜 층은 Si3P4인, 방법.
  12. 제9항에 있어서, 상기 할로겐은 염소 가스 또는 염화수소인, 방법.
  13. 제9항에 있어서, 상기 실리콘 함유 프리커서는 디클로로실란(DCS) 및 테트라클로라이드(SiCl4) 중 하나 이상을 포함하는, 방법.
  14. 제13항에 있어서, 상기 할로겐 및 TCS의 유동비는 12:1 내지 6:1이고, 상기 할로겐 및 DCS의 유동비는 3:1 내지 1.5:1인, 방법.
  15. 제9항에 있어서, 상기 처리 챔버 내에 TCS를 공급하는 동안 실리콘 함유 프리커서, 도펀트 소스 및 할로겐을 상기 처리 챔버 내에 도입하는 단계에서, TCS의 농도는 65% 내지 90%인, 방법.
  16. 제9항에 있어서, 상기 처리 챔버 내에 TCS를 공급하는 동안, 상기 처리 챔버 내에 게르마늄 함유 가스를 도입하는 단계를 더 포함하는, 방법.
  17. 기판 상에 막을 형성하는 방법으로서,
    처리 챔버 내에 배치된 기판을 섭씨 600도 내지 섭씨 750도의 온도로 가열하는 단계;
    퇴적 프로세스 동안 상기 처리 챔버 내에 가스 혼합물을 도입하는 단계 -상기 가스 혼합물은 게르마늄 소스, 할로겐화된 게르마늄 프리커서, 도펀트 소스, 및 할로겐으로 본질적으로 구성되고, 상기 게르마늄 소스:할로겐의 유동비는 6:1 내지 12:1이고, 할로겐화된 게르마늄 프리커서:할로겐의 유동비는 1.5:1 내지 3:1임 -; 및
    탄소를 함유하지 않는 게르마늄 함유 에피텍셜 층을 상기 기판 상에 퇴적하는 단계
    를 포함하고, 상기 게르마늄 함유 에피택셜 층은 입방 센티미터 당 1×1021개 원자 이상의 도펀트 농도를 갖고, 상기 게르마늄 함유 에피택셜 층은 300 Torr 이상의 챔버 압력에서 퇴적되는, 방법.
  18. 제17항에 있어서, 상기 게르마늄 소스는 GeH4, Ge2H6, 또는 그들의 조합을 포함하고, 상기 할로겐화된 게르마늄 프리커서는 GeCl4, GeHCl3, Ge2Cl6, 또는 Ge3Cl8를 포함하는, 방법.
  19. 제17항에 있어서, 상기 도펀트 소스는 인, 붕소, 비소, 갈륨 또는 알루미늄을 포함하는, 방법.
  20. 제17항에 있어서, 상기 할로겐은 염소 가스 또는 염화수소인, 방법.
KR1020217031829A 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법 KR102534730B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562146046P 2015-04-10 2015-04-10
US62/146,046 2015-04-10
PCT/US2016/022702 WO2016164152A1 (en) 2015-04-10 2016-03-16 Method to enhance growth rate for selective epitaxial growth
KR1020177032437A KR102311055B1 (ko) 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177032437A Division KR102311055B1 (ko) 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법

Publications (2)

Publication Number Publication Date
KR20210122918A KR20210122918A (ko) 2021-10-12
KR102534730B1 true KR102534730B1 (ko) 2023-05-26

Family

ID=57073335

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177032437A KR102311055B1 (ko) 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
KR1020217031829A KR102534730B1 (ko) 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177032437A KR102311055B1 (ko) 2015-04-10 2016-03-16 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법

Country Status (6)

Country Link
US (2) US9881790B2 (ko)
KR (2) KR102311055B1 (ko)
CN (2) CN107430994B (ko)
DE (1) DE112016001675B4 (ko)
TW (1) TWI725019B (ko)
WO (1) WO2016164152A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US9842929B1 (en) * 2016-06-09 2017-12-12 International Business Machines Corporation Strained silicon complementary metal oxide semiconductor including a silicon containing tensile N-type fin field effect transistor and silicon containing compressive P-type fin field effect transistor formed using a dual relaxed substrate
US10217630B2 (en) * 2016-11-24 2019-02-26 Tokyo Electron Limited Method of forming silicon-containing film
US10504723B2 (en) 2017-01-05 2019-12-10 Applied Materials, Inc. Method and apparatus for selective epitaxy
JP7012563B2 (ja) * 2018-03-05 2022-01-28 東京エレクトロン株式会社 成膜方法および成膜装置
US10971366B2 (en) 2018-07-06 2021-04-06 Applied Materials, Inc. Methods for silicide deposition

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234488A1 (en) 2003-10-10 2006-10-19 Yihwan Kim METHODS OF SELECTIVE DEPOSITION OF HEAVILY DOPED EPITAXIAL SiGe
US20100163997A1 (en) 2008-12-29 2010-07-01 Texas Instruments Incorporated Epitaxial deposition-based processes for reducing gate dielectric thinning at trench edges and integrated circuits therefrom
JP2011044692A (ja) 2009-07-24 2011-03-03 Sumco Corp エピタキシャルウェーハおよびその製造方法
US20110124169A1 (en) 2009-08-06 2011-05-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US20130210221A1 (en) 2012-02-13 2013-08-15 Yi-Chiau Huang Selective epitaxial germanium growth on silicon-trench fill and in situ doping
US20130320429A1 (en) 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill
US20140106547A1 (en) 2011-02-08 2014-04-17 Applied Materials, Inc. Epitaxy of high tensile silicon alloy for tensile strain applications

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316958A (en) 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
JP3121131B2 (ja) 1991-08-09 2000-12-25 アプライド マテリアルズ インコーポレイテッド 低温高圧のシリコン蒸着方法
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
JPH09190979A (ja) 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JPH1041321A (ja) 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US7176111B2 (en) 1997-03-28 2007-02-13 Interuniversitair Microelektronica Centrum (Imec) Method for depositing polycrystalline SiGe suitable for micromachining and devices obtained thereof
DE19840238C1 (de) 1998-09-03 2000-03-16 Siemens Ag Verfahren zur Herstellung einer dotierten Siliziumschicht und mikroelektronische Struktur mit einem leitfähigen Element aus dotiertem Silizium
US6346452B1 (en) 1999-05-03 2002-02-12 National Semiconductor Corporation Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
WO2002080245A1 (en) 2001-03-30 2002-10-10 Koninklijke Philips Electronics N.V. Phosphorus dopant control in low-temperature si and sige epitaxy
US6869579B2 (en) 2001-07-09 2005-03-22 Nippon Sanso Corporation Process for treating exhaust gas
JP3660897B2 (ja) 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3964828B2 (ja) 2003-05-26 2007-08-22 株式会社東芝 半導体装置
US20100120235A1 (en) * 2008-11-13 2010-05-13 Applied Materials, Inc. Methods for forming silicon germanium layers
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US20060071213A1 (en) 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
KR100601976B1 (ko) 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US7195985B2 (en) 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
JP2008092336A (ja) 2006-10-03 2008-04-17 Canon Inc 情報処理装置、送信機、情報処理システム、及びその方法
JP5181466B2 (ja) * 2006-11-16 2013-04-10 ソニー株式会社 半導体装置の製造方法および半導体装置
US7960236B2 (en) 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8394196B2 (en) 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
KR20080067442A (ko) 2007-01-16 2008-07-21 주식회사 하이닉스반도체 플래시 메모리 소자의 형성 방법
US8574979B2 (en) 2007-05-18 2013-11-05 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8685845B2 (en) 2010-08-20 2014-04-01 International Business Machines Corporation Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
US8993418B2 (en) * 2010-11-19 2015-03-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Shallow heavily doped semiconductor layer by cyclic selective epitaxial deposition process
KR20130037551A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 반도체 장치의 형성 방법 및 그에 의해 형성되는 반도체 장치
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
US9184290B2 (en) 2014-04-02 2015-11-10 International Business Machines Corporation Method of forming well-controlled extension profile in MOSFET by silicon germanium based sacrificial layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234488A1 (en) 2003-10-10 2006-10-19 Yihwan Kim METHODS OF SELECTIVE DEPOSITION OF HEAVILY DOPED EPITAXIAL SiGe
US20100163997A1 (en) 2008-12-29 2010-07-01 Texas Instruments Incorporated Epitaxial deposition-based processes for reducing gate dielectric thinning at trench edges and integrated circuits therefrom
JP2011044692A (ja) 2009-07-24 2011-03-03 Sumco Corp エピタキシャルウェーハおよびその製造方法
US20110124169A1 (en) 2009-08-06 2011-05-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US20140106547A1 (en) 2011-02-08 2014-04-17 Applied Materials, Inc. Epitaxy of high tensile silicon alloy for tensile strain applications
US20130210221A1 (en) 2012-02-13 2013-08-15 Yi-Chiau Huang Selective epitaxial germanium growth on silicon-trench fill and in situ doping
US20130320429A1 (en) 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill

Also Published As

Publication number Publication date
CN114551229A (zh) 2022-05-27
TW201709281A (zh) 2017-03-01
TW202139265A (zh) 2021-10-16
CN107430994B (zh) 2022-02-18
KR20210122918A (ko) 2021-10-12
US20160300715A1 (en) 2016-10-13
US10128110B2 (en) 2018-11-13
KR20170137151A (ko) 2017-12-12
DE112016001675T5 (de) 2017-12-21
TWI725019B (zh) 2021-04-21
CN107430994A (zh) 2017-12-01
US9881790B2 (en) 2018-01-30
WO2016164152A1 (en) 2016-10-13
KR102311055B1 (ko) 2021-10-12
US20180158682A1 (en) 2018-06-07
DE112016001675B4 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
TWI729023B (zh) 拉伸應力與低接觸電阻的新材料以及形成方法
KR102534730B1 (ko) 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
JP5571287B2 (ja) 化学気相成長によって置換的に炭素でドーピングされた結晶性Ｓｉ含有材料を製造する方法
US7897495B2 (en) Formation of epitaxial layer containing silicon and carbon
US7776698B2 (en) Selective formation of silicon carbon epitaxial layer
US20120024223A1 (en) Thin films and methods of making them using cyclohexasilane
US9064960B2 (en) Selective epitaxy process control
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
US20080138955A1 (en) Formation of epitaxial layer containing silicon
US9460918B2 (en) Epitaxy of high tensile silicon alloy for tensile strain applications
TWI836199B (zh) 提高選擇性磊晶生長之生長速率的方法
US20180019121A1 (en) Method and material for cmos contact and barrier layer
TW202412074A (zh) 提高選擇性磊晶生長之生長速率的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
GRNT Written decision to grant