KR101821707B1 - 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시 - Google Patents

인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시 Download PDF

Info

Publication number
KR101821707B1
KR101821707B1 KR1020137023436A KR20137023436A KR101821707B1 KR 101821707 B1 KR101821707 B1 KR 101821707B1 KR 1020137023436 A KR1020137023436 A KR 1020137023436A KR 20137023436 A KR20137023436 A KR 20137023436A KR 101821707 B1 KR101821707 B1 KR 101821707B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon
film
phosphorus
epitaxial layer
Prior art date
Application number
KR1020137023436A
Other languages
English (en)
Other versions
KR20140057193A (ko
Inventor
치유안 예
수빈 리
사우랍 쵸프라
이환 김
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140057193A publication Critical patent/KR20140057193A/ko
Application granted granted Critical
Publication of KR101821707B1 publication Critical patent/KR101821707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 실시예들은 일반적으로 반도체 디바이스들 상에 실리콘 에피택셜 층들을 형성하기 위한 방법들에 관한 것이다. 상기 방법들은 증대된 압력과 감소된 온도에서 기판 상에 실리콘 에피택셜 층을 형성하는 단계를 포함한다. 상기 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 가지며, 탄소가 추가되지 않고 형성된다. 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도는 증착된 층의 인장 변형을 증대시키고, 이에 따라, 채널 이동성을 개선시킨다. 에피택셜 층은 실질적으로 탄소가 없기 때문에, 에피택셜 층은 보통 탄소-함유 에피택셜 층들과 관련된 필름 형성 및 품질 문제들로 곤란을 겪지 않는다.

Description

인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시{EPITAXY OF HIGH TENSILE SILICON ALLOY FOR TENSILE STRAIN APPLICATIONS}
본 발명의 실시예들은 일반적으로 반도체 제조 프로세스들 및 디바이스들의 분야에 관한 것으로, 더 구체적으로, 반도체 디바이스들을 형성하기 위한 실리콘-함유 필름들의 증착 방법들에 관한 것이다.
금속-산화물 반도체 전계-효과 트랜지스터(MOSFET)들의 크기 감소는 집적 회로들의 단위 기능당 비용, 밀도 및 속도 성능의 지속적인 개선을 가능하게 했다. 트랜지스터의 성능을 개선하는 방법 중 하나는 트랜지스터 채널 영역에 응력을 인가하는 것이다. 응력은 반도체 결정 격자를 왜곡(예컨대, 변형)시키며, 결과적으로 왜곡은 반도체의 전하 수송 특성들 및 밴드 정렬에 영향을 미친다. 완성된 디바이스에서 응력의 크기를 제어함으로써, 제조업체들은 캐리어 이동성을 증대시키고, 디바이스 성능을 개선시킬 수 있다. 트랜지스터 채널 영역내에 응력을 도입하는 몇 가지 기존 접근법들이 존재한다.
트랜지스터 채널 영역내에 응력를 도입하는 그러한 접근법 중 하나는 영역의 형성 동안에 영역내에 탄소를 결합시키는 것이다. 영역에 존재하는 탄소는 반도체 결정 격자에 영향을 미침으로써, 응력를 유도한다. 그러나, 에피택셜 증착(epitaxially-deposited) 필름들의 품질은 필름 내부의 탄소 농도가 증가할수록 감소한다. 따라서, 필름 품질이 수용할 수 없을 정도가 되기 전에 유도할 수 있는 인장 응력의 양에 제한이 있다.
일반적으로, 약 1 원자%를 초과하는 탄소 농도는 필름 품질을 심각하게 저하시키고, 필름 성장 문제들의 발생 가능성을 높인다. 예컨대, 에피택셜 성장 대신, 원하지 않는 다결정 또는 비정질 실리콘 성장과 같은 필름 성장 문제들이 1 원자%를 초과하는 탄소 농도의 존재로 인하여 발생할 수 있다. 따라서, 탄소 결합을 통해 필름의 인장 응력을 증가시킴으로써 얻을 수 있는 이익들은 1 원자% 또는 그 미만의 탄소 농도를 가진 필름들로 제한된다. 또한, 1 원자% 미만의 탄소를 포함한 필름들도 여전히 약간의 필름 품질 문제들을 경험한다.
따라서, 실질적으로 탄소가 없는 고인장 응력 에피택셜 필름을 생산할 필요가 있다.
본 발명의 실시예들은 일반적으로 반도체 디바이스들 상에 실리콘 에피택셜 층들을 형성하기 위한 방법들에 관한 것이다. 상기 방법들은 증대된 압력과 감소된 온도에서 기판 상에 실리콘 에피택셜 층을 형성하는 단계를 포함한다. 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 가지며, 탄소가 추가되지 않고 형성된다. 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도는 증착된 층의 인장 변형을 증대시키고, 이에 따라, 채널 이동성을 개선시킨다. 에피택셜 층이 실질적으로 탄소가 없기 때문에, 에피택셜 층은 보통 탄소-함유 에피택셜 층들과 관련된 필름 형성 및 품질 문제들로 곤란을 겪지 않는다.
일 실시예에서, 기판 상에 필름을 형성하는 방법은 프로세싱 챔버 내부에 기판을 배치하는 단계; 및 기판을 약 550℃ 내지 약 700℃ 범위 내의 온도로 가열하는 단계를 포함한다. 그런 다음에, 하나 또는 둘 이상의 프로세스 가스들을 프로세싱 챔버내에 도입한다. 하나 또는 둘 이상의 프로세스 가스들은 실리콘 소오스와 인 소오스를 포함한다. 그런 다음에, 실질적으로 탄소가 없는(carbon-free) 실리콘 에피택셜 층을 기판 상에 증착한다. 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 갖는다. 실질적으로 탄소가 없는 실리콘 에피택셜 층은 약 300 Torr 또는 그 초과의 챔버 압력에서 증착된다.
또 다른 실시예에서, 기판 상에 필름을 형성하는 방법은 프로세싱 챔버 내부에 기판을 배치하는 단계 및 기판을 약 600℃ 내지 약 650℃ 범위 내의 온도로 가열하는 단계를 포함한다. 그런 다음에, 하나 또는 둘 이상의 프로세스 가스들이 프로세싱 챔버내에 도입된다. 하나 또는 둘 이상의 프로세스 가스들은 실리콘 소오스와 인 소오스를 포함한다. 그런 다음에, 실질적으로 탄소가 없는 실리콘 에피택셜 층이 기판 상에 증착된다. 실질적으로 탄소가 없는 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 갖고, 약 300 Torr 또는 그 초과의 챔버 압력에서 증착된다.
또 다른 실시예에서, 기판 상에 필름을 형성하는 방법은 프로세싱 챔버 내부에 기판을 배치하는 단계 및 기판을 약 550℃ 내지 약 750℃ 범위 내의 온도로 가열하는 단계를 포함한다. 그런 다음에, 인과 적어도 하나의 실란 또는 디실란이 프로세싱 챔버내에 도입되고, 실질적으로 탄소가 없는 실리콘 에피택셜 층이 기판 상에 증착된다. 실질적으로 탄소가 없는 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 갖고, 약 150 Torr 또는 그 초과의 챔버 압력에서 증착된다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 인-함유 실리콘 에피택셜 층을 형성하는 방법을 도시한 흐름도이다.
도 2는 본 발명의 실시예들에 따라 형성된 필름의 도펀트 프로파일을 도시한 그래프이다.
도 3은 도 2의 필름의 인장 응력을 도시한 그래프이다.
이해를 용이하게 하기 위하여, 도면들에서 공통되는 동일한 요소들은 가능한 한 동일한 참조번호들을 사용하여 표시하였다. 일 실시예에 개시된 요소들이 구체적인 언급 없이 다른 실시예들에서도 유리하게 사용될 수 있음이 고려된다.
본 발명의 실시예들은 일반적으로 반도체 디바이스들 상에 실리콘 에피택셜 층들을 형성하기 위한 방법들에 관한 것이다. 상기 방법들은 증대된 압력과 감소된 온도에서 기판 상에 실리콘 에피택셜 층을 형성하는 단계를 포함한다. 실리콘 에피택셜 층은 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도를 가지며, 탄소가 추가되지 않고 형성된다. 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도는 증착된 층의 인장 변형을 증대시키고, 이에 따라, 채널 이동성을 개선시킨다. 에피택셜 층이 실질적으로 탄소가 없기 때문에, 에피택셜 층은 보통 탄소-함유 에피택셜 층들과 관련된 필름 형성 및 품질 문제들로 곤란을 겪지 않는다. 본 명세서에서 사용된 바와 같이 "실질적으로 탄소가 없는"이라는 것은 탄소-함유 전구체를 사용하지 않고 형성된 필름을 의미한다; 그러나, 오염으로 인해 소량의 탄소가 필름에 존재할 수 있는 것이 고려된다.
본 발명의 실시예들은 캘리포니아주 산타 클라라에 소재한 어플라이드 머티어리얼스 인코포레이티드로부터 구할 수 있는 CENTURA®RP Epi 챔버에서 실시될 수 있다. 다른 제조업체들로부터 구할 수 있는 것들을 포함하여, 다른 챔버들이 본 발명의 실시예들을 실시하기 위해 사용될 수 있는 것이 고려된다.
도 1은 인-함유 실리콘 에피택셜 층을 형성하는 방법을 도시한 흐름도(100)이다. 단계(102)에서, 단결정 실리콘 기판이 프로세싱 챔버 내부에 배치된다. 단계(104)에서, 기판이 미리 결정된 온도로 가열된다. 기판은 일반적으로 약 550℃ 내지 약 700℃ 범위 내의 온도로 가열된다. 프로세스 시약들을 열 분해하고 기판 상에 에피택셜 필름을 증착하기에 충분한 최저 온도로 기판을 가열함으로써, 완성된 디바이스의 열적 예산(thermal budget)을 최소화하는 것이 바람직하다. 그러나, 증대된 온도는 일반적으로 증대된 처리량으로 이어지기 때문에, 제조 요구 조건들에 의해 지시된 바에 따라 더 높은 온도들이 사용될 수 있는 것이 고려된다.
단계(106)에서, 하나 또는 둘 이상의 프로세싱 시약들을 포함하는 프로세스 가스들이 프로세싱 챔버내에 도입된다. 프로세스 가스들은 기판 상에 인-함유 실리콘 에피택셜 층을 증착하기 위해 인 소오스와 실리콘 소오스를 포함한다. 선택적으로, 하나 또는 둘 이상의 프로세스 가스들은 선택적 증착 프로세스들을 실시할 때 에칭제(etchant)뿐만 아니라 프로세싱 챔버에 실리콘 소오스와 인 소오스를 전달하기 위한 캐리어 가스를 포함할 수 있다.
예시적인 인 소오스는 약 2 sccm 내지 약 30 sccm 또는 그 초과의 속도로 프로세싱 챔버에 전달될 수 있는 포스핀(phosphine)을 포함한다. 예컨대, 포스핀의 유량은 약 12 sccm 내지 약 15 sccm일 수 있다. 적당한 캐리어 가스는 질소, 수소, 또는 증착 프로세스에 대해 불활성인 다른 가스들을 포함한다. 캐리어 가스는 약 3 SLM 내지 약 30 SLM의 범위 내의 유량으로 프로세싱 챔버에 제공될 수 있다. 적당한 실리콘 소오스들은 디클로로실란, 실란 및 디실란을 포함한다. 실리콘 소오스는 약 300 sccm 내지 400 sccm의 유량으로 프로세싱 챔버에 전달될 수 있다. 다른 실리콘 소오스들과 인 소오스들이 고려될 수 있지만, 프로세싱 분위기에 대한 탄소 추가를 최소화하는 것이 일반적으로 바람직하므로, 탄소-함유 전구체들은 피해야 한다.
단계(108)에서, 시약들의 혼합물은, 반응하고 기판 표면 상에 인-함유 실리콘 에피택셜 층을 증착하도록 열적으로 추진(driven)된다. 증착 프로세스 동안에, 프로세싱 챔버 내의 압력은 약 150 Torr 또는 그 초과에서, 예컨대, 약 300 Torr 내지 약 600 Torr에서 유지된다. 저압 증착 챔버들을 채용하지 않을 경우, 약 600 Torr를 초과하는 압력들이 사용될 수 있는 것이 고려된다. 반면에, 저압 증착 챔버들에서 통상적인 에피택셜 성장 프로세스들은 약 10 Torr 내지 약 100 Torr의 프로세싱 압력과, 700℃를 초과하는 프로세싱 온도를 유지한다. 그러나, 압력을 약 150 Torr 또는 그 초과로 증대시킴으로써, 더 낮은 압력의 에피택셜 성장 프로세스들에 비해 더 높은 인 농도를 갖는(예컨대, 약 1×1021 atoms/㎤ 내지 약 5×1021 atoms/㎤) 증착된 에피택셜 필름이 형성된다. 또한, 저압 증착들 동안에 제공되는 인 소오스 가스의 높은 유량들은 기판의 "표면 중독(surface poisoning)"을 종종 초래하고, 이는 에피택셜 형성을 억제한다. 300 Torr를 초과하는 압력에서 프로세싱할 때, 중독 효과를 압도하는 실리콘 소오스 플럭스(flux)로 인해, 통상적으로 표면 중독을 겪지 않는다. 따라서, 높은 도펀트 유량들을 이용하는 에피택셜 프로세스들을 위해서 증대된 프로세싱 압력들이 바람직하다.
100 Torr 미만의 압력에서 형성되는 에피택셜 필름의 인 농도는, 약 3 sccm 내지 약 5 sccm의 인 유량을 제공할 때, 대략 3×1020 atoms/㎤이다. 따라서, 더 높은 압력들(예컨대, 300 Torr 또는 그 초과)에서 형성되는 에피택셜 층들은 약 100 Torr 또는 그 미만의 압력들에서 형성되는 에피택셜 필름들에 비해 인 농도가 대략 10배 증가하는 것을 경험한다. 약 1×1021 atoms/㎤ 또는 그 초과의 인 농도에서, 증착되는 에피택셜 필름은 순수하게 인으로 도핑된 실리콘 필름이 아니고, 그보다는, 필름이 실리콘과 실리콘 인화물(예컨대, 의사입방성 Si3P4) 사이의 합금인 것으로 생각된다. 실리콘/실리콘 인화물 합금은 에피택셜 필름의 인장 응력의 증대에 기여하는 것으로 생각된다. 실리콘/실리콘 인화물 합금의 형성 가능성은 더 높은 인의 농도들에서 증가하는데, 이는 인접한 인 원자들이 상호 작용할 가능성이 증가되기 때문이다.
약 550℃ 내지 약 750℃의 프로세스 온도들과 300 Torr를 초과하는 압력들에서 형성되는 에피택셜 필름들은 충분한 인 농도(예컨대, 약 1×1021 atoms/㎤ 또는 그 초과)로 도핑될 때 인장 응력의 증대를 경험한다. 이러한 조건들 하에서 형성되는 탄소가 없는 에피택셜 필름들은 대략 1 ㎬ 내지 약 1.5 ㎬의 인장 응력을 경험하게 되고, 이는 약 1.5%의 탄소를 함유한 저압 실리콘 에피택셜 필름과 동일하다. 그러나, 상술한 바와 같이, 약 1%를 초과하는 탄소를 함유한 에피택셜 필름들은 필름 품질의 감소로 곤란을 겪고, 따라서 바람직하지 않다. 또한, 통상적으로, 탄소-도핑된 실리콘 에피택시 프로세스들은 프로세스 복잡성과 비용을 증대시키는 순환식 증착-에칭 프로세스들을 이용한다. 본 명세서에 개시된 실시예들에 따라 에피택셜 필름을 제조하면, 필름이 1.5% 탄소-함유 에피택셜 필름과 동일하거나 그보다 더 큰 인장 응력을 갖게 될 뿐만 아니라, 탄소가 없는 필름의 저항이 또한 더 낮다(예컨대, 약 0.9 mΩ-㎝에 비해 약 0.6 mΩ-㎝). 따라서, 탄소-함유 에피택셜 필름들과 비교하면, 실질적으로 탄소가 없는 에피택셜 필름은 더 높은 필름 품질, 더 낮은 저항 및 등가의 인장 응력을 나타낸다.
에피택셜-성장 필름의 인장 변형은 에피택셜 성장 프로세스 동안에 증착 온도를 저감함으로써 더 증대될 수 있다. 제 1 예에서, 인-도핑된 실리콘 에피택셜 필름은 700 Torr의 챔버 압력과 약 750℃의 온도에서 증착된다. 300 sccm의 디클로로실란 및 5 sccm의 포스핀을 함유한 프로세스 가스들이 성장 프로세스에서 프로세스 챔버내에 제공된다. 증착된 필름은 약 3×1020 atoms/㎤의 인 농도를 포함했고, 약 0.5 원자%의 탄소 농도를 갖는 실리콘 에피택셜 필름과 동일한 인장 변형을 나타냈다. 제 2 예에서, 인-도핑된 실리콘 에피택셜 필름은 유사한 프로세스 조건들 하에서 다른 기판 상에 증착되었다; 그러나, 프로세스 온도는 약 650℃로 저감되었고, 포스핀의 유량은 20 sccm으로 증대되었다. 인-도핑된 실리콘 에피택셜 필름은 1.8 원자%의 탄소를 함유한 필름과 동등한 인장 변형을 갖게 되었다. 따라서, 프로세스 온도가 저감되고 도펀트 농도가 증가될 때, 증착된 에피택셜 필름 내의 인장 변형이 증가한다. 그러나, 프로세스 시약들의 반응과 증착을 위해 필요한 최소 온도가 있기 때문에, 감소된 온도로 인한 인장 변형의 이익들이 제한될 수 있음을 유의하여야 한다.
제 3 예에서, 인-도핑된 실리콘 에피택셜 필름은 제 1 예와 유사한 프로세스 조건들 하에서 형성된다; 그러나, 프로세싱 동안에 포스핀의 유량은 약 2 sccm으로 감소되었다. 그 결과로 만들어진 인-도핑된 실리콘 에피택셜 필름은 약 0.2%의 탄소를 가진 필름과 동등한 인장 변형을 갖게 되었다. 또한, 그 결과로 만들어진 필름은 제 1 예의 필름의 0.60 mΩ-㎝에 비해 약 0.45 mΩ-㎝의 저항을 갖게 되었다. 따라서, 증착 프로세스 동안에 온도 및 또는 압력을 변화시킴으로써 에피택셜 필름의 인장 변형이 조정될 수 있을 뿐만 아니라, 프로세싱 챔버로 제공되는 도펀트의 양을 변화시킴으로써 저항이 또한 조정될 수 있다.
도 2는 본 발명의 실시예들에 따라 형성된 필름의 도펀트 프로파일을 도시한 그래프이다. 도 2의 분석된 필름은 실리콘-게르마늄 층을 위에 갖는 실리콘 기판을 약 650℃의 온도로 가열함으로써 형성되었다. 약 600 Torr의 압력에서 유지되는 프로세싱 챔버에 대략 300 sccm의 디클로로실란과 30 sccm의 포스핀이 전달되었다. 실리콘-게르마늄 층 상에 450Å의 실리콘 에피택셜 필름이 형성되었다. 이차 이온 질량 분석기(secondary ion mass spectroscopy)에 의해 결정된 바와 같이, 인-도핑된 에피택셜 필름은 약 3×1021 atoms/㎤의 균일한 인 농도를 갖고, 실질적으로 탄소가 없었다. 도 2의 분석된 필름과 대조적으로, 300 Torr 미만과 같이 더 낮은 압력에서 형성되는 에피택셜 필름들은 약 3×1020 atoms/㎤의 인 농도를 갖는다. 따라서, 본 명세서에 개시된 실시예들에 따라 형성되는 에피택셜 필름은 더 낮은 압력들에서 형성된 에피택셜 필름들에 비해 인 농도가 10배 증가하는 것으로 나타났다.
도 3은 고해상도 X-선 회절에 의해 결정된 바와 같이 도 2의 필름의 인장 응력을 도시하는 그래프이다. 피크(peak; A)는 단결정 실리콘 기판의 인장 응력에 대응하는 반면, 피크(B)는 실리콘-게르마늄 층의 인장 응력에 대응한다. 피크(C)는 인-함유 에피택셜 층의 인장 응력에 대응한다. 피크(C)와 피크(B)의 명확하게 규정된 에지들은 균일한 조성을 가진 고품질 에피택셜 필름들을 나타낸다. 피크(B)는 약 12.3%의 게르마늄을 함유한 실리콘-게르마늄 에피택셜 층에 대응한다. 피크(B)는 약 -1000 아크초(arc seconds) 내지 약 -1500 아크초의 시프트(shift)를 갖고(예컨대, 압축 응력), 약 1000 a.u의 강도를 갖는다. 피크(C)는 약 1700 아크초 내지 약 2400 아크초의 피크 시프트를 갖고(예컨대, 인장 응력), 약 800 a.u의 강도를 갖는다. 피크(C)에 대응하는 응력은 약 1.8 원자%의 탄소 농도를 가진 에피택셜 필름의 응력과 유사하다. 상술한 바와 같이, 약 1 원자%를 초과하는 탄소를 함유한 에피택셜 필름들은 허용할 수 없는 필름 품질을 갖는다. 따라서, 고도로 인-도핑된 에피택셜 필름들의 인장 강도가 1.8 원자%의 탄소를 함유한 에피택셜 필름과 거의 동일하면서, 고도로 인-도핑된 에피택셜 필름들은 대등한 인장 변형을 가진 탄소-도핑된 에피택셜 필름들보다 더 높은 필름 품질을 나타낸다.
본 발명의 장점들은 높은 인장 변형을 나타내는 고품질 실리콘 에피택셜 필름들을 포함한다. 감소된 프로세스 온도들과 조합된 증대된 프로세스 압력들은 표면 중독을 경험하지 않고 3×1021 atoms/㎤ 또는 그 초과의 인 농도를 가진 실리콘 에피택셜 필름의 형성을 가능하게 한다. 높은 인 농도는 증착된 에피택셜 필름 내부에서 응력을 유도하고, 이에 의해 인장 변형을 증대시켜, 캐리어 이동성의 증대와 디바이스의 성능 개선으로 이어진다. 고도로 인-도핑된 에피택셜 실리콘에 의해 얻어진 인장 변형은 최대 1.8 원자%의 탄소를 함유한 에피택셜 필름들과 대등하다. 그러나, 본 발명의 고도로 인-도핑된 에피택셜 실리콘은 탄소-도핑된 필름들과 관련된 품질 문제들을 피한다.
이상의 설명은 본 발명의 실시예들에 관한 것이나, 본 발명의 기본적인 범위를 벗어나지 않고 다른 추가적인 실시예들이 안출될 수 있으며, 본 발명의 범위는 하기된 특허청구범위에 의해 결정된다.

Claims (15)

  1. 기판 상에 필름을 형성하는 방법으로서,
    프로세싱 챔버 내부에 기판을 배치하는 단계;
    상기 기판을 550℃ 내지 750℃ 범위 내의 온도까지 가열하는 단계;
    실리콘 소오스, 인 소오스, 및 캐리어 가스로 이루어진 프로세스 가스들을 상기 프로세싱 챔버 내에 도입하는 단계; 및
    상기 기판 상에 실질적으로 탄소가 없는 실리콘 에피택셜 층을 증착하는 단계 - 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 3×1021 atoms/㎤ 또는 그 초과의 인 농도와 1 ㎬ 내지 1.5 ㎬의 인장 응력을 가지고, 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 300 Torr 또는 그 초과의 챔버 압력에서 증착되고, 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 실리콘과 실리콘 인화물 사이의 합금임 -
    를 포함하는,
    기판 상에 필름을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 소오스는 디클로로실란인,
    기판 상에 필름을 형성하는 방법.
  3. 제 2 항에 있어서,
    상기 인 소오스는 포스핀인,
    기판 상에 필름을 형성하는 방법.
  4. 기판 상에 필름을 형성하는 방법으로서,
    프로세싱 챔버 내부에 기판을 배치하는 단계;
    상기 기판을 600℃ 내지 650℃ 범위 내의 온도까지 가열하는 단계;
    실리콘 소오스, 인 소오스, 및 캐리어 가스로 이루어진 프로세스 가스들을 상기 프로세싱 챔버 내에 도입하는 단계 - 상기 실리콘 소오스는 300 sccm 내지 400 sccm의 가스 유량으로 도입되고, 상기 인 소오스는 2 sccm 내지 30 sccm의 가스 유량으로 도입되고, 상기 캐리어 가스는 3 내지 30 SLM(standard liters per minute)의 가스 유량으로 도입됨 - ; 및
    상기 기판 상에 실질적으로 탄소가 없는 실리콘 에피택셜 층을 증착하는 단계 - 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 3×1021 atoms/㎤ 또는 그 초과의 인 농도와 1 ㎬ 내지 1.5 ㎬의 인장 응력을 가지고, 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 300 Torr 또는 그 초과의 챔버 압력에서 증착되고, 상기 실질적으로 탄소가 없는 실리콘 에피택셜 층은 실리콘과 실리콘 인화물 사이의 합금임 -
    를 포함하는,
    기판 상에 필름을 형성하는 방법.
  5. 제 4 항에 있어서,
    상기 실리콘 소오스는 실란 또는 디실란인,
    기판 상에 필름을 형성하는 방법.
  6. 제 4 항에 있어서,
    상기 실리콘 소오스는 디클로로실란인,
    기판 상에 필름을 형성하는 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020137023436A 2011-02-08 2011-07-28 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시 KR101821707B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161440627P 2011-02-08 2011-02-08
US61/440,627 2011-02-08
PCT/US2011/045794 WO2012108901A1 (en) 2011-02-08 2011-07-28 Epitaxy of high tensile silicon alloy for tensile strain applications

Publications (2)

Publication Number Publication Date
KR20140057193A KR20140057193A (ko) 2014-05-12
KR101821707B1 true KR101821707B1 (ko) 2018-01-24

Family

ID=46600908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137023436A KR101821707B1 (ko) 2011-02-08 2011-07-28 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시

Country Status (6)

Country Link
US (2) US8652945B2 (ko)
EP (1) EP2673799B1 (ko)
KR (1) KR101821707B1 (ko)
SG (1) SG191896A1 (ko)
TW (2) TWI530990B (ko)
WO (1) WO2012108901A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
US9704708B2 (en) 2014-07-11 2017-07-11 Applied Materials, Inc. Halogenated dopant precursors for epitaxy
WO2016164152A1 (en) 2015-04-10 2016-10-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
WO2017091345A1 (en) * 2015-11-25 2017-06-01 Applied Materials, Inc. New materials for tensile stress and low contact resistance and method of forming
KR102422158B1 (ko) 2015-12-23 2022-07-20 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN107275210B (zh) * 2016-04-06 2023-05-02 联华电子股份有限公司 半导体元件及其制作方法
US9842929B1 (en) * 2016-06-09 2017-12-12 International Business Machines Corporation Strained silicon complementary metal oxide semiconductor including a silicon containing tensile N-type fin field effect transistor and silicon containing compressive P-type fin field effect transistor formed using a dual relaxed substrate
US10971366B2 (en) 2018-07-06 2021-04-06 Applied Materials, Inc. Methods for silicide deposition
US11781243B2 (en) * 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045063A1 (en) * 2001-09-03 2003-03-06 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US20050079691A1 (en) 2003-10-10 2005-04-14 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP2008211222A (ja) 1994-12-01 2008-09-11 At & T Corp 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
JP2010512668A (ja) 2006-12-12 2010-04-22 アプライド マテリアルズ インコーポレイテッド シリコンと炭素を含有するインサイチュリンドープエピタキシャル層の形成

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316958A (en) 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
JP3121131B2 (ja) 1991-08-09 2000-12-25 アプライド マテリアルズ インコーポレイテッド 低温高圧のシリコン蒸着方法
JPH09190979A (ja) 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US7176111B2 (en) * 1997-03-28 2007-02-13 Interuniversitair Microelektronica Centrum (Imec) Method for depositing polycrystalline SiGe suitable for micromachining and devices obtained thereof
DE19840238C1 (de) 1998-09-03 2000-03-16 Siemens Ag Verfahren zur Herstellung einer dotierten Siliziumschicht und mikroelektronische Struktur mit einem leitfähigen Element aus dotiertem Silizium
US6346452B1 (en) 1999-05-03 2002-02-12 National Semiconductor Corporation Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers
WO2002080245A1 (en) 2001-03-30 2002-10-10 Koninklijke Philips Electronics N.V. Phosphorus dopant control in low-temperature si and sige epitaxy
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
JP2008092336A (ja) 2006-10-03 2008-04-17 Canon Inc 情報処理装置、送信機、情報処理システム、及びその方法
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8574979B2 (en) * 2007-05-18 2013-11-05 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow
US8598003B2 (en) * 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211222A (ja) 1994-12-01 2008-09-11 At & T Corp 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US20030045063A1 (en) * 2001-09-03 2003-03-06 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JP2003077844A (ja) 2001-09-03 2003-03-14 Hitachi Ltd 半導体装置及びその製造方法
US20050079691A1 (en) 2003-10-10 2005-04-14 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP2010512668A (ja) 2006-12-12 2010-04-22 アプライド マテリアルズ インコーポレイテッド シリコンと炭素を含有するインサイチュリンドープエピタキシャル層の形成

Also Published As

Publication number Publication date
TW201246287A (en) 2012-11-16
US8652945B2 (en) 2014-02-18
EP2673799A4 (en) 2015-11-11
TWI530990B (zh) 2016-04-21
KR20140057193A (ko) 2014-05-12
CN103348445A (zh) 2013-10-09
US9460918B2 (en) 2016-10-04
US20140106547A1 (en) 2014-04-17
EP2673799A1 (en) 2013-12-18
US20120202338A1 (en) 2012-08-09
SG191896A1 (en) 2013-08-30
EP2673799B1 (en) 2022-08-31
TW201523700A (zh) 2015-06-16
TWI463536B (zh) 2014-12-01
WO2012108901A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101821707B1 (ko) 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시
KR101160930B1 (ko) 카본-함유 실리콘 에피택셜 층을 형성하는 방법
US7572715B2 (en) Selective epitaxy process with alternating gas supply
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
WO2007109491A2 (en) Selective deposition
US10128110B2 (en) Method to enhance growth rate for selective epitaxial growth
EP2030227A2 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
US7901968B2 (en) Heteroepitaxial deposition over an oxidized surface
JP2008205454A (ja) 選択エピタキシープロセス制御
TWI414006B (zh) 含有矽及碳之磷摻雜磊晶層的原位形成方法
US20090104739A1 (en) Method of forming conformal silicon layer for recessed source-drain
WO2004031457A1 (en) Method and apparatus for forming epitaxial layers
US8546249B2 (en) Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant