JP2003077844A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003077844A
JP2003077844A JP2001265362A JP2001265362A JP2003077844A JP 2003077844 A JP2003077844 A JP 2003077844A JP 2001265362 A JP2001265362 A JP 2001265362A JP 2001265362 A JP2001265362 A JP 2001265362A JP 2003077844 A JP2003077844 A JP 2003077844A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
substrate
growth
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001265362A
Other languages
English (en)
Other versions
JP3660897B2 (ja
Inventor
Katsuya Oda
克矢 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001265362A priority Critical patent/JP3660897B2/ja
Priority to US10/150,943 priority patent/US6905972B2/en
Publication of JP2003077844A publication Critical patent/JP2003077844A/ja
Application granted granted Critical
Publication of JP3660897B2 publication Critical patent/JP3660897B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】絶縁膜の開口部に形成された複数の単結晶の半
導体層中での結晶欠陥の発生がないか又は極めて少ない
半導体装置の製造方法を提供すること。 【解決手段】第１の成長室内で絶縁膜の開口部に第１導
電型の第１の半導体層を形成し、第２の成長室内で絶縁
膜の開口部に第２導電型の第２の半導体層を形成し、第
１及び第２の成長室間の基板搬送を、基板表面に水素を
供給しながら行う半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法並びにそのような製造を行うに適した半導体
製造装置に係り、特に導電型の異なる複数の単結晶層か
らなる半導体多層膜を有する半導体装置及びその製造方
法並びにそのような製造を行うに適した半導体製造装置
に関する。
【０００２】
【従来の技術】従来の単結晶シリコン又は単結晶シリコ
ン・ゲルマニウムを積層した半導体多層膜を用いた半導
体装置としては、例えば特開平１０−４１３２１号公報
に記載されているバイポーラトランジスタが知られてい
る。その方法によれば、エピタキシャル成長によってベ
ース層となるｐ型シリコン・ゲルマニウム層とエミッタ
層となるｎ型シリコン層を連続して同一成長室内で形成
する。ベース層とエミッタ層では導電型が異なるため、
連続的に成長するにはドーピングガスの切り替えを行う
が、始めに供給するｐ型の不純物を含んだジボランガス
を置換するため、ｎ型の不純物を含んだホスフィンをキ
ャリヤーガスとして水素ガスを用いて供給している。
【０００３】同様に、半導体多層膜を用いた半導体装置
として、エピタキシャル成長によってベース層とエミッ
タ層を形成した例が、特開平５−２９９４２９号公報に
示されている。ベース層をエピタキシャル成長によって
形成した後、基板を成長装置から一度出し、絶縁膜の堆
積やエミッタ領域の開口のためのエッチングを行った上
で、再びエミッタを成長している。
【０００４】さらに、半導体多層膜を用いた別の例とし
て、エミッタ層をｎ型不純物の拡散を利用して形成した
バイポーラトランジスタの構造が特開平１０−７９３９
４号公報に示されている。この例のバイポーラトランジ
スタの構造を示す断面図を図２９に示す。エミッタ及び
コレクタ領域に高濃度ｎ型埋込層１２５を形成したｐ型
シリコン基板１０１全面に低濃度ｎ型コレクタ層１０３
をエピタキシャル成長し、エミッタ領域を除く部分に素
子分離絶縁膜１０４を形成する。次いで、コレクタ・ベ
ース分離絶縁膜１０７、１０８、ｐ型多結晶シリコンか
らなるベース引き出し電極１０９、エミッタ・ベース分
離絶縁膜１１０の開口部及びベース引き出し電極１０９
の側壁のエミッタ・ベース分離絶縁膜１１１を形成す
る。開口部に、単結晶シリコン・ゲルマニウムからなる
低濃度ｎ型コレクタ１１２、単結晶シリコン・ゲルマニ
ウムからなるｐ型真性ベース層１１３、単結晶シリコン
・ゲルマニウムからなるｐ型外部ベース層１１４を形成
し、エミッタ・ベース分離絶縁膜１１５、１１６で外部
ベースを覆った後、高濃度ｎ型多結晶シリコンからなる
エミッタ電極１１８を堆積し、アニールを行うことによ
ってエミッタ領域１１９を形成する。絶縁膜１２０を堆
積した後、エミッタ・ベース・コレクタ部分を開口して
高濃度ｎ型コレクタ引き出し層１２１を形成する。最後
にエミッタ・ベース・コレクタの各開口部に電極１２
２、１２３、１２４を形成する。なお、１０２はコレク
タ領域、１０５、１０６は素子分離絶縁膜である。ま
た、図２８は、この半導体装置の成長シーケンスを示す
図である。
【０００５】
【発明が解決しようとする課題】上記従来の連続して違
う導電型のエピタキシャル成長を行う技術は、メモリ効
果によって本来ドーピングしない不純物がエピタキシャ
ル成長層中に取り込まれるため、その濃度によって不純
物濃度が打ち消されて正確な不純物制御ができなくなる
ということについて配慮されていなかった。また、別の
不純物がメモり効果によって成長表面に吸着すると、成
長を阻害するために成長速度の低下や結晶性の悪化を引
き起こすということについて配慮されていなかった。
【０００６】また、前記従来の単結晶シリコン又は単結
晶シリコン・ゲルマニウムを積層した半導体多層膜で
は、第１導電型単結晶層と第２導電型単結晶層の界面に
酸素や炭素などの汚染物質が取り込まれるために、この
接合をエミッタ・ベース接合として用いたバイポーラト
ランジスタではリーク電流が発生するということについ
て配慮されていなかった。
【０００７】また、前記従来の導電型の異なる多層膜を
拡散で形成した例として、バイポーラトランジスタの真
性部分におけるゲルマニウム組成比及び不純物濃度の深
さ方向分布を図３０、図３１に示す。図３０には、ｐ型
単結晶シリコン・ゲルマニウム層からなるベース層を形
成した後に高濃度ｎ型多結晶シリコンを堆積したときの
プロファイルを示しており、表面から深さＤ１の位置で
の界面には、成長を中断したことによる汚染物が存在す
る単結晶中にエミッタ層を形成するため、アニールを行
うことによって高濃度ｎ型多結晶シリコン層からｎ型ド
ーパントを拡散させ、Ｄ１よりも深い位置でｐｎ接合を
形成する必要がある。そのため、例えば９００℃、３０
秒のアニールを行うことにより、図３１に示す不純物プ
ロファイルへと変化する。アニールによるｎ型不純物の
拡散と共に、ベース層を形成するｐ型不純物が基板中へ
と拡散してしまうため、アニール後のベース幅は、（Ｄ
２’−Ｄ１’）となり、この値は、ｐ型単結晶シリコン
・ゲルマニウム層を形成した直後のｐ型層の厚さ（Ｄ２
−Ｄ１）よりも大きくなり、このバイポーラトランジス
タの遮断周波数は低下する。また、ベース抵抗を低減す
るために、ベース層中のｐ型不純物濃度を高くすると、
アニールによる不純物の拡散が顕著になるため、さらに
ベース幅が拡がってしまうということについて配慮され
ていなかった。
【０００８】本発明の第１の目的は、導電型の異なる複
数の単結晶層からなる半導体多層膜又は不純物の濃度の
異なる複数の単結晶層からなる半導体多層膜を有し、こ
の多層膜中での結晶欠陥の発生がないか又は極めて少な
い半導体装置を提供することにある。本発明の第２の目
的は、そのような半導体装置の製造方法を提供すること
にある。本発明の第３の目的は、そのような半導体を製
造するのに好適な半導体製造装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体装置は、単結晶基板上に設け
られた開口部を有する絶縁膜と、絶縁膜の開口部内に設
けられた、第１導電型とするための不純物濃度が１×１
０19ｃｍ-3以上である第１の半導体層と、第１の半導体
層上に設けられた、第１導電型と反対導電型である第２
導電型とするための不純物濃度が１×１０19ｃｍ-3以上
である第２の半導体層とを有し、第１の半導体層及び第
２の半導体層並びに第１の半導体層と第２の半導体層と
の界面の酸素濃度が５×１０18ｃｍ-3以下で、かつ、炭
素濃度が５×１０17ｃｍ-3以下となるようにしたもので
ある。
【００１０】第１の半導体層の不純物濃度は、あまり高
濃度であると結晶性が低下するので、１×１０21ｃｍ-3
以下とすることが好ましい。第２の半導体層の不純物濃
度も、同様の理由で、１×１０21ｃｍ-3以下とすること
が好ましい。
【００１１】また、上記第１の目的を達成するために、
本発明の半導体装置は、単結晶基板上に設けられた開口
部を有する絶縁膜と、絶縁膜の開口部内に設けられた、
第１導電型とするための不純物濃度が１×１０19ｃｍ-3
以上である第１の半導体層と、第１の半導体層上に設け
られた、第１導電型と反対導電型である第２導電型とす
るための不純物濃度が１×１０19ｃｍ-3以下である第２
の半導体層とを有し、第１の半導体層及び第２の半導体
層並びに第１の半導体層と第２の半導体層との界面の酸
素濃度が５×１０18ｃｍ-3以下で、かつ、炭素濃度が５
×１０17ｃｍ-3以下となるようにしたものである。
【００１２】第１の半導体層の不純物濃度は、上記と同
様の理由で、１×１０21ｃｍ-3以下とすることが好まし
い。第２の半導体層の不純物濃度は、抵抗が高くならな
いように、１×１０18ｃｍ-3以上とすることが好まし
い。
【００１３】これらの半導体装置で、上記第１の半導体
層の厚さは、２０ｎｍ以下とすることが好ましく、制御
性よく膜厚を調節するために５ｎｍ以上とすることが好
ましい。また、これらの半導体装置がバイポーラトラン
ジスタを有するときは、第１の半導体層をバイポーラト
ランジスタのベースとし、第２の半導体層をバイポーラ
トランジスタのエミッタとすることが好ましい。
【００１４】また、上記第１の目的を達成するために、
本発明の半導体装置は、単結晶基板上に、開口部を有す
る絶縁膜を有し、絶縁膜の開口部内に、不純物濃度が５
×１０18ｃｍ-3以上である第１の半導体層と、不純物濃
度が５×１０16ｃｍ-3以下である第２の半導体層とをこ
の順に又は逆の順に配置し、第１の半導体層及び第２の
半導体層並びに上記第１の半導体層と上記第２の半導体
層の内の基板に近い方に配置された半導体層とその上に
配置された半導体層との界面及び基板より遠い方に配置
された半導体層とその下に配置された半導体層との界面
の酸素濃度が５×１０18ｃｍ-3以下で、かつ、炭素濃度
が５×１０17ｃｍ-3以下となるようにしたものである。
【００１５】この半導体装置で、第１の半導体層と第２
の半導体層は、直接接していてもよく、またその間に第
３の半導体層があってもよい。それ故、両者が接してい
るときは、第１の半導体層と上記第２の半導体層の内の
基板に近い方に配置された半導体層とその上に配置され
た半導体層との界面とは、同一の界面になる。また、第
１の半導体層の不純物濃度は、１×１０21ｃｍ-3以下で
あることが好ましく、第２の半導体層の不純物濃度は、
１．４５×１０10ｃｍ-3以上であることが好ましい。
【００１６】また、上記第１の目的を達成するために、
本発明の半導体装置は、単結晶基板上に設けられた開口
部を有する絶縁膜と、この絶縁膜の開口部内に設けられ
た、不純物を有する第１の半導体層と、第１の半導体層
上に設けられた、不純物を有する第２の半導体層とを有
し、第２の半導体層の不純物濃度は、第１の半導体層の
不純物濃度と異なり、第１の半導体層の厚み方向で、不
純物濃度の変化が、１×１０18ｃｍ-3から１×１０17ｃ
ｍ-3である部分の厚みは、５ｎｍ以下となるようにした
ものである。この半導体装置で、不純物濃度が上記の値
のように変化する部分の厚みは、０に近い方が好ましい
が、１ｎｍ以上であってもよい。この変化する部分は、
第１の半導体層の中にあってもよく、それに隣接する他
の半導体層にあってもよい。これを例を挙げて説明する
と、従来の半導体装置では、図３１に示すように、不純
物濃度は、熱処理のために、その周辺部で徐々に変化し
ていた。本発明においては、図３０に示すように、不純
物濃度は急激に変化する。ただし、図３０は製造した直
後の状態であり、長時間の後に或いは製造時の温度が高
いとき、極少量の不純物は隣接する他の半導体層に移動
し、濃度変化に多少の傾きが生じる。上記の値の変化
は、第１の半導体層の部分にあってもよく、不純物が移
動した隣接する他の半導体層にあってもよい。この半導
体装置も第１の半導体層の厚みが２０ｎｍ以下５ｎｍ以
上であることが好ましい。また、第１の半導体層は、そ
の不純物濃度が１×１０19ｃｍ-3以上で１×１０21ｃｍ
-3以下であることが好ましい。これらの数値の理由は、
前述と同様である。
【００１７】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
絶縁膜の開口部内に、導電型の異なる複数の半導体層を
形成するもので、第１の成長室内で、上記開口部内に第
１導電型の第１の半導体層を形成し、第２の成長室内
で、第１の半導体層上に、第１導電型と反対導電型であ
る第２導電型の第２の半導体層を形成し、第１及び第２
の成長室間で基板搬送を行う際に、基板表面に水素を供
給するようにしたものである。
【００１８】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
絶縁膜の開口部内に、複数の半導体層を形成するもの
で、第１の成長室内で、上記開口部内に不純物を含む第
１の半導体層を形成し、第２の成長室内で、第１の半導
体層上に、不純物を含む第２の半導体層を形成し、第２
の半導体層中に含まれる不純物濃度を、上記第１の半導
体層中に含まれる不純物濃度より少なくなるようにし、
第１及び第２の成長室間で基板搬送を行う際に、基板表
面に水素を供給するようにしたものである。
【００１９】基板搬送を行うとき、雰囲気の水素分圧が
１０Ｐａ以上であることが好ましく、装置の安全性を保
つために、大気圧以下であることが好ましい。また、水
素ガスの流量は制御性よくガスが供給できるように、１
０ミリリットル／ｍｉｎ以上とすることが好ましく、排
気されたガスを安全に処理するために、１００リットル
／ｍｉｎ以下とすることが好ましい。また、基板搬送中
は、基板の温度を１００℃以上とすることが好ましい。
さらに第１の半導体層の形成及び第２の半導体層の形成
は、何れもエピタキシャル成長により形成することが好
ましい。
【００２０】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
絶縁膜の開口部内に、導電型の異なる複数の半導体層を
形成するもので、成長室内で、上記開口部内に第１導電
型の第１の半導体層を形成し、成長室から基板を水素雰
囲気中に搬出し、成長室内の堆積物を除去し、再び成長
室内に基板を搬入して、第１の半導体層上に、第１導電
型と反対導電型である第２導電型の第２の半導体層を形
成するようにしたものである。
【００２１】第１の半導体層の形成及び第２の半導体層
の形成は、何れもエピタキシャル成長により形成するこ
とが好ましい。
【００２２】また、上記第３の目的を達成するために、
本発明の半導体製造装置は、半導体の成長を行う成長室
の複数室と、この複数の成長室間の基板搬送を行う搬送
室を有し、複数の成長室と搬送室は、それぞれ水素ガス
をその中に供給するための手段を設けるようにしたもの
である。
【００２３】この半導体製造装置は、基板搬送中に基板
と同一雰囲気となる部分すなわち複数の成長室と搬送室
の真空度が、１×１０-5Ｐａ以下であれば好適である。
また、基板搬送中に、基板表面以外の場所で発生した原
子状水素を含んだ水素を供給するようにすることもでき
る。基板搬送中は、基板の温度を１００℃以上とするこ
とが好ましい。また、基板表面のクリーニングを行うた
めのクリーニング室を別に設けれてもよい。このクリー
ニング室の真空度は、１×１０-5Ｐａ以下とすることが
好ましい。
【００２４】
【発明の実施の形態】本発明に係る半導体装置の好適な
実施の形態は、例えば、基板表面のクリーニングを行っ
た後、水素雰囲気中でエピタキシャル成長温度まで基板
温度を下げ、ｐ型単結晶シリコン・ゲルマニウム層を形
成した後再び水素雰囲気中で基板を冷却し、ｎ型ドーピ
ングを行う別の成長室に搬送する間も常に水素を供給
し、別の成長室に基板を設置した後に水素雰囲気中でシ
リコン基板を加熱し、所定の温度になった時点で水素ガ
スを停止し、エピタキシャル成長の原料ガスとドーピン
グガスを流すことによりｎ型単結晶シリコン層を形成す
るものである。従って、基板と単結晶層の界面や単結晶
層間の界面に、酸素、炭素、窒素、フッ素などの汚染物
質が残留しない半導体単結晶多層膜を形成することがで
きる上、基板表面のクリーニングはエピタキシャル成長
前にのみ行うことから、高濃度にドーピングされた非常
に薄い半導体層を形成することができる。
【００２５】その結果、本方法により形成したバイポー
ラトランジスタの真性ベースとなるｐ型単結晶シリコン
・ゲルマニウム層の厚さが２０ｎｍ以下に薄くすること
が可能であることから、遮断周波数を著しく向上するこ
とが可能となる。また、エミッタ・ベース接合のリーク
電流を低減できることから、高速化や高性能化を図った
半導体集積回路装置を実現することができる。
【００２６】次に、本発明の更に具体的な実施例につ
き、添付図面を参照しながら以下に詳細に説明する。
【００２７】＜実施例１＞図１は、本発明に係る半導体
装置の製造方法の一実施例を示す成長シーケンスであ
り、ｐ型にドーピングされた単結晶シリコン・ゲルマニ
ウム層とｎ型にドーピングされた単結晶シリコン・ゲル
マニウム層からなる多層膜を絶縁膜の開口部内に選択的
に形成する際の基板温度とガス流量の変化をステップご
とに示す。ここで基板温度とは、基板を各場所に設置し
たときに示す温度を示しているため、基板を設置してい
ない場所の温度は、仮にそこに基板を設置したときに示
す温度となるために必要な加熱を行っていることを示
す。また、基板温度とガスの流量を示す縦軸は任意のス
ケールで示されており、各温度やガス流量の相対的な増
減のみを表しているため、成長温度の変化やゲルマニウ
ム組成比及びドーピング濃度に応じてそれぞれ調整を行
うものとする。これらの表記方法は、他の実施例に関し
ても同様である。
【００２８】図２には、本実施例を実現するために必要
な半導体製造装置の構成図を示す。導電型の異なるドー
ピングを行って多層膜を形成するには、一方の導電型の
ドーピングを行った後に同一の成長室で他方の導電型の
ドーピングを行うと、残留しているドーパントが取り込
まれることによりドーピング濃度の制御性が悪化してし
まう。また、残留しているドーパントが、結晶成長表面
でのガスの吸着を阻害すること等から均一に成長が進行
せず、エピタキシャル層の結晶性が悪化してしまう。従
って、異なる導電型の半導体多層構造を形成する場合に
は、それぞれの導電型に応じた成長室を設ける必要があ
る。例えば、図２に示すように、成長室１でｐ型ドーピ
ングされた半導体層を形成する場合、ｎ型ドーピングさ
れた半導体層を形成する場合は、成長室１とは別に設け
た成長室２内で成長するようにする。
【００２９】以下、図１、２を併用して説明する。まず
始めに、基板として用いるシリコン基板は、基板表面の
汚染物や自然酸化膜を予め除去するために洗浄を行う。
例えば、アンモニア、過酸化水素、水の混合液を加熱し
たもので基板を洗浄することにより、表面の重金属や有
機物による汚染に加え、基板表面に付着したパーティク
ルを除去することができる。次いで、アンモニア、過酸
化水素、水の混合液による洗浄中に基板表面に形成され
た酸化膜をフッ酸水溶液によって除去し、その直後に純
水で洗浄することにより、シリコン基板表面は水素原子
で覆われた状態となる。この状態では、基板の最表面に
存在するシリコン原子は水素と結合しているため、基板
洗浄を行ってから成長を開始するまでの間に表面に自然
酸化膜が形成されにくくなる。この洗浄による基板表面
の水素終端処理に加え、さらに表面に自然酸化膜が形成
されるのを防ぐためには、基板の洗浄を行った後、基板
表面が再び酸化されたり汚染物が付着するのを防ぐた
め、シリコン基板を清浄な窒素中にて搬送すれば好適で
ある。以下の実施例に関しても、エピタキシャル成長前
に行うシリコン基板の洗浄と搬送方法に関しては同様で
ある。
【００３０】次いで、洗浄を行ったシリコン基板を図２
に示すロードロック室内に設置し、ロードロック室の真
空排気を開始する。ロードロック室の真空排気が完了し
た後、シリコン基板を搬送室を経由して成長室１に搬送
する。シリコン基板表面に汚染物が付着するのを防ぐた
め、搬送室及び成長室１は高真空状態又は超高真空状態
であることが望ましく、例えば圧力が１×１０-5Ｐａ程
度以下であると好適である。後に述べる成長室２に関し
ても、真空度に関しては同様である。また、これらの成
長室内で形成した単結晶層中に酸素や炭素が取り込まれ
ることによる結晶欠陥の発生を防ぐため、搬送室や成長
室１及び成長室２に酸素や水分又は有機系の汚染物を含
んだガスの混入を防ぐ必要がある。このことから、シリ
コン基板の搬送を開始するのはロードロック室の圧力が
１×１０-5Ｐａ程度以下になってから行うことが望まし
い。
【００３１】シリコン基板表面を水素終端処理しても、
搬送中における表面の酸化膜形成や汚染物の付着を完全
に防ぐことはできないため、エピタキシャル成長前にシ
リコン基板表面のクリーニングを行う。クリーニング方
法としては、例えば真空中でシリコン基板を加熱するこ
とによって基板表面の自然酸化膜を以下の反応によって
除去することが可能となる。
【００３２】Ｓｉ＋ＳｉＯ2 → ２ＳｉＯ↑ または、成長室１内に清浄な水素を供給した状態でシリ
コン基板を加熱することによっても基板表面のクリーニ
ングを行うことが可能である。前に述べた真空中での加
熱によるクリーニングでは、基板温度が５００℃程度以
上になると基板表面を終端していた水素は脱離し、基板
表面のむき出しになったシリコン原子と成長室内の雰囲
気中に含まれる水分や酸素が反応し、基板表面が再酸化
されてしまう。そして、この酸化膜が再び還元されるこ
とにより、クリーニングと共に基板表面の凹凸が増大
し、その後行うエピタキシャル成長の均一性や結晶性を
悪化させるという問題がある。また、同時に成長室内の
雰囲気中に含まれる炭酸ガスや有機系のガスが表面に付
着することから、炭素汚染によるエピタキシャル成長層
の結晶性の悪化も発生する。一方、水素を基板表面に供
給した状態でシリコン基板を加熱した場合、５００℃以
上の温度で水素が基板表面から脱離してしまっても、常
に清浄な水素ガスが供給されているため、基板表面のシ
リコンと水素が結合と脱離を繰り返す。その結果、表面
のシリコンは再酸化されにくくなり、クリーニング中に
表面の凹凸が発生することもなく、清浄な表面状態を得
ることが可能となる。
【００３３】水素雰囲気中でクリーニングを行うため、
まず始めに成長室１に水素ガスを供給する（図１中ステ
ップａ）。このとき、水素ガスを供給する前に基板表面
から水素が脱離するのを防ぐため、基板温度を水素の脱
離する５００℃より低くすれば好適である。また、水素
ガスの流量は制御性良くガスが供給できるように１０ミ
リリットル／ｍｉｎ以上とし、排気されたガスを安全に
処理するためには１００リットル／ｍｉｎ以下とすれば
好適である。このとき、成長室１内の水素ガスの分圧の
下限は、基板表面に均一にガスが供給されるように１０
Ｐａとし、上限は装置の安全性を保つために大気圧とす
ればよい。水素ガスが供給された後、シリコン基板をク
リーニング温度まで加熱する（ステップｂ）。このとき
の加熱方法としては、加熱に際してのシリコン基板への
汚染や基板内での極端な温度の違いなどがなければ、ど
のような機構や構造でも良い。例えばワークコイルに高
周波を印加して加熱する誘導加熱や、抵抗ヒータによる
加熱などが適用できるほか、特に短時間での温度制御が
可能な方法として、ランプからの輻射を利用した加熱方
法を用いることができる。この加熱方法はクリーニング
に限らず、後述する単結晶の成長に際しての加熱に関し
ても同様である。
【００３４】クリーニング温度までシリコン基板を加熱
した後、所定の時間基板を加熱することにより表面の自
然酸化膜や汚染物が除去できるが（ステップｃ）、例え
ばクリーニング温度は、クリーニングの効果が得られる
温度として６００℃以上であれば良く、また、熱処理に
よる基板中のドーパントの拡散が顕著となる１０００℃
以下とすれば好適である。さらに、エピタキシャル成長
の前に形成されている構造へ与える影響を低減するた
め、クリーニング温度は可能な限り低くする必要があ
る。また、基板表面の自然酸化膜や汚染物質の除去効率
はクリーニング温度によって変化し、温度が高いほど短
時間で効果が得られるため、必要以上に熱処理を行わな
い条件で加熱を行うことが望ましい。クリーニングの効
果が得られる最短時間とクリーニング温度の関係を図３
に示す。この図から分かるように、クリーニング温度が
７００℃の場合、クリーニングの効果が小さいため、ク
リーニング時間を３０分とする必要があるのに対し、ク
リーニング時間を９００℃とした場合、クリーニング時
間は２分以上であればよい。既に形成されている構造へ
の影響として、例えば基板中のドーパントの拡散による
特性変動を考えると、ドーパントの拡散を押さえるため
には、クリーニング温度を約８００℃以下とする事が望
ましく、この時のクリーニング時間は１０分とすればよ
い。
【００３５】また、クリーニング温度の低温化を可能と
する方法として、原子状水素を用いたクリーニングを行
うこともできる。この方法では、基板表面に活性な水素
原子を照射することにより、基板温度を上げなくても酸
素の還元反応を生じさせることが可能となり、室温にお
いてもクリーニング効果は得られる。原子状水素の発生
方法としては、高温に加熱したタングステンなどのフィ
ラメントに水素ガスを照射することにより熱的に水素分
子を解離させる方法や、水素ガス中でプラズマを発生さ
せて電気的に水素分子を解離させる方法や、紫外線など
の照射による原子状水素の発生などが可能である。但し
この場合、フィラメントやプラズマを発生する電極周辺
からの金属汚染の発生や、プラズマによる石英部品など
からの汚染物の発生などに十分注意をする必要がある。
各方法とも、水素原子を大量に発生させるのは非常に困
難であるため、水素ガスの中で、ある割合の分子を原子
状態に解離させて基板表面に照射することにより、低温
化が可能となる。図３に、供給する５％の水素分子が解
離して原子状態になったまま基板表面に到達するときの
基板温度と、その時のクリーニングに必要な最短時間の
関係を示す。例えば、クリーニング時間を１０分以内と
するためには、クリーニング温度を６５０℃とすればよ
い。
【００３６】以上、水素を用いたクリーニングについて
説明を行ったが、クリーニング方法に関しては他の実施
例に関しても同様である。
【００３７】クリーニングが終了した後、エピタキシャ
ル成長を行う温度まで基板温度を下げ（ステップｄ）、
エピタキシャル成長を行う温度で基板温度を安定させる
時間を設ける（ステップｅ）。温度の安定化を行うステ
ップｅでは、クリーニング後のシリコン基板表面を清浄
な状態に保つために水素ガスを供給し続けることが望ま
しいが、水素ガスは基板表面を冷却する効果を持ってい
るため、加熱条件が同じであればガスの流量に応じて基
板表面温度が変化してしまう。従って、エピタキシャル
成長で用いるガスの総流量と大きく異なる流量の水素ガ
スを供給した状態で温度が安定していても、エピタキシ
ャル成長を開始した時点でガスの流量が変わることによ
り基板温度が大きく変動してしまう。この現象を防ぐた
め、基板温度の安定化を行うステップｅにおいては、そ
の水素流量をエピタキシャル成長で用いるガスの総流量
とほぼ同じ値を用いることが望ましい。また、必ずしも
基板温度がエピタキシャル成長温度まで下がってから温
度安定化を行うステップｅを設ける必要はなく、基板温
度を下げながら水素ガスの流量を調整し、基板温度がエ
ピタキシャル成長温度になった時点で水素ガスの流量が
成長ガスの流量と等しくなっていれば好適であり、この
場合、基板温度を下げたと同時にエピタキシャル成長を
開始できるため、スループットを大幅に向上することが
できる。
【００３８】次いで、温度安定化を行っているときに供
給していた水素ガスを停止すると共に、エピタキシャル
層の原料ガスとｐ型ドーピングガスを供給することによ
ってエピタキシャル成長を開始する（ステップｆ）。こ
こで使用する原料ガスとしてはシリコン、ゲルマニウム
等の４族元素と水素、塩素、フッ素などからなる化合物
を用いることができる。例えば、モノシラン（Ｓｉ
Ｈ4）、ジシラン（Ｓｉ2Ｈ 6）、モノゲルマン（Ｇｅ
Ｈ4）、ジクロルシラン（ＳｉＨ2Ｃｌ2）、三塩化シリ
コン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）な
どが挙げられるが、このほかのガスに関しても使用方法
は同様である。本実施例では、単結晶シリコン・ゲルマ
ニウムからなる多層膜の形成方法を例に挙げて説明を行
うが、４族元素の炭素を導入した単結晶シリコン・ゲル
マニウム・カーボンからなる多層膜を形成するには、炭
素の原料ガスとして、モノメチルシラン（ＣＨ3Ｓｉ
Ｈ3）、ジメチルシラン（（ＣＨ3）2ＳｉＨ2 ）、トリ
メチルシラン（（ＣＨ3）3ＳｉＨ）等を添加すればよ
い。また、ｐ型ドーピングガスとしては、３族元素と水
素、塩素、フッ素などからなる化合物を用いることがで
き、例えば、ジボラン（Ｂ2Ｈ6）が挙げられる。
【００３９】図４に選択エピタキシャル成長を行った単
結晶層の断面形状を示す。ここで、絶縁膜２は選択エピ
タキシャル成長のマスク材となるため、選択性の大きい
シリコン酸化膜にすれば好適である。図４に示すよう
に、シリコン基板１上に形成されたシリコン酸化膜２の
開口部に単結晶シリコンゲルマニウム層３、４を選択エ
ピタキシャル成長により形成すると、シリコン酸化膜２
上では、シリコンの原料ガスと表面分子が反応して以下
のような反応が生じる。例えば、シリコンの原料ガスと
してジシラン（Ｓｉ2Ｈ6）を用いたとき、 Ｓｉ2Ｈ6＋２ＳｉＯ2 → ４ＳｉＯ↑＋３Ｈ2↑ また、シリコンの原料ガスとしてモノシラン（Ｓｉ
Ｈ4）を用いたとき、 ＳｉＨ4＋ＳｉＯ2 → ２ＳｉＯ↑＋２Ｈ2↑ さらに、ジクロルシラン（ＳｉＨ2Ｃｌ2）を原料ガスと
して用いると、 ＳｉＨ2Ｃｌ2 ＋ＳｉＯ2 → ２ＳｉＯ↑＋２ＨＣｌ
↑ といった還元反応が生じる。また、ゲルマニウムの原料
ガスであるゲルマン（ＧｅＨ4）についても同様であ
る。ゲルマンに関しての還元反応は、 ＧｅＨ4＋ＳｉＯ2 → ＳｉＯ↑＋ＧｅＯ↑＋２Ｈ2↑ となる。上記の還元反応は数多くの反応のうちの一部で
あり、この他にも原料ガスが分解してエネルギーが高い
状態になったラジカル分子と酸化膜との還元反応なども
存在する。その結果、酸化膜上では上記還元反応による
エッチングと原料ガスが分解して生じる堆積とが同時に
進行しており、成長温度及び圧力に依存してエッチング
と堆積の大小関係が変化する。上記の還元反応だけでは
選択性を保持できる膜厚に限界があるため、比較的厚い
単結晶シリコン又は単結晶シリコン・ゲルマニウム層を
選択エピタキシャル成長する場合、原料ガスに加えて、
塩素ガス（Ｃｌ2）や塩化水素ガス（ＨＣｌ）といった
ハロゲン系のガスを添加して、シリコン層自体のエッチ
ングを行う。その反応には、 Ｓｉ＋２Ｃｌ2 → ＳｉＣｌ4↑ Ｓｉ＋２ＨＣｌ → ＳｉＨ2Ｃｌ2↑ といったものがある。以上の反応が同時に進行する結
果、選択性が維持されている状態では、シリコン酸化膜
上にシリコン・ゲルマニウムは堆積しない。
【００４０】エピタキシャル成長温度が５５０℃、成長
圧力が１Ｐａ、ジシラン流量２ミリリットル／ｍｉｎと
したときの、ゲルマン流量とゲルマニウム組成比の関係
を図５に示す。ゲルマニウム組成比を１５％にする場
合、ゲルマン流量を約３ミリリットル／ｍｉｎとすれば
よいことが分かる。また、酸化膜に対する選択性を維持
できる最大膜厚とゲルマニウム組成比の関係を図６に示
す。ゲルマニウム組成比を１５％とした場合、膜厚が約
１５０ｎｍ以下であれば、酸化膜の開口部内に選択的に
単結晶シリコン・ゲルマニウム層を形成できることが分
かる。ゲルマニウム組成比が１５％の単結晶シリコン・
ゲルマニウム層を１５０ｎｍ以上形成する場合、ハロゲ
ン系のガスを添加することによって選択性を維持するこ
とが可能となる。例えば、シリコン酸化膜上及びシリコ
ン窒化膜上に多結晶シリコン・ゲルマニウムが堆積しな
いために必要とされるＨＣｌ流量は５ミリリットル／ｍ
ｉｎから１０ミリリットル／ｍｉｎである。これよりも
ＨＣｌ流量が少ないと選択性が崩れてマスク材の上に多
結晶シリコン・ゲルマニウムが堆積を始め、逆にこれよ
りもＨＣｌ流量が多いと単結晶シリコン・ゲルマニウム
層の表面モフォロジーが悪化してしまう。また、エピタ
キシャル成長を行う温度範囲は、シリコン酸化膜及びシ
リコン窒化膜と単結晶シリコンとの選択性が良好に得ら
れる５００℃以上で、上限は表面モフォロジーが良好な
８００℃以下の範囲である。この温度範囲で、成長圧力
は成長速度が表面での反応で律速される０．１Ｐａ以上
で、上限は気相中での反応が起こり始める１００Ｐａ以
下であればよい。以下の実施例においても、単結晶シリ
コン・ゲルマニウムの選択エピタキシャル成長条件に関
しては同様である。ドーピング濃度は、ドーピングガス
の流量によって制御でき、例えば図７に示すジボラン流
量とボロン濃度の関係より、１×１０19ｃｍ-3のドーピ
ングを行うためには、０．０１ミリリットル／ｍｉｎと
すればよい。
【００４１】成長室１でのｐ型層の形成を終了するた
め、成長ガス及びドーピングガスの供給を停止し、反応
室１からガスを排気すると同時に基板温度を下げる。こ
のとき、基板表面のクリーニング終了時と同様に、基板
表面に汚染物が付着するのを防ぐために清浄な水素ガス
を供給すれば好適である（図１中ステップｇ）。成長室
間の移動を行う際、直接成長室の間でウェハの搬送を行
うことも可能であるが、ｐ型及びｎ型のドーピングを行
う二つの成長室間で、スループット良くエピタキシャル
成長を行うためには、図２に示すように、基板の搬送室
を設ければよい。成長室１から搬送室を介して成長室２
に基板を移動する場合、成長室１と同様に、シリコン基
板表面に汚染物を付着させないためには、基板搬送室と
成長室２にも水素ガスを供給し、基板は常に清浄な水素
ガス中にある状態とすれば好適である。但し、基板表面
を終端している水素原子は、基板温度が低ければ安定な
状態で表面に存在することができるので、基板用面に汚
染物質が付着しない範囲であれば、水素の供給に中断時
間を設けても良い。例えば、成長室や搬送室の真空度が
１×１０-7Ｐａ以下の場合、基板温度を室温まで下げれ
ば、中断時間を１０分程度設けても基板表面に汚染物質
は付着しない。成長室１から搬送室へ基板を搬送する際
には、成長室１と搬送室の圧力が大きく異なっている
と、ゲートバルブを開けた際に圧力の高い方から低い方
へと水素ガスが急激に流れるため、基板支持位置がずれ
たりパーティクルが巻き上げられる恐れがある。従って
基板の搬送を行う際には、成長室１と搬送室の圧力をほ
ぼ等しくなるように制御する必要がある。同様に、成長
室２に搬送室の圧力と同じ圧力になるように制御した状
態で水素ガスを供給し、搬送室から成長室２に基板を搬
送する（ステップｈ）。またここでは、基板表面のクリ
ーニングと同様に、原子状の水素を含有した水素ガスを
供給することにより、基板表面は反応性の高くなった水
素原子と容易に結合しやすいため、特に低温状態での基
板表面の水素被覆率が向上する。その結果、成長を中断
し基板を搬送、保持している間の基板表面の汚染が発生
しにくいため、多層膜の結晶性を向上させることができ
る。原子状水素を添加した基板搬送中の水素ガス供給方
法に関しては、以下の実施例に関しても同様である。
【００４２】成長室２内に基板を設置した後、清浄な水
素を供給し続けた状態で基板温度をエピタキシャル成長
温度まで上昇させる（ステップｉ）。このときの水素ガ
ス供給条件は、成長室１における基板表面のクリーニン
グ条件と同じとすればよい。成長室１で成長したｐ型単
結晶シリコン・ゲルマニウム層の表面を清浄な状態に保
ったまま成長室２に基板を搬送しているため、成長室２
でｎ型単結晶シリコン・ゲルマニウム層を成長する前に
基板表面のクリーニングを行う必要が無い。その結果、
エピタキシャル成長温度よりも高い温度での処理が必要
なくなるため、成長室１で形成したｐ型単結晶シリコン
・ゲルマニウム層及びシリコン基板中のドーパントの拡
散や、転移及び欠陥の発生による結晶性の悪化を生じる
ことがない。基板温度が、成長室２でのエピタキシャル
成長温度に到達した後、水素ガス流量を、その後に行う
成長における全ガス流量とほぼ等しい量にして、基板温
度が安定する時間を設ける（ステップｊ）。又は、成長
室１での成長開始前と同様に、基板の加熱と共に水素ガ
ス流量を調整し、基板温度の制御を行いながら、同時に
温度の安定化を行うことも可能であり、こうすることで
スループットの向上が可能となる。
【００４３】基板温度が安定した後、水素ガスを停止
し、成長ガス及びｎ型ドーピングガスを導入することに
より、第２の半導体層の形成を開始する（ステップ
ｋ）。ｎ型ドーピングガスとしては、５族元素と水素、
塩素、フッ素などからなる化合物を用いることができ、
例えば、ホスフィン（ＰＨ3）、アルシン（ＡｓＨ3）な
どが挙げられる。また、選択成長の条件に関しては、単
結晶ｐ型シリコン・ゲルマニウム層の形成の時の用いた
条件と同じとすればよく、必要に応じて選択性を向上す
るためのハロゲン系のガスを同時に使用することもでき
る。成長ガス及びｎ型ドーピングガスの停止によってｎ
型単結晶シリコン・ゲルマニウム層の成長を終了すると
同時に基板温度を下げ（ステップｌ）、ウェハを基板搬
送室を経由してロードロック室に搬送し、装置から取り
出す（ステップｍ）。
【００４４】本実施例により、導電性の異なる半導体単
結晶多層膜を絶縁膜の開口部内に選択的に形成する際
に、ドーピングの高精度な制御が可能な上に、多層膜を
構成している各単結晶層間に酸化膜が形成されたり汚染
物質が取り込まれることがないため、多層膜全体の結晶
性が著しく向上できる。さらに、多層膜の形成中にクリ
ーニングやアニールなどが不要となるため、ドーパント
の熱拡散による再分布が抑制ができることから、高濃度
で薄い接合の形成が可能となり、この構造を用いて形成
した半導体装置の高速動作や抵抗低減などによる性能向
上が可能となる。
【００４５】本実施例では、始めにｐ型にドーピングさ
れたシリコン・ゲルマニウム層をエピタキシャル成長
し、次いでｎ型にドーピングされたシリコン・ゲルマニ
ウム層を形成する場合に関してのみ説明を行ったが、多
層膜の構成は本構造に限定されるわけではなく、成長室
１をｐ型ドーピングに、成長室２をｎ型ドーピングに用
いることで、そのまま他の多層膜構造にも適用できる。
【００４６】なお、多層膜を構成している各単結晶層と
各単結晶層の界面の汚染物質を検討したところ、酸素濃
度は５×１０18ｃｍ-3以下であり、炭素濃度は５×１０
17ｃｍ-3以下であった。また、これは以下の実施例でも
同じであった。
【００４７】＜実施例２＞図８は、本発明に係る半導体
装置の製造方法の第２の実施例を示す成長シーケンスで
あり、ｐ型にドーピングされた単結晶シリコン・ゲルマ
ニウム層とｎ型にドーピングされた単結晶シリコン・ゲ
ルマニウム層の２層からなる多層膜を絶縁膜の開口部内
に選択的に形成する際の基板温度とガス流量の変化をス
テップごとに示す。実施例１と異なるのは、エピタキシ
ャル成長を行う時の温度とガス流量、及び圧力等が異な
る点であり、高温での成長による成長時間の短縮が可能
となる。成長温度を上げるため、供給する原料ガスやド
ーピングガスに加えて、キャリアガスとして水素ガスを
用いるのが特徴であり（図８中ステップｆ及びステップ
ｋ）、原料ガスも高い成長温度で均一に反応するモノシ
ランやジクロルシランとゲルマンを用いると好適であ
る。また、実施例１同様、炭素を添加した単結晶シリコ
ン・ゲルマニウム・カーボンからなる多層膜を形成する
ときには、炭素の原料ガスとなるモノメチルシランなど
を使用することができる。
【００４８】エピタキシャル成長温度が７００℃、成長
圧力が１０００Ｐａ、水素流量１０ｌ／ｍｉｎ、モノシ
ラン流量１０ミリリットル／ｍｉｎとしたときの、ゲル
マン流量とゲルマニウム組成比の関係を図９に示す。ゲ
ルマニウム組成比を１５％にする場合、ゲルマン流量を
約８ミリリットル／ｍｉｎとすればよいことが分かる。
また、酸化膜に対する選択性を維持できる最大膜厚とゲ
ルマニウム組成比の関係を図１０に示す。ゲルマニウム
組成比を１５％とした場合、膜厚が３００ｎｍ以下であ
れば、酸化膜の開口部内に選択的に単結晶シリコン・ゲ
ルマニウム層を形成できることが分かる。ゲルマニウム
組成比が１５％の単結晶シリコン・ゲルマニウム層を３
００ｎｍ以上形成する場合、ハロゲン系のガスを添加す
ることによって選択性を維持することが可能となる。例
えば、シリコン酸化膜上及びシリコン窒化膜上に多結晶
シリコン・ゲルマニウムが堆積しないために必要とされ
るＨＣｌ流量は２０ミリリットル／ｍｉｎから３０ミリ
リットル／ｍｉｎである。これよりもＨＣｌ流量が少な
いと選択性が崩れてマスク材の上に多結晶シリコン・ゲ
ルマニウムが堆積を始め、逆にこれよりもＨＣｌ流量が
多いと単結晶シリコン・ゲルマニウム層の表面モフォロ
ジーが悪化してしまう。また、エピタキシャル成長を行
う温度範囲は、モノシラン等のガスが熱的に分解を始め
る６００℃以上で、上限は表面モフォロジーが良好な８
００℃以下であれば好適である。この温度範囲で、成長
圧力は成長速度が表面での反応で律速される１０Ｐａ以
上で、上限はエピタキシャル成長装置の安全性を確保す
るために大気圧以下であればよい。以下の実施例におい
ても、単結晶シリコン・ゲルマニウムの選択エピタキシ
ャル成長条件に関しては同様である。
【００４９】本実施例では、クリーニングとエピタキシ
ャル成長の双方においてシリコン基板は常に清浄な水素
中に置かれていることから、図２に示した半導体製造装
置の成長室１、成長室２、搬送室、ロードロック室の真
空度がそれほど高くなくても基板表面に自然酸化膜が形
成されたり汚染物が付着することがなく、例えば、１Ｐ
ａ以下であればよい。このため、実施例１で得られる効
果に加え、基板を設置してからエピタキシャル成長を始
めるまでの時間が大幅に短縮でき、スループットの向上
が可能となる。また、真空度を向上するための高額な排
気装置を設置する必要がないため、半導体製造装置のコ
ストが大幅に削減できる。また、真空度を維持するため
に装置をベーキングする必要がないため、装置のメンテ
ナンス等に要する作業を大幅に削減することができる。
【００５０】＜実施例３＞図１１は、本発明に係る半導
体製造装置の一実施例を示す構成図である。実施例１、
実施例２と異なるのは、エピタキシャル成長前に行う基
板表面のクリーニングを行うためのクリーニング室を成
長室１や成長室２とは別に設けている点である。実施例
１で示した装置に付加して使用する場合には、クリーニ
ング室の真空度は、シリコン基板表面に汚染物が付着す
るのを防ぐため、高真空状態又は超高真空状態であるこ
とが望ましく、例えば圧力が１×１０-5Ｐａ程度以下で
あると好適である。また、実施例２で示した装置に付加
する場合には、真空度は１Ｐａ以下であればよい。
【００５１】本実施例により、基板表面のクリーニング
とエピタキシャル成長を複数の基板に対して同時に行う
ことが可能となるため、スループットを大幅に向上する
ことができる。
【００５２】＜実施例４＞図１２は、本発明に係る半導
体装置の製造方法の第３の実施例を示す成長シーケンス
であり、ｐ型にドーピングされた単結晶シリコン・ゲル
マニウム層とｎ型にドーピングされた単結晶シリコン・
ゲルマニウム層の２層からなる多層膜を絶縁膜の開口部
内に選択的に形成する際の基板温度とガス流量の変化を
ステップごとに示す。実施例１と異なるのは、ｐ型単結
晶シリコン・ゲルマニウム層を形成した後、搬送室を介
して成長室２に基板を搬送する際、搬送室に設けた加熱
装置により基板温度を下げずに搬送を行う点である（図
１２中ステップｈ）。これにより、ｐ型単結晶シリコン
・ゲルマニウム層の成長が終わったときに温度を下げる
時間と、成長室２に基板を搬送し、再びエピタキシャル
成長温度まで高温する時間が不要になるため、スループ
ットの向上が可能となる。また、エピタキシャル成長温
度である５００度以上の温度から室温付近までの間で昇
降温を短時間に繰り返し行うと、特に８インチ以上の大
口径基板では、基板面内の温度分布を反映して基板が反
ってしまい、エピタキシャル成長後の工程でウェハを固
定できなくなったり、フォトリソグラフィーにおけるマ
スク合わせができなくなるという問題があった。本実施
例で示す方法で、基板温度をほぼエピタキシャル成長温
度のまま保持することにより、基板に生じる応力を大幅
に低減することができるため、反り等の問題が発生する
ことがない。但し、理想的には基板温度を搬送作業を通
して一定に保つことが望ましいが、搬送に際して移動し
ている基板の温度を一定に保持するのは非常に困難であ
る。そのため、エピタキシャル成長を行う５００度以上
の基板温度と昇降温を繰り返しても基板の歪みが発生し
ない温度として、１００℃以上に基板温度を保持すれ
ば、同様の効果が得られる。本実施例により、半導体多
層膜を形成する際のスループットを向上することができ
る上、半導体多層膜を用いた半導体装置の歩留まりを大
幅に向上することが可能となる。
【００５３】＜実施例５＞図１３は、本発明に係る半導
体装置の製造方法の第４の実施例を示す成長シーケンス
であり、ｐ型にドーピングされた単結晶シリコン・ゲル
マニウム層とｎ型にドーピングされた単結晶シリコン・
ゲルマニウム層の２層からなる多層膜を絶縁膜の開口部
内に選択的に形成する際の基板温度とガス流量の変化を
ステップごとに示す。実施例１と異なるのは、ｐ型単結
晶シリコン・ゲルマニウム層及びｎ型単結晶シリコン・
ゲルマニウム層を形成した後、成長室１及び成長室２自
体をクリーニングする点である（図１３中ステップｆ及
びステップｋ）。例えば、ｐ型単結晶シリコン・ゲルマ
ニウム層とｎ型単結晶シリコン・ゲルマニウム層からな
る多層膜を複数枚処理する場合、ｐ型単結晶シリコン・
ゲルマニウム層を成長室１で形成している間に、成長室
２のクリーニングを行う（ステップｆ）。これは、直前
にｎ型ドーピングを行ったときに成長室２内に残留した
ｎ型ドーパントを除去するために行われ、同様に成長室
２でｎ型単結晶シリコン・ゲルマニウム層を形成してい
るときには、成長室１のクリーニングを行う（ステップ
ｋ）。また、成長室のクリーニングは、他方の成長室で
エピタキシャル成長を行っているときのみに限って行う
必要はなく、クリーニングを行う成長室内に基板がない
状態であれば、いつ行っても構わない。
【００５４】クリーニングは真空中で加熱する他、水素
ガスやＣｌ2やＨＣｌなどのハロゲン系のガスを流した
状態で成長室を加熱することもできる。加熱方法として
は、成長室を加熱するために設けた専用の加熱機構を用
いても良いが、基板を加熱する機構を用いて成長室を加
熱しても良い。例えば水素ガスを用いる場合、水素ガス
の流量はガスが均一に供給されるように１０ミリリット
ル／ｍｉｎ以上であり、排気した水素ガスの処理を行う
ためには１００リットル／ｍｉｎ以下であればよい。ま
た、水素の分圧は、水素が均一に供給される様に１０Ｐ
ａ以上とし、エピタキシャル成長装置の安全性を確保す
るために大気圧以下とすれば好適である。
【００５５】クリーニングを行う成長室内の温度は、加
熱機構のと配置に加え、用いている材料や形状場所によ
っても異なるが、エピタキシャル成長中に冷却されてい
る部分はドーパントが堆積しにくいため、低温でのクリ
ーニングで効果を得ることができる。例えば、冷却水や
その他の冷却媒体により冷却されたステンレスなどで
は、エピタキシャル成長中にその表面にドーパントが堆
積しにくいため、クリーニングの効果が得られ始める５
０℃以上で加熱を行えば良く、上限としては、ステンレ
スの膨張による真空容器のリークが発生する可能性が生
じる２５０℃以下とすればよい。一方、エピタキシャル
成長中に冷却できない部分には、エピタキシャル成長中
にシリコンやゲルマニウムと共に高濃度のドーパントが
堆積する可能性があることから、比較的高温でのクリー
ニングが必要となる。例えば、基板を支持する石英製の
サセプタなどは、クリーニングの効果が得られる２００
℃以上であればよい。クリーニングの効果は温度などに
より大きく左右されることから、クリーニングの加熱に
必要な時間は温度によって変化するが、スループットの
低下を防ぐためになるべく高い温度で短時間の処理を行
うことが望ましい。例えば、高温部分の温度が１０００
℃程度の場合、加熱時間は１０分程度でよい。
【００５６】一方、クリーニングガスとしてＨＣｌを用
いた場合、水素ガスよりも低温でクリーニングの効果が
得られる。例えば、ＨＣｌの流量を５０ミリリットル／
ｍｉｎとし、圧力を１００Ｐａとした場合、石英製のサ
セプタなどでは、表面温度を５００℃程度に保つことに
より、約１０分でクリーニングが完了する。さらに、ク
リーニングガスとしてＣｌＦ3を用いた場合、室温でも
シリコンのエッチング反応が生じるため、ＣｌＦ3の圧
力を１０Ｐａ以上とすることにより、成長室内に堆積し
たシリコンやドーパントをクリーニングすることができ
る。ただし、ＣｌＦ3を初めとするハロゲン系のガスで
は、金属部品などの腐食が生じる恐れがあるため、水分
濃度の管理や、排気配管等の定期的な交換が必要とな
る。本実施例により、ドーピングを行った後に成長室内
に残留しているドーパントを除去することが可能となる
ため、ドーピングガスを流さずに成長した単結晶シリコ
ン・ゲルマニウム層内のドーパント濃度を低減できる。
【００５７】＜実施例６＞図１４は、本発明に係る半導
体装置の製造方法の第５の実施例を示す成長シーケンス
であり、ｐ型にドーピングされた単結晶シリコン・ゲル
マニウム層とｎ型にドーピングされた単結晶シリコン・
ゲルマニウム層の２層からなる多層膜を絶縁膜の開口部
内に選択的に形成する際の基板温度とガス流量の変化を
ステップごとに示す。図１５には、本実施例を実現する
ために必要な半導体製造装置の構成図を示す。実施例５
と異なるのは、ｐ型単結晶シリコン・ゲルマニウム層と
ｎ型単結晶シリコン・ゲルマニウム層を同一の成長室で
形成する点である。導電型の異なるドーピングを同一の
成長室で連続して行うと、残留している別のドーパント
が取り込まれることによりドーピング濃度の制御性が悪
化してしまう。また、残留しているドーパントが、結晶
成長表面でのガスの吸着を阻害すること等から均一に成
長が進行せず、エピタキシャル層の結晶性が悪化してし
まう。そのため、導電型を変えて成長を行う時には、基
板を一度成長室から出し、成長室のクリーニングを行っ
た後に再び基板を戻せばよい。この時、基板の搬送に際
しては、清浄な水素雰囲気中にて行い、基板表面に酸化
膜が形成されたり汚染物が付着しないようにすることは
もちろんであり、この方法に関しては実施例１と同様で
ある。
【００５８】ｐ型単結晶シリコン・ゲルマニウム層を形
成した後（図１４中ステップｆ）、基板を水素雰囲気中
で搬送室に搬送し（ステップｈ）、成長室のクリーニン
グを行う（ステップｎ）。成長室のクリーニング条件
は、実施例５と同様である。クリーニング終了後、再び
基板を成長室に設置し（ステップｊ）、ｎ型単結晶シリ
コン・ゲルマニウム層を形成する（ステップｌ）。
【００５９】本実施例により、成長室が一つであって
も、ドーピングを行った後に成長室内に残留しているド
ーパントを除去することが可能となるため、実施例５の
効果に加えて、異なるドーパントを用いた多層膜の形成
を行うエピタキシャル成長装置のコストを大幅に低減す
ることが可能となる。
【００６０】＜実施例７＞図１６は、本発明に係る半導
体多層構造をバイポーラトランジスタのコレクタ・ベー
ス・エミッタ層に適用したときの一実施例の断面構造図
である。図１６において、参照符号１１はシリコン基板
を示し、このシリコン基板１１上にコレクタとなる高濃
度ｎ型シリコン層１２及び低濃度ｎ型シリコン層１３を
形成する。トランジスタの活性領域以外の部分にコレク
タ・ベース絶縁膜１４を形成し、各トランジスタ間にド
ライエッチングによって溝を形成する。溝の内壁に絶縁
膜１５を形成した後、溝の中にさらに絶縁膜１６を埋め
込むことによって素子分離領域を形成する。コレクタ・
ベース分離絶縁膜１７、１８上にベース引き出し電極と
なる多結晶シリコン層１９及びエミッタ・ベース分離絶
縁膜２０を形成し、コレクタ・ベース分離絶縁膜１７の
開口部にある低濃度ｎ型シリコン層１３上のみに低濃度
コレクタとなるｎ型シリコン・ゲルマニウム層２２と真
性ベースとなるｐ型シリコン・ゲルマニウム層２３とエ
ミッタ層となるｎ型シリコン層２５を順次エピタキシャ
ル成長する。エミッタ電極となる高濃度ｎ型多結晶シリ
コン層２８を形成した後、全体に絶縁膜２９を堆積す
る。コレクタ部分を開口し、コレクタ引き出し電極とな
る高濃度ｎ型多結晶シリコン３０を形成した後、エミッ
タ電極３１、ベース電極３２、コレクタ電極３３をそれ
ぞれ形成する。
【００６１】図１７及び図１８に、図１６に示した構造
を有する半導体集積回路装置を実現するための低濃度コ
レクタ層、真性ベース層、エミッタ層の製造方法のフロ
ー図を示す。先ず、コレクタ層となる高濃度ｎ型単結晶
シリコン層３４を形成し、コレクタ・ベース分離絶縁膜
１４とその開口部に低濃度コレクタ層となる低濃度ｎ型
単結晶シリコン層１３を形成する。コレクタ・ベース分
離絶縁膜となるシリコン酸化膜１７とシリコン窒化膜１
８をそれぞれ堆積し、その上にベース引き出し電極とな
るｐ型多結晶シリコン層１９とエミッタ・ベース分離絶
縁膜２０を形成し、ｐ型多結晶シリコン層１９とエミッ
タ・ベース分離絶縁膜２０に開口部を設ける。この開口
部の側壁にエミッタ・ベース分離絶縁膜２１を形成し、
開口部にイオン注入することによりｎ型コレクタ領域１
２を形成する（図１７（ａ））。次いで、コレクタ・ベ
ース分離絶縁膜１８、１９を順次エッチングすることに
より、低濃度ｎ型単結晶シリコン層１３の表面を露出さ
せる（図１７（ｂ））。この状態で洗浄した基板をエピ
タキシャル成長装置に設置し、低濃度ｎ型単結晶シリコ
ン層１３の表面をクリーニングした後、低濃度ｎ型単結
晶シリコン層１３上に低濃度ｎ型単結晶シリコン・ゲル
マニウム層２２を形成する（図１７（ｃ））。そして低
濃度ｎ型単結晶シリコン・ゲルマニウム層２２上に、ｐ
型単結晶シリコン・ゲルマニウム層２３とｎ型単結晶シ
リコン層２５を順次エピタキシャル成長する。
【００６２】図１９に、ｎ型シリコン・ゲルマニウム層
２２とｐ型シリコン・ゲルマニウム層２３とｎ型シリコ
ン層２５からなる多層膜の形成方法を示すエピタキシャ
ル成長のシーケンスを示す。また、図２０にバイポーラ
トランジスタの真性部分におけるゲルマニウム組成比及
びドーピングプロファイルを示す。実施例１と同様に、
シリコン基板はエピタキシャル成長装置内に設置する前
に洗浄を行い、表面の汚染物質や自然酸化膜、及びパー
ティクルの除去を行う。基板を設置して準備室を排気し
た後、基板搬送室を介して成長室２へ基板を搬送する
（図１９ステップａ）。ここでは、実施例１と同様に、
成長室１でｐ型ドーピングを、また成長室２でｎ型ドー
ピングを行うものとする。成長室２で基板表面のクリー
ニングを行い（ステップｃ）、基板温度をエピタキシャ
ル成長温度に安定させた後（ステップｅ）、水素ガスの
供給停止と共に成長ガスとｎ型ドーピングガスを供給す
ることにより、低濃度ｎ型コレクタ等となるｎ型シリコ
ン・ゲルマニウム層を形成する（ステップｆ）。ここ
で、エピタキシャル成長条件は、実施例１のｎ型単結晶
層の形成方法と同様であるが、図１７（ｃ）に示すよう
に、低濃度ｎ型シリコン・ゲルマニウム層２２を形成す
る際には、ベース引き出し電極となるｐ型多結晶シリコ
ン層１９のひさしの下部に多結晶シリコン・ゲルマニウ
ム層が堆積しない条件とすることが望ましく、これによ
り真性ベースとベース引き出し電極の間に高濃度層が形
成することが無くなるため、ベース引き出し部分の抵抗
を低減することができる。このようなエピタキシャル成
長を行うには、成長ガスの流量を少なくすると共に成長
圧力を下げ、更に成長温度を高くすることにより、結晶
の面方位が（１００）面からなる単結晶シリコン基板
と、主に（３１１）面や（１１１）面からなる多結晶シ
リコンの間で、面方位の違いによる成長開始時間と成長
速度の違いが大きくなるため、シリコン基板上のみに単
結晶層を形成することが可能となる。例えば図６に示す
ように、成長ガスとしてジシランガスとゲルマンガスを
用い、成長温度を５５０℃とすることによりゲルマニウ
ム組成比が１５％の単結晶層を約５０ｎｍ堆積しても、
ｐ型多結晶シリコンの下部には多結晶シリコン・ゲルマ
ニウムは堆積しない。
【００６３】ベースコレクタ間のエネルギー障壁の形成
を抑制するためには低濃度コレクタ層中にもゲルマニウ
ムを添加し、さらに、ゲルマニウム組成比を基板から表
面に向かって増加させれば良い。例えば、図１９におけ
るステップｆにおいて、ジシランガスを２ミリリットル
／ｍｉｎと一定にした状態でゲルマンガスを０から４ミ
リリットル／ｍｉｎと増加させることにより、図２０に
示した深さがＤ２からＤ３までの領域におけるゲルマニ
ウム組成比が、シリコン基板側から表面に向かって０か
ら１５％へと連続的に変化する。その結果、低濃度ｎ型
単結晶シリコン層１３と低濃度ｎ型単結晶シリコン・ゲ
ルマニウム層２２においてバンドギャップが連続的に変
化するため、コレクタ層中における伝導帯にエネルギー
障壁が生じることがない。また、低濃度シリコン・ゲル
マニウム層におけるドーピング濃度は、トランジスタの
コレクタ・ベース耐圧の低下やコレクタ・ベース間容量
の増加を防ぐために約５×１０17ｃｍ-3以下とすれば好
適である。
【００６４】続いて、低濃度ｎ型単結晶シリコン・ゲル
マニウム層２２上に真性ベースとなるｐ型単結晶シリコ
ン・ゲルマニウム層２３を形成する。ここで、図２０の
深さがＤ１からＤ２までの領域に示すように、ベース層
中でのゲルマニウム組成比は基板側から表面側にかけて
減少させたプロファイルとすると好適である。この結
果、ベース層中での伝導帯はエミッタ側からコレクタ側
にかけて傾斜を持つことになるので、エミッタから注入
された電子がベース層中で加速されると同時に、アーリ
ー電圧を高くすることが可能となり、トランジスタの高
速動作とこのトランジスタを用いた回路の高性能化を図
ることができる。また、ｐ型単結晶シリコン・ゲルマニ
ウム層２３の成長と同時に、ベース引き出し電極となる
ｐ型多結晶シリコン１９のひさしの底面より多結晶ｐ型
シリコン・ゲルマニウム２４が成長する条件でエピタキ
シャル成長を行うことにより、真性ベースとベース引き
出し電極が自動的に接続できる。
【００６５】次いで、エミッタとなるｎ型単結晶シリコ
ン層２５をｐ型単結晶シリコン・ゲルマニウム層２３上
に形成する。ｎ型ドーパントとしてリンをドーピングす
る場合、エミッタ抵抗が高くならないように１×１０19
ｃｍ-3以上とすれば好適であり、１×１０20ｃｍ-3以上
とすればより好適である。更に、エミッタ層のエピタキ
シャル成長は、開口部内の単結晶シリコン・ゲルマニウ
ム層２３上のみに選択成長する必要はなく、全面にエピ
タキシャル成長を行うこともできる。その後、エミッタ
電極となる高濃度ｎ型多結晶シリコン層３１層を形成
し、不要な部分をエッチングすることにより、図１８
（ｃ）に示した形状となる。
【００６６】本実施例により、高濃度で薄い真性ベース
層を形成できるため、バイポーラトランジスタの高速化
・高性能化に有効である。例えばベースドーピング濃度
を１×１０19ｃｍ-3とした場合、本実施例を用いて形成
したバイポーラトランジスタでは、エピタキシャル成長
後の高温の熱処理が必要なくなるため、１×１０19ｃｍ
-3のベースドーピング濃度を維持したまま１５ｎｍ程度
の厚さのベース幅が実現できる。従って、このトランジ
スタでは１５０ＧＨｚの遮断周波数が実現できる。ま
た、ベース層の高いドーピング濃度が維持できることか
ら、ベース抵抗が低減でき、選択成長によるコレクタ・
ベース間容量の低減と共にバイポーラトランジスタの最
大発信周波数を著しく向上することができる上に、トラ
ンジスタの雑音の低減が可能となる。
【００６７】＜実施例８＞実施例８として本発明をバイ
ポーラトランジスタのコレクタ・ベース・エミッタ層に
適用したときの他の例を示す。図２１はトランジスタ中
のゲルマニウム及びドーパントプロファイルを示す図で
ある。実施例７との違いは、エミッタ・ベース接合付近
でのエミッタ濃度が低くなっている点で、これにより、
トンネル電流の発生を抑制できると同時に、エミッタ・
ベース接合から離れたところは高濃度にドーピングされ
ていることから、エミッタ抵抗を低減することができ
る。例えば、ｎ型ドーパントとしてリンをドーピングす
る場合、エミッタ・ベース接合のトンネル電流を低減す
るため、ｎ型単結晶シリコン層中のベース側のリンの濃
度を１×１０19ｃｍ-3以下とすれば良く、また、エミッ
タ抵抗が高くならないように１×１０18ｃｍ-3以上とす
れば好適である。また、エミッタ・ベース接合から離れ
た位置では、エミッタ抵抗を下げるために５×１０19ｃ
ｍ-3以上、好ましくは１×１０20ｃｍ-3以上のドーピン
グ濃度とすればよい。また、ドーピング濃度が多すぎる
と結晶性が悪くなるので、５×１０21ｃｍ-3以下とする
ことが好ましい。
【００６８】本実施例により、実施例７で述べた効果に
加え、エミッタ・ベース間の耐圧と向上することができ
る上に、エミッタ・ベース間容量を低減することが可能
となる。従って、このバイポーラトランジスタを用いた
回路の更なる高性能化が可能となる。
【００６９】＜実施例９＞図２２は、本発明に係る半導
体装置のさらに他の実施例を示す断面構造図であり、エ
ピタキシャル成長を用いてｐＭＯＤＦＥＴを形成した例
である。シリコン基板４１上に形成されたｐＭＯＤＦＥ
Ｔはｎウェル４４、バッファ層４７、単結晶シリコンと
単結晶シリコンゲルマニウムからなる多層膜４８、４
９、５０、５１、ゲート絶縁膜５２及びゲート電極５
３、そしてソース５５ａ及びドレイン５５ｂによって構
成されている。以下、図２２に示した構造の半導体装置
の製造方法を図２３及び図２４を用いて説明する。
【００７０】まず始めに、シリコン基板４１上にフィー
ルド絶縁膜４２を形成する（図２３（ａ））。次いで、
隣接する素子との境界に溝を形成し、溝の中に絶縁物を
埋め込むことにより素子分離領域４３を形成する。この
他に素子分離領域４３の溝に埋め込む物質としては、絶
縁膜と多結晶シリコンの積層膜でも良い。以下の実施例
でも、フィールド酸化膜４２及び素子分離領域４３に関
しては同様である。次いで、全面に絶縁膜４５を形成す
る。この絶縁膜４５は、後ほど選択エピタキシャル成長
のマスク材となるため、選択性の大きいシリコン酸化膜
にすれば好適である。そして、ｐＭＯＤＦＥＴを形成す
る領域にｎ型ドーパントを選択的にイオン注入すること
によりｎウェル４４をそれぞれ形成する（図２３
（ｂ））。
【００７１】次いで、ｐＭＯＤＦＥＴの真性部分を形成
するために絶縁膜４５とフィールド酸化膜４２に開口部
を形成し、この開口部の側壁にシリコン窒化膜４６を選
択的に形成する（図２３（ｃ））。シリコン基板４１上
にシリコン窒化膜４６の開口部を形成すると、シリコン
酸化膜と比較して選択性が弱くなるために、シリコン窒
化膜上に多結晶シリコン又は多結晶シリコン・ゲルマニ
ウムが堆積しやすくなる。しかし、ファセットの発生と
いう点で見ると、選択性が弱くなるために、エピタキシ
ャル成長を続けるとシリコン基板４１とシリコン窒化膜
４６の境界で成長が進行するため、シリコン窒化膜に接
して単結晶シリコン又は単結晶シリコン・ゲルマニウム
層が成長する。シリコン窒化膜との境界では、表面エネ
ルギーの低さと成長速度が遅いことからファセットが発
生することもあるが、その大きさはシリコン酸化膜の開
口部と比較して非常に小さくなる。以上のように、側壁
にシリコン窒化膜４６を有するフィールド酸化膜４５の
開口部内に単結晶シリコン・ゲルマニウムを選択エピタ
キシャル成長することによってファセットの発生が抑制
されたバッファ層を形成することが可能となる。また
は、フィールド絶縁膜４５をシリコン窒化膜で形成して
もよい。この場合は側壁にシリコン窒化膜を形成する必
要はない。バッファ層４７ではシリコン基板４１側から
表面に向けてゲルマニウム組成比を増加させる。これに
よって、バッファ層の内部のみに単結晶シリコンと単結
晶シリコン・ゲルマニウム層との格子定数の違いによる
ひずみを緩和することによって、表面での結晶性は良好
で、格子定数は単結晶シリコン・ゲルマニウム層の値と
なる仮想的な基板を形成する。例えば、ゲルマニウム組
成比をシリコン基板４１側での５％から表面側で３０％
まで均一に上昇させた場合、バッファ層の厚さを約１．
５μｍとすれば、歪みが内部で完全に緩和した結晶面が
得られる。また、均一ではなく、階段状にゲルマニウム
組成比を増加させることにより、バッファ層の厚さを低
減することができ、約１．０μｍで良好な結晶表面が得
られる（図２４（ａ））。
【００７２】次いで、バッファ層４７上に単結晶シリコ
ンと単結晶シリコン・ゲルマニウムからなる多層膜４
８、４９、５０、５１を、バッファ層４７の形成方法同
様に選択エピタキシャル成長によって形成する（図２４
（ｂ））。まず始めに、バッファ層４７の上にはｐ型ド
ーパントを含んだキャリア供給層４８を選択エピタキシ
ャル成長により形成する。キャリア供給層４８では、ゲ
ルマニウム組成比はバッファ層の表面側の値と等しくす
ればよく、ドーパントの濃度はチャネル層への拡散を抑
制するために１×１０20ｃｍ-3以下であればよい。厚さ
もエピタキシャル成長の制御性が良い１ｎｍ以上とすれ
ば好適である。次いで、キャリアを閉じこめるための障
壁層となる単結晶シリコン・ゲルマニウムからなるスペ
ーサー層４９を形成する。このスペーサー層ではゲルマ
ニウム組成比はバッファ層４７の表面側の値と等しくす
ればよく、厚さは、エピタキシャル成長の制御性が良い
１ｎｍからチャネル層へキャリアが供給される５０ｎｍ
の範囲とすればよい。チャネル層５０はスペーサー層４
９よりもゲルマニウム組成比を高くすることにより圧縮
歪みを受けた状態とする。例えば、スペーサー層４９の
ゲルマニウム組成比３０％に対して、チャネル層のゲル
マニウム組成比を５０％とすることによってチャネル層
は圧縮歪みを受け、価電子帯のバンドが変化する。その
結果、チャネル層における価電子帯の正孔に対するエネ
ルギーが下がり、量子井戸構造となるため、キャリア供
給層４８から供給されたキャリアがこの井戸層にたま
り、二次元正孔ガスが形成される。チャネル層の厚さ
は、エピタキシャル成長の制御性が良い１ｎｍ以上とす
ればよい。チャネル層の上にはキャリアの障壁層となる
上に、シリコン・ゲルマニウム層の保護をする単結晶シ
リコンからなるキャップ層５１を形成する。キャップ層
の厚さは、ゲート電極からの制御を行うために、エピタ
キシャル成長の制御性が良い１ｎｍからゲート電極でチ
ャネル層のキャリアの制御ができる５０ｎｍであれば好
適である。ここで、チャネル中のキャリアが不純物に散
乱されると移動度が低下してしまうため、チャネル層５
０中では、ドーパントの濃度を出来る限り低くする必要
がある。好ましくは５×１０16ｃｍ-3以下とし、また
１．４５×１０10ｃｍ-3以上とするのがよい。また、こ
れらの多層膜中に欠陥が発生したり、界面に汚染物が残
留していると、欠陥に伴って生じたエネルギー準位や界
面準位によりキャリアが散乱され、移動度が低下した
り、リーク電流が発生するという問題がある。従って、
ＭＯＤＦＥＴの高性能化を行うには、多層膜の結晶性向
上や界面準位の低減が必要となる。このため、図２５に
多層膜の成長シーケンスを示すように、ドーピングされ
たキャリア供給層４８を成長室１で形成した後（ステッ
プｆ）、基板を成長室２に搬送し（ステップｈ）、成長
室２でスペーサー層４９、チャネル層５０、キャップ層
５１を形成することにより、キャリア供給層以外でのド
ーパント濃度の低減と、水素雰囲気中での搬送による界
面の汚染物低減が可能となる。また、図２２に示した実
施例では、キャリア供給層４８がチャネル層５０とバッ
ファ層４７の間にあるが、キャリア供給層４８はチャネ
ル層５０よりも表面側にあってもよい。その場合はチャ
ネル層、スペーサー層を成長室１で形成し、水素雰囲気
中で成長室２に搬送し、キャリア供給層、キャップ層を
成長室２で形成する。また、これらの多層膜を形成する
際には、成長室２におけるドーパント濃度が十分に低く
なっていることが前提となっている。
【００７３】全面にゲート絶縁膜５２及びゲート電極５
３を堆積し、ゲートと電極５３を異方性エッチングし、
ゲート電極の側壁にゲート・ソース及びゲート・ドレイ
ン分離絶縁膜５４を形成する（図２４（ｃ））。最後に
選択的にｐ型ドーパントをイオン注入することによりソ
ース５５ａ及びドレイン５５ｂを形成すると図１５に示
した構造が得られる。
【００７４】本実施例により、ｐＭＯＤＦＥＴにおい
て、チャネル層のドーパント濃度を小さくできることか
ら、不純物散乱を抑制し、高速動作と雑音特性の改善が
可能となる。また、ｐＭＯＤＦＥＴはチャネル層におい
て不純物や界面準位と散乱することがないため、回路の
低雑音化が可能となる。従って、高速、低容量、低雑音
の回路が実現可能となり、この回路を用いたシステムの
高速化及び高性能化に有効である。
【００７５】＜実施例１０＞図２６は、本発明に係る半
導体装置のさらに他の実施例を示すｎＭＯＤＦＥＴの断
面構造図である。実施例９で説明したｐＭＯＤＦＥＴ同
様、シリコン基板６１上に形成されたｎＭＯＤＦＥＴは
ｐウェル６４を形成した後、フィールド絶縁膜６２の開
口部のみに選択的にバッファ層６６及び単結晶シリコン
と単結晶シリコンゲルマニウムからなる多層膜６７、６
８、６９、７０、７１を形成する。選択エピタキシャル
成長条件は、実施例９と同様である。バッファ層６６の
上には、キャリアを閉じこめるために、バッファ層の表
面と同じゲルマニウム組成比を持った単結晶シリコン・
ゲルマニウムからなるスペーサー層６７を形成する。こ
のスペーサー層ではゲルマニウム組成比はバッファ層６
６の表面側の値と等しくすればよく、厚さは、エピタキ
シャル成長の制御性が良い１ｎｍとすればよい。つい
で、チャネル層となる単結晶シリコン層６８を形成す
る。バッファ層６６により、シリコン・ゲルマニウムの
格子定数の仮想基板上にエピタキシャル成長を行ってい
るため、単結晶シリコンからなるチャネル層６８は引っ
張り歪みを受けた状態で成長する。例えば、ゲルマニウ
ム組成比３０％のスペーサー層６６上に成長することに
よってチャネル層６８は引っ張り歪みを受け、伝導帯の
バンドが変化する。その結果、チャネル層における伝導
帯の電子に対するエネルギーが下がり、量子井戸構造と
なるため、キャリアがこの井戸層にたまり、二次元電子
ガスが形成される。チャネル層６８の厚さは、エピタキ
シャル成長の制御性が良い１ｎｍ以上とすればよい。キ
ャリア障壁層とするため、バッファ層の表面と同じゲル
マニウム組成比を持った単結晶シリコン・ゲルマニウム
からなる第２のスペーサー層６９を形成した後、ｎ型ド
ーパントを含んだキャリア供給層７０を形成する。キャ
リア供給層７０では、ゲルマニウム組成比はバッファ層
の表面側の値と等しくすればよく、ドーパントの濃度は
チャネル層への拡散を抑制するために１×１０20ｃｍ-3
以下であればよい。厚さもエピタキシャル成長の制御性
が良い１ｎｍ以上とすれば好適である。多層膜の最表面
には、キャリアの障壁層となる上に、シリコン・ゲルマ
ニウム層の保護をする単結晶シリコンからなるキャップ
層７１を形成する。キャップ層の厚さは、ゲート電極か
らの制御を行うために、エピタキシャル成長の制御性が
良い１ｎｍからゲート電極でチャネル層のキャリアの制
御ができる５０ｎｍであれば好適である。本実施例で
は、成長室１で第２のスペーサー層６９までを形成し、
水素雰囲気中で成長室２に搬送し、キャリア供給層７０
以下を成長室２で形成する。また、図２６に示した実施
例では、キャリア供給層７０がチャネル層６８よりも表
面側にあるが、キャリア供給層７０はチャネル層６８と
バッファ層６６の間にあってもよい。
【００７６】単結晶シリコンと単結晶シリコン・ゲルマ
ニウムからなる多層膜を形成した後、ゲート絶縁膜７２
及びゲート電極７３を形成し、そしてソース７５ａ及び
ドレイン７５ｂの部分にｎ型ドーパントをイオン注入す
ることによりｎＭＯＤＦＥＴが形成される。
【００７７】本実施例によれば、実施例９と同様に、ｎ
ＭＯＤＦＥＴにおいて、チャネル層のドーパント濃度を
小さくできることから、不純物散乱を抑制し、高速動作
と雑音特性の改善が可能となる。また、ｎＭＯＤＦＥＴ
はチャネル層において不純物や界面準位と散乱すること
がないため、回路の低雑音化が可能となる。従って、高
速、低容量、低雑音の回路が実現可能となり、この回路
を用いたシステムの高速化及び高性能化に有効である。
【００７８】＜実施例１１＞図２７は、本発明に係る半
導体装置のさらに他の実施例を示すｃＭＯＤＦＥＴの断
面構造図である。シリコン基板８１上にｐウェル８５及
びｎウェル８４をそれぞれ形成し、フィールド絶縁膜８
２を開口し、その側壁にシリコン窒化膜８６を形成す
る。ｎＭＯＤＦＥＴ及びｐＭＯＤＦＥＴのそれぞれの開
口部に同時に単結晶シリコン・ゲルマニウムからなるバ
ッファ層８７を選択的に形成し、その上に単結晶シリコ
ン及び単結晶シリコン・ゲルマニウムからなる多層膜８
８、８９、９０、９１、９２、９３、９４を選択的に形
成する。選択エピタキシャル成長条件は、実施例９と同
様である。バッファ層８７の上には、キャリアを閉じこ
めるために、バッファ層の表面と同じゲルマニウム組成
比を持った単結晶シリコン・ゲルマニウムからなるスペ
ーサー層８８を形成する。このスペーサー層ではゲルマ
ニウム組成比はバッファ層８７の表面側の値と等しくす
ればよく、厚さは、エピタキシャル成長の制御性が良い
１ｎｍ以上とすればよい。次いで、ｎ型ドーパントを含
んだキャリア供給層８９を形成する。キャリア供給層８
９では、ゲルマニウム組成比はバッファ層の表面側の値
と等しくすればよく、ドーパントの濃度はチャネル層へ
の拡散を抑制するために１×１０20ｃｍ-3以下であれば
よい。厚さもエピタキシャル成長の制御性が良い１ｎｍ
以上とすれば好適である。キャリア障壁層とするため、
バッファ層の表面と同じゲルマニウム組成比を持った単
結晶シリコン・ゲルマニウムからなる第２のスペーサー
層９０を形成した後、ｎチャネル層となる単結晶シリコ
ン層９１を形成する。バッファ層８７により、シリコン
・ゲルマニウムの格子定数の仮想基板上にエピタキシャ
ル成長を行っているため、単結晶シリコンからなるｎチ
ャネル層９１は引っ張り歪みを受けた状態で成長する。
例えば、ゲルマニウム組成比３０％のスペーサー層９０
上に成長することによってｎチャネル層は引っ張り歪み
を受け、伝導帯のバンドが変化する。その結果、ｎチャ
ネル層における伝導帯の電子に対するエネルギーが下が
り、量子井戸構造となるため、ｎ型キャリアがこの井戸
層にたまり、トランジスタ動作に寄与する。ｎチャネル
層の厚さは、エピタキシャル成長の制御性が良い１ｎｍ
以上とすればよい。ｎチャネル上にはバッファ層８７よ
りもゲルマニウム組成比が高い単結晶シリコン・ゲルマ
ニウムからなるｐチャネル層９２を形成する。ゲルマニ
ウム組成比を高くしたことにより、ｐチャネル層９２は
圧縮歪みを受け、荷電子帯の正孔に対するエネルギーが
下がるため、ｐ型キャリアがこの井戸層にたまり、ｐチ
ャネルとして動作する。ｐチャネル層９２の上に、ｐ型
キャリアの障壁層となる単結晶シリコン・ゲルマニウム
からなる第３のスペーサー層９３を形成し、最表面には
シリコン・ゲルマニウム層の保護をする単結晶シリコン
からなるキャップ層９４を形成する。キャップ層の厚さ
は、ゲート電極からの制御を行うために、エピタキシャ
ル成長の制御性が良い１ｎｍからゲート電極でチャネル
層のキャリアの制御ができる５０ｎｍであれば好適であ
る。
【００７９】本実施例では、成長室１でキャリア供給層
８９までを形成し、水素雰囲気中で成長室２に搬送し、
第２のスペーサー層９０以下を成長室２で形成した。
【００８０】単結晶シリコンと単結晶シリコン・ゲルマ
ニウムからなる多層膜を形成した後、ｃＭＯＤＦＥＴの
各部分にゲート絶縁膜９５及びゲート電極９６を形成
し、ｎＭＯＤＦＥＴとなる領域に選択的にｎ型ドーパン
トをイオン注入することによりｎ型ソース９９ａ及びｎ
型ドレイン９９ｂを形成する。同様に、ｐＭＯＤＦＥＴ
となる領域に選択的にｐ型ドーパントをイオン注入する
ことによりｐ型ソース９８ａ及びｐ型ドレイン９８ｂを
形成する。ｎＭＯＤＦＥＴ及びｐＭＯＤＦＥＴはバッフ
ァ層８７と単結晶シリコンと単結晶シリコンゲルマニウ
ムからなる多層膜の形成を含めて、それぞれ工程をほぼ
共通化することが可能となる。これにより、高速なｃＭ
ＯＤＦＥＴからなる回路を低コストで作製することがで
きる。こういった構成を適用できるシステムとして、移
動体通信用高周波ＩＣや高速プロセッサＩＣ等があげら
れる。
【００８１】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。例えば、実施例中ではｐ
型単結晶シリコン・ゲルマニウム層とｎ型単結晶シリコ
ン・ゲルマニウム層からなる多層膜の場合について説明
したが、単結晶シリコン・ゲルマニウム・カーボン層を
用いてよいことは言うまでもない。
【００８２】
【発明の効果】前述した実施例より明らかなように、本
発明によれば、導電型の異なる複数の半導体単結晶層か
らなる多層膜又は不純物濃度の異なる複数の半導体単結
晶層からなる多層膜及び各層の界面での汚染濃度を低減
できることから、多層膜の結晶性が向上した半導体装置
を提供することができる。また、多層膜における不純物
濃度を高精度に、再現性良く制御できることから、高濃
度で非常に薄い接合が有する半導体装置を提供すること
ができる。また、これらをバイポーラトランジスタに適
用した場合、トランジスタの高速動作と雑音の低減が可
能となる。
【００８３】また、導電型の異なる高濃度にドーピング
された単結晶層と不純物をドーピングしない層からなる
多層膜を有する場合、不純物をドーピングしない層にお
ける不純物濃度を低減できる。これをバイポーラトラン
ジスタに適用した場合、トランジスタの接合容量の低減
や耐圧の向上が可能となり、このトランジスタを用いた
回路の高性能化が可能となる。更にこれをＭＯＤＦＥＴ
に適用することにより、ＭＯＤＦＥＴの高速化と雑音の
低減が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の第１の実
施例の成長シーケンスを示す図である。
【図２】本発明の一実施例の半導体製造装置の構成図で
ある。
【図３】水素を用いたクリーニングにおけるクリーニン
グ温度とクリーニング完了時間との関係を示す特性線図
である。
【図４】図１に示した成長シーケンスにより製造した半
導体装置の断面構造図である。
【図５】ジシランを用いた単結晶シリコン・ゲルマニウ
ムの成長におけるゲルマン流量とゲルマニウム組成比の
関係を示す特性線図である。
【図６】ジシランを用いた単結晶シリコン・ゲルマニウ
ムの選択成長において、各種材料上には堆積させずにシ
リコン基板上に形成できる最大の膜厚とゲルマニウム組
成比の関係を示す特性線図である。
【図７】ジシランを用いた単結晶シリコン・ゲルマニウ
ムの成長における、ジボラン流量とボロン濃度の関係を
示す特性線図である。
【図８】本発明に係る半導体装置の製造方法の第２の実
施例の成長シーケンスを示す図である。
【図９】モノシランを用いた単結晶シリコン・ゲルマニ
ウムの成長における、ゲルマン流量とゲルマニウム組成
比の関係を示す特性線図である。
【図１０】モノシランを用いた単結晶シリコン・ゲルマ
ニウムの選択成長において、各種材料上には堆積させず
にシリコン基板上に形成できる最大の膜厚とゲルマニウ
ム組成比の関係を示す特性線図である。
【図１１】本発明の一実施例の半導体製造装置の構成図
である。
【図１２】本発明に係る半導体装置の製造方法の第３の
実施例の成長シーケンスを示す図である。
【図１３】本発明に係る半導体装置の製造方法の第４の
実施例の成長シーケンスを示す図である。
【図１４】本発明に係る半導体装置の製造方法の第５の
実施例の成長シーケンスを示す図である。
【図１５】本発明の一実施例の半導体製造装置の構成図
である。
【図１６】本発明に係る半導体装置の一実施例を示す断
面構造図である。
【図１７】図１６に示した半導体装置の製造工程を示す
部分拡大断面図である。
【図１８】図１６に示した半導体装置の製造工程を示す
部分拡大断面図である。
【図１９】図１６に示した半導体装置の製造方法の成長
シーケンスを示す図である。
【図２０】図１６に示した半導体装置における不純物濃
度とゲルマニウム組成比の深さ方向の分布を示す特性線
図である。
【図２１】本発明に係る半導体装置の他の実施例におけ
る不純物濃度とゲルマニウム組成比の深さ方向の分布を
示す特性線図である。
【図２２】本発明に係る半導体装置のさらに他の実施例
を示す断面図である。
【図２３】図２２に示した半導体装置の製造工程を示す
拡大断面図である。
【図２４】図２２に示した半導体装置の製造工程を示す
拡大断面図である。
【図２５】図２２に示した半導体装置の製造方法の成長
シーケンスを示す図である。
【図２６】本発明に係る半導体装置のさらに他の実施例
を示す断面図である。
【図２７】本発明に係る半導体装置のさらに他の実施例
を示す断面図である。
【図２８】従来の半導体装置の製造方法の成長シーケン
スを示す図である。
【図２９】従来の半導体装置を示す断面図である。
【図３０】図２９で示した半導体装置における熱処理前
の不純物濃度とゲルマニウム組成比の深さ方向の分布を
示す特性線図である。
【図３１】図２９で示した半導体装置における熱処理後
の不純物濃度とゲルマニウム組成比の深さ方向の分布を
示す特性線図である。
【符号の説明】
１…単結晶シリコン層、１…シリコン酸化膜、３…ｐ型
単結晶シリコン・ゲルマニウム層、４…ｎ型単結晶シリ
コン・ゲルマニウム層、１１、１０１…シリコン基板、
１２、１０２…コレクタ領域（ｎ型単結晶シリコン）、
１３、１０３…低濃度コレクタ層（低濃度ｎ型単結晶シ
リコン）、１４、１７、１８、１０４、１０７、１０８
…コレクタ・ベース分離絶縁膜、１５、１６、１０５、
１０６…素子分離絶縁膜、１９、１０９…ベース引き出
し電極（ｐ型多結晶シリコン）、２０、２１、２６、２
７、１１０、１１１、１１５、１１６…エミッタ・ベー
ス分離絶縁膜、２２、１１２…低濃度コレクタ層（低濃
度ｎ型単結晶シリコン・ゲルマニウム）、２３、１１３
…真性ベース層（ｐ型単結晶シリコンゲルマニウム）、
２４、１１４…外部ベース層（ｐ型多結晶シリコン・ゲ
ルマニウム）、２５…エミッタ層（ｎ型単結晶シリコ
ン）、２８、１１８…エミッタ引き出し層（高濃度ｎ型
多結晶シリコン）、１１９…エミッタ領域、２９、１２
０…絶縁膜、３０、１２１…コレクタ引き出し層（高濃
度ｎ型単結晶シリコン）、３１、１２２…エミッタ電
極、３２、１２３…ベース電極、３３、１２４…コレク
タ電極、４１、６１、８１…シリコン基板、４２、６
２、８２…フィールド絶縁膜、４３、６３、８３…素子
分離絶縁領域、４４、８４…ｎウェル、６４、８５…ｐ
ウェル、４５…絶縁膜、４６、６５、８６…シリコン窒
化膜、４７、６６、８７…バッファ層（単結晶シリコン
・ゲルマニウム）、４８…ｐ型キャリア供給層（単結晶
シリコン・ゲルマニウム）、４９、６７、６９、８８、
９０、９３…スペーサー層（単結晶シリコン・ゲルマニ
ウム）、５０、９２…ｐ型チャネル層（単結晶シリコン
もしくは単結晶シリコン・ゲルマニウム）、５１、７
１、９４…キャップ層（単結晶シリコン）、５２、７
２、９５…ゲート絶縁膜、５３、７３、９６…ゲート電
極、５４、７４、９７…ゲート側壁絶縁膜、５５ａ、９
８ａ…ｐ型ソース、５５ｂ、９８ｂ…ｐ型ドレイン、６
８、９１…ｎ型チャネル層（単結晶シリコン）、７０、
８９…ｎ型キャリア供給層（単結晶シリコン・ゲルマニ
ウム）、７５ａ、９９ａ…ｎ型ソース、７５ｂ、９９ｂ
…ｎ型ドレイン。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/732 Ｈ０１Ｌ 27/08 ３２１Ｃ 29/737 29/78 Ｆターム(参考） 4K030 AA06 AA17 BA29 BB13 CA04 FA10 GA12 HA01 JA01 JA06 KA49 LA15 5F003 BA27 BB04 BB06 BB07 BB08 BC04 BF06 BG10 BM01 BP31 BP33 BS04 BS06 BS08 5F045 AA03 AB01 AC01 AC03 AC05 AC13 AD09 AD10 AD11 AD12 AE15 AE17 AE19 AE21 AE23 AF03 BB12 BB14 DA59 DB02 EB06 EB08 EB15 EN04 HA04 5F048 AC03 BA02 BA14 BD09 BE03 CA03 CA07 CA15 DA23 5F140 AB03 AC01 AC28 BA01 BA05 BA16 BB18 BB19 BC13 BG08 BG28 BK13 CB04 CB08 CE20

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板上に設けられた絶縁膜の開口部内に、
    導電型の異なる複数の半導体層を形成する半導体装置の
    製造方法であって、第１の成長室内で、上記開口部内に
    第１導電型の第１の半導体層を形成し、第２の成長室内
    で、上記第１の半導体層上に、第１導電型と反対導電型
    である第２導電型の第２の半導体層を形成する工程を有
    し、上記第１及び第２の成長室間で基板搬送を行う際
    に、上記基板表面に水素を供給することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】基板上に設けられた絶縁膜の開口部内に、
    複数の半導体層を形成する半導体装置の製造方法であっ
    て、第１の成長室内で、上記開口部内に不純物を含む第
    １の半導体層を形成し、第２の成長室内で、上記第１の
    半導体層上に、不純物を含む第２の半導体層を形成する
    工程を有し、上記第２の半導体層中に含まれる不純物濃
    度は、上記第１の半導体層中に含まれる不純物濃度より
    少なく、上記第１及び第２の成長室間で基板搬送を行う
    際に、上記基板表面に水素を供給することを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】基板上に設けられた絶縁膜の開口部内に、
    導電型の異なる複数の半導体層を形成する半導体装置の
    製造方法であって、成長室内で、上記開口部内に第１導
    電型の第１の半導体層を形成し、上記成長室から上記基
    板を水素雰囲気中に搬出し、上記成長室内の堆積物を除
    去し、上記成長室内で、上記第１の半導体層上に、第１
    導電型と反対導電型である第２導電型の第２の半導体層
    を形成することを特徴とする半導体装置の製造方法。
  4. 【請求項４】上記第１の半導体層の形成及び上記第２の
    半導体層の形成は、何れもエピタキシャル成長により形
    成することを特徴とする請求項１から３の何れか一に記
    載の半導体装置の製造方法。
  5. 【請求項５】単結晶基板上に設けられた開口部を有する
    絶縁膜と、該絶縁膜の開口部内に設けられた、第１導電
    型とするための不純物濃度が１×１０19ｃｍ-3以上であ
    る第１の半導体層と、該第１の半導体層上に設けられ
    た、第１導電型と反対導電型である第２導電型とするた
    めの不純物濃度が１×１０19ｃｍ-3以上である第２の半
    導体層とを有し、上記第１の半導体層及び上記第２の半
    導体層並びに上記第１の半導体層と上記第２の半導体層
    との界面の酸素濃度が５×１０18ｃｍ-3以下であり、か
    つ、炭素濃度が５×１０17ｃｍ-3以下であることを特徴
    とする半導体装置。
  6. 【請求項６】単結晶基板上に設けられた開口部を有する
    絶縁膜と、該絶縁膜の開口部内に設けられた、第１導電
    型とするための不純物濃度が１×１０19ｃｍ-3以上であ
    る第１の半導体層と、該第１の半導体層上に設けられ
    た、第１導電型と反対導電型である第２導電型とするた
    めの不純物濃度が１×１０19ｃｍ-3以下である第２の半
    導体層とを有し、上記第１の半導体層及び上記第２の半
    導体層並びに上記第１の半導体層と上記第２の半導体層
    との界面の酸素濃度が５×１０18ｃｍ-3以下であり、か
    つ、炭素濃度が５×１０17ｃｍ-3以下であることを特徴
    とする半導体装置。
  7. 【請求項７】上記第１の半導体層の厚さが、２０ｎｍ以
    下であることを特徴とする請求項５又は６記載の半導体
    装置。
  8. 【請求項８】単結晶基板上に、開口部を有する絶縁膜を
    有し、該絶縁膜の開口部内に、不純物濃度が５×１０18
    ｃｍ-3以上である第１の半導体層と、不純物濃度が５×
    １０16ｃｍ-3以下である第２の半導体層とがこの順に又
    は逆の順に配置され、上記第１の半導体層及び上記第２
    の半導体層並びに上記第１の半導体層と上記第２の半導
    体層の内の基板に近い方に配置された半導体層とその上
    に配置された半導体層との界面及び基板より遠い方に配
    置された半導体層とその下に配置された半導体層との界
    面の酸素濃度が５×１０18ｃｍ-3以下であり、かつ、炭
    素濃度が５×１０17ｃｍ-3以下であることを特徴とする
    半導体装置。
  9. 【請求項９】単結晶基板上に設けられた開口部を有する
    絶縁膜と、該絶縁膜の開口部内に設けられた、不純物を
    有する第１の半導体層と、該第１の半導体層上に設けら
    れた、不純物を有する第２の半導体層とを有し、該第２
    の半導体層の不純物濃度は、上記第１の半導体層の不純
    物濃度と異なり、上記第１の半導体層の厚み方向で、不
    純物濃度の変化が、１×１０18ｃｍ-3から１×１０17ｃ
    ｍ-3である部分の厚みは、５ｎｍ以下であることを特徴
    とする半導体装置。
  10. 【請求項１０】半導体の成長を行う成長室の複数室と、
    該複数の成長室間の基板搬送を行う搬送室を有し、上記
    複数の成長室と上記搬送室は、それぞれ水素ガスをその
    中に供給するための手段を有することを特徴とする半導
    体製造装置。
JP2001265362A 2001-09-03 2001-09-03 半導体装置の製造方法 Expired - Lifetime JP3660897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001265362A JP3660897B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法
US10/150,943 US6905972B2 (en) 2001-09-03 2002-05-21 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001265362A JP3660897B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003077844A true JP2003077844A (ja) 2003-03-14
JP3660897B2 JP3660897B2 (ja) 2005-06-15

Family

ID=19091836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265362A Expired - Lifetime JP3660897B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6905972B2 (ja)
JP (1) JP3660897B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
JP2005011979A (ja) * 2003-06-19 2005-01-13 Hitachi Ltd 半導体装置およびその製造方法
JP2005123580A (ja) * 2003-10-14 2005-05-12 Internatl Business Mach Corp <Ibm> 高移動度電界効果トランジスタの構造およびその製造方法
WO2005119744A1 (ja) * 2004-06-01 2005-12-15 Sumitomo Chemical Company, Limited ｐｎ接合を有する化合物半導体基板の製造方法
JP2006196564A (ja) * 2005-01-12 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2006216586A (ja) * 2005-02-01 2006-08-17 Hitachi Kokusai Electric Inc 基板処理装置
WO2007032057A1 (ja) * 2005-09-13 2007-03-22 Tadahiro Ohmi 半導体装置の製造方法及び半導体製造装置
JP2007514294A (ja) * 2003-10-10 2007-05-31 アプライド　マテリアルズ　インコーポレイテッド 大量にドープされたエピタキシャルＳｉＧｅを選択的に堆積させる方法
JP2009533844A (ja) * 2006-04-07 2009-09-17 アプライド マテリアルズ インコーポレイテッド エピタキシャル膜形成のためのクラスターツール
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2012238885A (ja) * 2012-07-30 2012-12-06 Tokyo Electron Ltd 熱処理装置の運転方法
JP2013051264A (ja) * 2011-08-30 2013-03-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2013179352A (ja) * 2013-06-04 2013-09-09 Tokyo Electron Ltd 熱処理装置の運転方法
JP2014225681A (ja) * 2009-09-18 2014-12-04 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． ハニカムヘテロエピタキシーを含む半導体装置
JP2015515129A (ja) * 2012-03-23 2015-05-21 日本テキサス・インスツルメンツ株式会社 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ
JP2016146505A (ja) * 2016-04-11 2016-08-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR101821707B1 (ko) 2011-02-08 2018-01-24 어플라이드 머티어리얼스, 인코포레이티드 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115878A1 (en) * 2002-12-13 2004-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Method for manufacturing a silicon germanium based device with crystal defect prevention
JP5288707B2 (ja) 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
JP4782670B2 (ja) * 2003-03-13 2011-09-28 エーエスエム アメリカ インコーポレイテッド エピタキシャルＧｅ含有膜の成長方法及びエピタキシャル半導体成膜システム
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
CN101429649B (zh) * 2003-09-19 2012-06-13 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
US7329593B2 (en) * 2004-02-27 2008-02-12 Asm America, Inc. Germanium deposition
DE102004024207B4 (de) * 2004-05-10 2016-03-24 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verfahren und Vorrichtung zur Niedertemperaturepitaxie auf einer Vielzahl von Halbleitersubstraten
US7704896B2 (en) 2005-01-21 2010-04-27 Asm International, N.V. Atomic layer deposition of thin films on germanium
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20070256635A1 (en) * 2006-05-02 2007-11-08 Applied Materials, Inc. A Delaware Corporation UV activation of NH3 for III-N deposition
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
KR101440282B1 (ko) * 2007-07-11 2014-09-17 주성엔지니어링(주) 플라즈마 세정 방법
US8016592B2 (en) * 2008-01-01 2011-09-13 Dongguan Anwell Digital Machinery Ltd. Method and system for thermal processing of objects in chambers
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
US20090194024A1 (en) * 2008-01-31 2009-08-06 Applied Materials, Inc. Cvd apparatus
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US20110121503A1 (en) * 2009-08-05 2011-05-26 Applied Materials, Inc. Cvd apparatus
WO2011044046A2 (en) * 2009-10-07 2011-04-14 Applied Materials, Inc. Improved multichamber split processes for led manufacturing
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN104377119B (zh) * 2014-10-23 2017-05-24 中国电子科技集团公司第四十六研究所 一种锗单晶抛光片的清洗方法
KR102534730B1 (ko) 2015-04-10 2023-05-26 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
US10115572B2 (en) 2016-01-26 2018-10-30 Applied Materials, Inc. Methods for in-situ chamber clean in plasma etching processing chamber
US10096473B2 (en) * 2016-04-07 2018-10-09 Aixtron Se Formation of a layer on a semiconductor substrate
US10177017B1 (en) 2017-07-05 2019-01-08 Applied Materials, Inc. Method for conditioning a processing chamber for steady etching rate control
US10453684B1 (en) 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
US10964527B2 (en) 2018-06-21 2021-03-30 Applied Materials, Inc. Residual removal
TW202240012A (zh) * 2021-03-05 2022-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 膜沉積系統及方法
CN117153671B (zh) * 2023-10-31 2023-12-29 希科半导体科技(苏州)有限公司 碳化硅衬底的外延生长方法以及碳化硅外延片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766360A (en) * 1992-03-27 1998-06-16 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
EP0818829A1 (en) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
JPH1041321A (ja) 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US6488778B1 (en) * 2000-03-16 2002-12-03 International Business Machines Corporation Apparatus and method for controlling wafer environment between thermal clean and thermal processing

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
JP2005011979A (ja) * 2003-06-19 2005-01-13 Hitachi Ltd 半導体装置およびその製造方法
JP4643130B2 (ja) * 2003-06-19 2011-03-02 株式会社日立製作所 半導体装置およびその製造方法
JP2007514294A (ja) * 2003-10-10 2007-05-31 アプライド　マテリアルズ　インコーポレイテッド 大量にドープされたエピタキシャルＳｉＧｅを選択的に堆積させる方法
JP2005123580A (ja) * 2003-10-14 2005-05-12 Internatl Business Mach Corp <Ibm> 高移動度電界効果トランジスタの構造およびその製造方法
JP4516797B2 (ja) * 2003-10-14 2010-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造及びこれの製造方法
US7595259B2 (en) 2004-06-01 2009-09-29 Sumitomo Chemical Company, Limited Method for manufacturing compound semiconductor substrate with pn junction
WO2005119744A1 (ja) * 2004-06-01 2005-12-15 Sumitomo Chemical Company, Limited ｐｎ接合を有する化合物半導体基板の製造方法
JP2006196564A (ja) * 2005-01-12 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US7863162B2 (en) 2005-01-12 2011-01-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP2006216586A (ja) * 2005-02-01 2006-08-17 Hitachi Kokusai Electric Inc 基板処理装置
WO2007032057A1 (ja) * 2005-09-13 2007-03-22 Tadahiro Ohmi 半導体装置の製造方法及び半導体製造装置
US8895410B2 (en) 2005-09-13 2014-11-25 Tadahiro Ohmi Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP2009533844A (ja) * 2006-04-07 2009-09-17 アプライド マテリアルズ インコーポレイテッド エピタキシャル膜形成のためのクラスターツール
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2014225681A (ja) * 2009-09-18 2014-12-04 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． ハニカムヘテロエピタキシーを含む半導体装置
KR101821707B1 (ko) 2011-02-08 2018-01-24 어플라이드 머티어리얼스, 인코포레이티드 인장 변형 적용들을 위한 고인장 실리콘 합금의 에피택시
JP2013051264A (ja) * 2011-08-30 2013-03-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US9293352B2 (en) 2011-08-30 2016-03-22 SCREEN Holdings Co., Ltd. Substrate processing method
JP2015515129A (ja) * 2012-03-23 2015-05-21 日本テキサス・インスツルメンツ株式会社 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ
JP2012238885A (ja) * 2012-07-30 2012-12-06 Tokyo Electron Ltd 熱処理装置の運転方法
JP2013179352A (ja) * 2013-06-04 2013-09-09 Tokyo Electron Ltd 熱処理装置の運転方法
JP2016146505A (ja) * 2016-04-11 2016-08-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Also Published As

Publication number Publication date
JP3660897B2 (ja) 2005-06-15
US6905972B2 (en) 2005-06-14
US20030045063A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP3660897B2 (ja) 半導体装置の製造方法
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
US6391749B1 (en) Selective epitaxial growth method in semiconductor device
US7611973B2 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
US8878244B2 (en) Semiconductor device having strained silicon film
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
KR20080071891A (ko) 선택적 에피택시 공정의 제어
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
US6806158B2 (en) Mixed crystal layer growing method and device, and semiconductor device
US7655528B2 (en) Manufacturing method of semiconductor device
US7863162B2 (en) Semiconductor device and manufacturing method thereof
JP2007305730A (ja) 半導体装置の製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP5618430B2 (ja) 半導体装置およびその製造方法
JP2004193454A (ja) 半導体装置およびその製造方法
JP2013168458A (ja) 半導体装置およびその製造方法
US20240145550A1 (en) Carbon-containing cap layer for doped semiconductor epitaxial layer
US20070254451A1 (en) Process for forming a silicon-based single-crystal portion
JP2008235726A (ja) 半導体多層膜の製造方法
TW202418585A (zh) 用於經摻雜半導體磊晶層的含碳帽層
JP4404888B2 (ja) 混晶膜の成長方法
JP2009206325A (ja) 半導体装置およびその製造方法
JP2010074016A (ja) 半導体装置およびその製造方法
JP2001126989A (ja) 半導体薄膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Ref document number: 3660897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term