JP4516797B2 - 半導体構造及びこれの製造方法 - Google Patents
半導体構造及びこれの製造方法 Download PDFInfo
- Publication number
- JP4516797B2 JP4516797B2 JP2004234182A JP2004234182A JP4516797B2 JP 4516797 B2 JP4516797 B2 JP 4516797B2 JP 2004234182 A JP2004234182 A JP 2004234182A JP 2004234182 A JP2004234182 A JP 2004234182A JP 4516797 B2 JP4516797 B2 JP 4516797B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- relaxed
- buffer layer
- xgex
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 30
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 3
- 229910006990 Si1-xGex Inorganic materials 0.000 claims 43
- 229910007020 Si1−xGex Inorganic materials 0.000 claims 43
- 230000003213 activating effect Effects 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 31
- 230000005669 field effect Effects 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 oxynitride Chemical compound 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体およびトランジスタに関し、より詳細には、Ｓｉ／ＳｉＧｅ歪み層（strained-layer）電界効果トランジスタに関する。
Ｓｉ／ＳｉＧｅ歪み層ヘテロ構造は、今後の高性能マイクロエレクトロニクスへの応用に対して興味深いデバイスである。特に、緩和（relaxed）ＳｉＧｅ ＭＯＳＦＥＴ上の引っ張り歪み（tensile-strained）Ｓｉの先進的ＣＭＯＳへの応用が提案されており、Ｓｉ／ＳｉＧｅ ＭＯＤＦＥＴ（modulation-dopedfield-effect transistor；変調ドープ電界効果トランジスタ）が、先進的通信への応用に対して興味深いものである。Ｓｉ／ＳｉＧｅ歪み層に基づく電界効果トランジスタは、性能向上を実現するのに移動度の増加に依存するという共通の特徴を有する。このことは、ケイ・イスマイル（K.Ismail）によるタイトルが「Ｓｉ／ＳｉＧｅ高速電界効果トランジスタ（Si/SiGe high-speed field-effect transistors）」の国際電子デバイス会議の技術ダイジェスト（Tech.Dig. Int. Electron Devices Meet.）、５０９頁、１９９５年に参考として記載されている、「電子移動度を３〜５倍増加させることができる緩和ＳｉＧｅ ＭＯＤＦＥＴ上の引っ張り歪みＳｉ」、ならびに、エス・ジェイ・コースター（S.J. Koester）、アール・ハモンド（R. Hammond）、ジェイ・オー・チュー（J. O. Chu）によるタイトルが「ＵＨＶ−ＣＶＤによって成長させた超高相互コンダクタンスのＧｅ／Ｓｉ０．４Ｇｅ０．６ ｐ−ＭＯＤＦＥＴ（Extremelyhigh transconductance Ge/Si0.4Ge0.6 p-MODFET's grown byUHV-CVD）」のＩＥＥＥ電子デバイス・レター誌（IEEE Elect. Dev. Lett.）、２１、１１０頁、２０００年に参考として記載されている、「正孔移動度が、バルクＳｉ ＭＯＳＦＥＴの１０倍よりも大きい緩和ＳｉＧｅ ＭＯＤＦＥＴ上の圧縮歪みＧｅ」の場合が特に該当する。
しかし、高性能ＦＥＴを形成するためには、移動度に加えてデバイス設計ファクタを考慮しなければならない。特に、短チャネル効果（short-channel effect）の抑制（制御）は、半導体プロセスおよびデバイスのシミュレーションに関する国際会議（InternationalConference on Simulation of Semiconductor Processes and Devices）、神戸（Kobe）、日本（Japan）、２００２年９月４〜６日にてキュー・シー・ウーヤン（Q.C. Ouyang）、エス・ジェイ・コースター（S. J. Koester）、ジェイ・オー・チュー（J. O. Chu）、エイ・グリル（A. Grill）、エス・サバンナ（S.Subbanna）、ディー・エイ・ハーマン・ジュニア（D. A. Herman Jr.）によって認識されているように、ゲート長が極めて短いデバイスでは深刻な問題である。一般に、Ｓｉ ＭＯＳＦＥＴでは、短チャネル効果は、カウンタ・ドープ（counter-doping）、すなわち、デバイス本体に反対のタイプのキャリアを導入して、ソースとドレインのｐ／ｎ接合部の間に固有（built-in）の高電位（potential）を維持することによって抑制される。一般に、Ｓｉ ＭＯＳＦＥＴでは、カウンタ・ドープはイオン注入によってデバイスの活性領域（activearea）を通して直接導入される。
しかし、ＳｉＧｅ ＭＯＤＦＥＴに関しては、活性デバイス領域を通してドーパントを注入すると、移動度を大きく劣化させる恐れがある。この移動度の劣化は、注入プロファイルの後縁（trailing edge）が高移動度チャネルと交差するために生じる。不純物濃度が１０１５ｃｍ−２と低くても移動度が劣化することがあるので、注入のピーク濃度がチャネル領域よりもかなり低くても用いることができない。したがって、ＳｉＧｅ ＭＯＤＦＥＴでは、高移動度を維持するにはチャネル領域に注入不純物がまったくないことが肝要である。図１のグラフに、Ｓｉ／ＳｉＧｅ ｎチャネルＭＯＤＦＥＴ構造を通じて、イオン注入の有害な作用の例を示す。図には、注入不純物が存在しない場合を示す曲線１２に比べて、注入不純物の存在による電子移動度の減少を示す曲線１５を示す。
ＭＯＤＦＥＴについての１つの可能な任意選択肢は、単に、ＩＩＩ−Ｖ族デバイスでは一般に実施されているカウンタ・ドープをなくすことである。しかし、高バンド・ギャップ・バリア層により並行導通（parallel conduction）が減少し得るＩＩＩ−Ｖ族デバイスとは異なり、ＳｉＧｅバリア層では、そうすることができない。Ｓｉ／ＳｉＧｅ ｎ−ＭＯＤＦＥＴにおけるカウンタ・ドープの必要性を図２のグラフに示す。図には、ｐウエル（p-well）を含まないスケーリングしたＳｉ／ＳｉＧｅ ｎ−ＭＯＤＦＥＴ（scaledSi/SiGe n-MODFET）の実験データと、ｐ型カウンタ・ドープを行った極めて類似するデバイスの物理的シミュレーション結果とを示す。カウンタ・ドープ（ｐウエル）を含まないデバイスは、深刻な短チャネル効果および大きなソース／ドレイン・リーク電流を示しており、シミュレーション結果は、適切なｐウエル・ドープにより、同じデバイスがほぼ理想的なサブスレッショルド挙動を示すことを示している。
現在まで、ＳｉＧｅ ＭＯＤＦＥＴにカウンタ・ドープを導入する方法は、明示的に提案されていない。しかし、ｉｎ ｓｉｔｕ（元の位置に）ドープ・プロセスによってカウンタ・ドープを組み込む考え方が提案され、参照文献としてケイ・リム（K. Rim）、ジェイ・エル・ホイト（J. L. Hoyt）、ジェイ・エフ・ギボンズ（J. F. Gibbons）によるタイトルが「深いサブミクロン歪みＳｉ Ｎ−ＭＯＳＦＥＴの製造および解析（Fabricationand analysis of deep submicron strained-Si N-MOSFET's）」の電子デバイスに関するＩＥＥＥトランザクション（IEEETrans. on Elect. Dev.）、４７、１４０６頁、２０００年において、引っ張り歪みＳｉ表面チャネルＭＯＳＦＥＴを用いて実施されている。しかし、この技術は、あらかじめ形成された緩和ＳｉＧｅ基板上で成長させた層構造ではその再成長させた層構造を薄く保つ必要があり、このような層構造には適用可能ではない。というのは、ドープがエピタキシャル再成長層にしか組み込まれず、したがって、下にある基板が依然としてリーク経路になり得るからである。このことを示すよい例が、埋込み絶縁層上に形成されるＭＯＤＦＥＴに対して生じる状況である。この場合の典型的な形成方式は、まず緩和ＳｉＧｅオン・インシュレータ（relaxedSiGe on insulator）のウェハを形成し、次いで、その上にＭＯＤＦＥＴ層構造を再成長させる。この状況では、成長中にｐウエルをｉｎ ｓｉｔｕドープすることより、元のＳｉＧｅ基板が依然としてドープされずに残されることになろう。ｉｎ ｓｉｔｕドープは、ｐチャネルＳｉＧｅ ＭＯＤＦＥＴに対しても問題である。というのは、カウンタ・ドープはｎ型でなければならず、多くの一般的なｎ型ドーパントは成長中に表面親和性（surfaceaffinity）が高くなり、そのためそれらは表面に集まり、チャネル層中に意図しないドーパントの混入が生じるからである。
したがって、高移動度の伝導チャネル（conducting channel）を有し、それと同時にカウンタ・ドープを維持して有害な短チャネル効果を抑制する高移動度の半導体層構造および電界効果トランジスタを形成することが極めて望ましい。このような層構造およびトランジスタを形成する方法を提供することも極めて望ましい。
米国特許出願第１０／６５２４００号
ケイ・イスマイル（K. Ismail）、「Ｓｉ／ＳｉＧｅ高速電界効果トランジスタ（Si/SiGehigh-speed field-effect transistors）」、国際電子デバイス会議技術ダイジェスト（Tech. Dig. Int.Electron Devices Meet.）、５０９頁、１９９５年
エス・ジェイ・コースター（S. J. Koester）、アール・ハモンド（R.Hammond）、ジェイ・オー・チュー（J. O. Chu）、「ＵＨＶ−ＣＶＤによって成長させた超高相互コンダクタンスのＧｅ／Ｓｉ０．４Ｇｅ０．６ ｐ−ＭＯＤＦＥＴ（Extremelyhigh transconductance Ge/Si0.4Ge0.6 p-MODFET's grown byUHV-CVD）」、ＩＥＥＥ電子デバイス・レター誌（IEEE Elect. Dev. Lett.）、２１、１１０頁、２０００年
キュー・シー・ウーヤン（Q. C. Ouyang）、エス・ジェイ・コースター（S.J. Koester）、ジェイ・オー・チュー（J. O. Chu）、エイ・グリル（A. Grill）、エス・サバンナ（S. Subbanna）、ディー・エイ・ハーマン・ジュニア（D.A. Herman Jr.）、半導体プロセスおよびデバイスのシミュレーションに関する国際会議（International Conference onSimulation of Semiconductor Processes and Devices）、神戸（Kobe）、日本（Japan）、２００２年９月４〜６日
ケイ・リム（K. Rim）、ジェイ・エル・ホイト（J. L. Hoyt）、ジェイ・エフ・ギボンズ（J.F. Gibbons）、「深いサブミクロン歪みＳｉ Ｎ−ＭＯＳＦＥＴの形成および解析（Fabrication and analysis of deepsubmicron strained-Si N-MOSFET's）」、電子デバイスに関するＩＥＥＥトランザクション（IEEE Trans. on Elect.Dev.）、４７、１４０６頁、２０００年
したがって、本発明の目的は、高移動度伝導チャネルを含み、それと同時にカウンタ・ドープを維持して有害な短チャネル効果を抑制する高移動度の半導体層構造および電界効果トランジスタを提供することである。
本発明の別の目的は、高移動度の伝導チャネルを含む高移動度の半導体層構造および電界効果トランジスタを製造する方法を提供することである。この方法により、イオン注入またはｉｎ ｓｉｔｕドープなどの標準の技術を用いてカウンタ・ドープ部を形成することができ、さらに、移動度を劣化させずに高移動度チャネルをカウンタ・ドープ部に近接させることができる。
本発明の一実施形態によれば、緩和Ｓｉ１−ｘＧｅｘ層であって、その一部をｐ型にドープした層と、緩和（relaxed）Ｓｉ１−ｘＧｅｘ層上の下部（bottom）Ｓｉ１−ｚＧｅｚ緩衝層（bufferlayer）であって、前記下部緩衝層が前記緩和Ｓｉ１−ｘＧｅｘ層に実質的に格子整合するようなＧｅ濃度ｚを有する層と、下部Ｓｉ１−ｚＧｅｚ緩衝層上の引っ張り歪みＳｉ量子井戸（quantumwell）層と、引っ張り歪みＳｉ量子井戸層上の上部（top）Ｓｉ１−ｍＧｅｍ緩衝層と、上部Ｓｉ１−ｍＧｅｍ緩衝層上の引っ張り歪みＳｉキャップ（cap）層とを備える半導体層構造が提供される。
別の実施形態では、緩和Ｓｉ１−ｘＧｅｘ層は、面内（in-plane）格子定数がバルクＳｉの格子定数よりも０．８〜２．４％大きくなるようなＧｅ濃度（concentration）ｘおよび緩和度（relaxation）ｒを有し、かつ濃度が１０１５ｃｍ−３〜１０１９ｃｍ−３のｐ型にドープした部分を含み、前記下部Ｓｉ１−ｚＧｅｚ緩衝層は、２ｎｍ〜５０ｎｍの厚さを有し、前記引っ張り歪みＳｉ量子井戸層および前記上部Ｓｉ１−ｍＧｅｍ緩衝層は、２ｎｍ〜２０ｎｍの厚さを有する。
別の実施形態では、０〜２０％のＧｅ濃度ｙと、１〜５ｎｍの厚さを有する薄いＳｉ１−ｙＧｅｙ層を、緩和Ｓｉ１−ｘＧｅｘ層の上部と下部緩衝層の間に介在させることができる。
別の実施形態では、埋込み絶縁層上に前記緩和Ｓｉ１−ｘＧｅｘ層を配置し、その厚さを５〜１００ｎｍにすることができる。
有利には、Ｓｉキャップ層上の絶縁ゲート誘電体（insulating gatedielectric）と、絶縁ゲート誘電体上に配置されたゲート電極と、前記ゲート電極のいずれかの側に接して配置され、この多層構造の表面から、緩和Ｓｉ１−ｘＧｅｘ層のｐ型にドープした部分の中まで延長するｎ型のソースおよびドレイン・コンタクト領域とをさらに設けることによって、高性能ｎ−ＭＯＤＦＥＴトランジスタ・デバイスを形成することができる。本発明の原理に従って、ｐ型ＭＯＤＦＥＴデバイスを形成することができることを理解されたい。
以下の説明、特許請求の範囲および添付の図面を参照すれば、本発明の装置および方法のさらなる特徴、態様および利点がよりよく理解されよう。
図３は、本発明の好ましい実施形態による、ｐ型にドープした本体（body）を備えたドープしない引っ張り歪みＳｉ量子井戸層構造の概略断面図である。この層構造は、緩和Ｓｉ１−ｘＧｅｘ層１０を備え、この層の一部はｐ型にドープされている。このｐ型ドーパント濃度がとり得る範囲は、１０１５〜１０１９ｃｍ−３であり、好ましい実施形態では、この濃度は、理想的には１０１６〜１０１８ｃｍ−３である。一実施形態では、図３に示すように、前記ｐ型にドープした部分は緩和層（relaxedlayer）１０の上側部分１１とし得るが、緩和層１０の全部またはかなりの部分をｐ型にドープすることができる。層１０のＧｅ濃度ｘおよび緩和度ｒは、面内格子定数が緩和Ｓｉの格子定数よりも０．８〜２．４％大きくなるようにすべきであり、好ましい値は１．２〜１．８％の範囲の値である。この層の上には、下部Ｓｉ１−ｚＧｅｚ緩衝層２０があり、そのＧｅ濃度ｚは、層２０が層１０に実質的に格子整合する値にする。下部Ｓｉ１−ｚＧｅｚ緩衝層２０の上には、引っ張り歪みＳｉ層３０があり、その上に上部Ｓｉ１−ｍＧｅｍ緩衝層４０および任意選択でＳｉキャップ層５０がある。一般に、上部Ｓｉ１−ｍＧｅｍ緩衝層４０、下部Ｓｉ１−ｚＧｅｚ緩衝層２０およびＳｉ１−ｘＧｅｘ層１０は、同じＧｅ濃度を有する必要はないが、好ましい実施形態では、これら３つの層のＧｅ濃度は実質的に同じである。この実施形態では、引っ張り歪みＳｉ層３０中で高移動度が維持される。というのは、ｐウエル・ドープが、下部Ｓｉ１−ｚＧｅｚ緩衝層２０によって量子井戸から分離され、下にあるＳｉ１−ｘＧｅｘ層１０に制限されるからである。理想的には、下部Ｓｉ１−ｚＧｅｚ緩衝層２０の厚さは、ｐウエル・ドープが効果的に短チャネル効果を抑制することができるように十分に薄くすべきであるが、移動度の劣化を防ぐために十分に厚くすべきである。下部Ｓｉ１−ｚＧｅｚ緩衝層２０については、とり得る厚さの範囲は２ｎｍ〜５０ｎｍであり、好ましい値は１０〜３０ｎｍである。また、好ましい実施形態では、引っ張り歪みＳｉ層３０の厚さは、下部Ｓｉ１−ｚＧｅｚ緩衝層２０と引っ張り歪みＳｉ層３０の界面において不整合転位（misfitdislocation）が形成される臨界厚さ（critical thickness）未満にする。また、好ましい実施形態では、上部Ｓｉ１−ｍＧｅｍ緩衝層４０とＳｉキャップ層５０を合わせた厚さは２０ｎｍ以下にする。
本発明によれば、図４に示す層構造にｎ型変調ドープ（modulation doping）を組み込むことができる。具体的には、上部Ｓｉ１−ｍＧｅｍ緩衝層１４０または下部Ｓｉ１−ｚＧｅｚ緩衝層１２０のいずれかあるいはその両方に、Ｓｉ量子井戸１３０のすぐ隣の各層の少なくとも一部が、実質的にドープされずに残るという条件で、１０１７〜１０２１ｃｍ−２の濃度のｎ型変調ドープを組み込む（incorporate）ことができる。この場合には、下部Ｓｉ１−ｚＧｅｚ緩衝層１２０は、ｎ型供給層１８０と実質的にドープされないスペーサ層１９０に分離され、上部Ｓｉ１−ｍＧｅｍ緩衝層１４０は、ｎ型供給層１６０と実質的にドープされないスペーサ層１７０に分離される。ドープされないスペーサ層１７０および１９０の厚さは、Ｓｉ量子井戸１３０中で高移動度が確実に維持されるように、少なくとも０．５ｎｍにしなければならない。好ましい実施形態では、ｎ型供給層１６０または１８０あるいはその両方のｎ型ドープの濃度は、１０１８〜１０２０ｃｍ−３の範囲の値である。また、ドープしたｎ型供給層１６０の好ましい厚さは、５ｎｍ〜１５ｎｍの範囲の値であり、ドープされないスペーサ層１７０の好ましい厚さは、２ｎｍ〜８ｎｍの範囲の値である。また、層１６０および１７０の厚さは、それらを合わせた厚さが２０ｎｍ以下になるようにすべきである。
図５に、緩和Ｓｉ１−ｘＧｅｘ層２１０とＳｉ１−ｚＧｅｚ緩衝層２３０の間にＳｉ１−ｙＧｅｙ（ただし、ｙ＜２０％）の薄い介在層（interposer layer）２２０を配置する本発明の別の実施形態の概略断面図を示す。図５では、層２４０、２５０および２６０はそれぞれ、図４の層１３０、１４０および１５０に対応する。介在層２２０は、層２１０上に後続の層２３０〜２８０を成長させる前に、主に炭素（Ｃ）および酸素（Ｏ）の汚染をゲッタリングする（getter；除く）助けとなり得る。この介在層により汚染が減少することによって、Ｓｉ量子井戸２４０を、緩和Ｓｉ１−ｘＧｅｘ層２１０のｐ型にドープした領域により近づけることができ、それによって、依然として高移動度を維持しつつ、短チャネル効果をより良好に抑制することができる。好ましい実施形態では、介在層２２０の厚さは１ｎｍ〜５ｎｍにすべきであり、Ｇｅ濃度ｙは１０％未満である。
本明細書で説明する層構造では、さらに埋込み絶縁層を組み込むことができる。例として、図６に、下から上の順に、Ｓｉ基板３１０および埋込み絶縁体層３２０を備える一実施形態を示す。好ましい実施形態では、この埋込み絶縁体層は、シリコンの酸化物、窒化物、酸窒化物および好ましくはＳｉＯ２を含み得る。次に、完全にまたは部分的にｐ型にドープし得る緩和Ｓｉ１−ｘＧｅｘ層３３０がある。この層の上には、下部Ｓｉ１−ｚＧｅｚ緩衝層３４０があり、そのＧｅ濃度ｚは、層３４０が層３３０に実質的に格子整合（lattice-matched）する値にする。下部Ｓｉ１−ｚＧｅｚ緩衝層３４０上には、引っ張り歪みＳｉ層３５０があり、その上に、上部Ｓｉ１−ｍＧｅｍ緩衝層３６０および任意選択でＳｉキャップ層３７０がある。図６では、Ｓｉ１−ｍＧｅｍ緩衝層３６０を、ｎ型供給層３８０と、実質的にドープされないスペーサ層３９０に分離する上側（top-side）変調ドープを示す。図６には上側変調ドープを示すが、上側または下側変調ドープあるいはその両方を有する層構造、あるいは変調ドープがない層構造も可能である。図５で説明したＳｉ１−ｙＧｅｙの薄い介在層は、図６に示す実施形態で利用することもでき、その場合には、緩和Ｓｉ１−ｘＧｅｘ層３３０と下部Ｓｉ１−ｚＧｅｚ緩衝層３４０の間に配置されよう。この実施形態では、ドープ・レベル、Ｇｅ濃度、歪み（strain）レベルおよび層の厚さの好ましい範囲は、前の実施形態の場合と同じである。
引っ張り歪みＳｉ ｎチャネル・ヘテロ構造用にカウンタ・ドープを含む埋込み層を用いる考え方は、歪みｐチャネル・ヘテロ構造にも適用することができる。図７は、本発明の別の実施形態によるｐ型変調ドープおよびｎ型にドープした本体を備えた歪みＳｉＧｅ量子井戸層構造の概略断面図である。この実施形態では、この層構造は、緩和Ｓｉ１−ｘＧｅｘ層４１０を備え、この層の上側部分４１１をｎ型にドープした高移動度ｐチャネル・ヘテロ構造である。ただし、緩和層４１０の全部またはかなりの部分をｎ型にドープし得ることを理解されたい。ｎ型ドーパント濃度がとり得る範囲は、１０１５〜１０１９ｃｍ−３であり、好ましい実施形態では、この濃度は、理想的には１０１６〜１０１８ｃｍ−３である。層４１０のＧｅ濃度ｘおよび緩和度ｒは、面内格子定数が緩和Ｓｉの格子定数よりも０〜３．２％大きくなるような値にし、好ましい値は１．２％〜２．４％の範囲の値である。この層の上には、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０が形成され、そのＧｅ濃度ｚは、層４２０が層４１０に実質的に格子整合する値にする。層４２０上には、歪みＳｉ１−ｖＧｅｖ層４３０（ただし、ｖ＞ｚ）があり、そのため、歪みＳｉ１−ｖＧｅｖ層４３０は圧縮歪みの状態にあり、それによって正孔（hole）用の量子井戸が形成される。好ましい実施形態では、ｖ＞ｚ＋０．３である。層４３０上には、上部Ｓｉ１−ｍＧｅｍ緩衝層４４０およびＳｉキャップ層４５０が形成される。一般に、上部Ｓｉ１−ｍＧｅｍ緩衝層４４０、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０およびＳｉ１−ｘＧｅｘ層４１０は、同じＧｅ濃度を有する必要はないが、好ましい実施形態では、これら３つの層のＧｅ濃度は実質的に同じである。また、本発明の別の実施形態では、この層構造から、Ｓｉ１−ｍＧｅｍ緩衝層４４０またはＳｉキャップ層４５０のいずれかを割愛することができるはずであるが、両方を割愛することはできない。というのは、これらの層のいずれかにより、必要とされるバンド・オフセット（bandoffset）が生成され、それによって、歪みＳｉ１−ｖＧｅｖ層４３０中に正孔を閉じ込めることができるからである。
図７では、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０中にｐ型変調ドープが組み込まれる。この場合には、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０は、ｐ型供給層４６０と、実質的にドープされないスペーサ層４７０に分離される。実質的にドープされないスペーサ層４７０の厚さは、Ｓｉ１−ｖＧｅｖ量子井戸４３０中で高移動度が確実に維持されるように、少なくとも０．５ｎｍにしなければならない。図３〜図６の層構造と同様に、図７の層構造も、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０または上部Ｓｉ１−ｍＧｅｍ緩衝層４４０のいずれか、あるいはその両方に変調ドープを、またはＳｉ１−ｘＧｅｘ緩衝層４１０の下に埋込み絶縁層を、および／または下部Ｓｉ１−ｚＧｅｚ緩衝層４２０とＳｉ１−ｘＧｅｘ層４１０の間にＳｉ１−ｙＧｅｙ介在層を含めることもできる。Ｓｉ１−ｚＧｅｚ緩衝層４２０については、とり得る厚さの範囲は２ｎｍ〜５０ｎｍであり、好ましい値は１０〜３０ｎｍである。また、好ましい実施形態では、歪みＳｉ１−ｖＧｅｖ層４３０の厚さは、下部Ｓｉ１−ｚＧｅｚ緩衝層４２０と歪みＳｉ１−ｖＧｅｖ層４３０の界面において不整合転位が形成される臨界厚さ未満にし、Ｓｉ１−ｍＧｅｍ緩衝層４４０とＳｉキャップ層４５０を合わせた厚さは２０ｎｍ以下にする。
本発明は、図３〜７を参照して本明細書で説明した層構造を組み込んだ電界効果トランジスタをさらに含む。図８に、本発明の電界効果トランジスタに不可欠なコンポーネントを示す。図には、埋込みｐウエル領域を備えたｎ型トランジスタの概略断面図を示す。このトランジスタは、その最も簡単な形態では、図３に示す層構造を組み込んだものである。この層構造は、緩和Ｓｉ１−ｘＧｅｘ層５１０を備え、この層の一部５１１はｐ型にドープされる。その上に下部Ｓｉ１−ｚＧｅｚ緩衝層５２０があり、そのＧｅ濃度ｚは、層５２０が層５１０に実質的に格子整合するような値にする。下部Ｓｉ１−ｚＧｅｚ緩衝層５２０上には、引っ張り歪みＳｉ層５３０があり、その上に上部Ｓｉ１−ｍＧｅｍ緩衝層５４０および任意選択でＳｉキャップ層５５０がある。図８に示すデバイス構造は、緩和Ｓｉ１−ｘＧｅｘ層５１０に浸透するトレンチ分離（trench isolation）領域５６０、ゲート誘電体層５７０、ゲート電極５８０およびゲート電極に自己整合（self-aligned）するｎ型のソースおよびドレイン・コンタクト領域５９０をさらに備える。好ましくは、ゲート誘電体層５７０は、シリコンの酸化物、窒化物、酸窒化物、ならびにハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、タンタル（Ｔａ）単独の、またはそれらを組み合わせた酸化物およびシリケート（silicate）を含み、ゲート電極５８０は、ポリシリコン、ポリシリコンゲルマニウム、または白金（Ｐｔ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、チタン（Ｔｉ）、コバルト（Ｃｏ）などの金属、ならびにそれら単独の、またはそれらを組み合わせたシリサイドおよびゲルマニウムシリサイド（germanosilicide）を含み得る。Ｎ型のソースおよびドレイン・コンタクト領域５９０は、それらが、緩和Ｓｉ１−ｘＧｅｘ層５１０のｐ型領域５１１に浸透するが、それを貫通しない程度に十分に深くする。したがって、ｐ−ｎ接合が背中合わせで存在するために、ソースとドレインの間で緩和Ｓｉ１−ｘＧｅｘ層５１０を通る導通（conduction）は遮断される。チャネル領域（引っ張り歪みＳｉ層５３０）は実質的にドープされずに残るので、高移動度が維持される。
図８に示す本発明の実施形態では、ゲート電極５８０は、ゲート誘電体層５７０によってソースおよびドレインから分離される。さらに、ソースおよびドレイン・コンタクト領域５９０は、ソースとドレインの間の導通（continuity）を保証するために、ゲートとわずかに重なり合わなければならない。本発明の別の実施形態では、変調ドープを用いてチャネルをポピュレート（populate）でき、それによって、ソースおよびドレイン領域をオフセットすることができる。図９に、このような実施形態を示す。図では、引っ張り歪みＳｉ量子井戸層構造、ｎ型変調ドープおよびｐ型にドープした本体を備えたｎ型電界効果トランジスタの概略断面図を示す。この実施形態では、この層構造は、緩和Ｓｉ１−ｘＧｅｘ層６１０を備え、その上側部分はｐ型にドープされる。その上に下部Ｓｉ１−ｚＧｅｚ緩衝層６２０、引っ張り歪みＳｉ層６３０、ドープしないＳｉ１−ｍＧｅｍスペーサ層６４０、ｎ型にドープしたＳｉ１−ｍＧｅｍ供給層６５０および任意選択でＳｉキャップ層６６０がある。このデバイス構造は、緩和Ｓｉ１−ｘＧｅｘ層６１０に浸透するトレンチ分離領域６７０、ショットキ（Schottoky）・ゲート電極６８０ならびに緩和Ｓｉ１−ｘＧｅｘ層６１０のｐ型領域に浸透するｎ型のソースおよびドレイン・コンタクト領域６９０をさらに含む。この実施形態では、変調ドープにより引っ張り歪みＳｉ層６３０をポピュレートされるので、このソースおよびドレイン・コンタクト部をゲート電極からオフセットすることができる。こうすると、ソースおよびドレイン・コンタクト領域６９０をさらに離すことができ、それによって、短チャネル効果を抑制するのに必要とされる緩和Ｓｉ１−ｘＧｅｘ層６１０中のｐ型ドープ濃度を減少させることができる。さらに、変調ドープにより、大きな順方向（forward）ゲート・バイアスが不要になり、そのため、Ｓｉキャップ層６６０の寄生的ポピュレーション（population；濃度分布）が減少する。図９に示す実施形態では、好ましくは、ショットキ・ゲート電極６８０は金属であり、そのコンタクト金属は大きな仕事関数を有する。このコンタクト用の好ましい金属は、イリジウム、白金およびパラジウムを含むが、これらに限定されるものではない。図９に示す実施形態は、図８と同様に絶縁ゲートをさらに用いることができるが、必ずしもその必要はない。
図８および図９に鑑みて示し説明したデバイスの実施形態では、図３〜図７で説明した層構造の他の変形形態をさらに組み込むことができる。具体的には、図６に示すように、これらのデバイスは埋込み絶縁層上に層構造を組み込むことができる。この実施形態では、分離トレンチおよびソース／ドレイン・コンタクト領域は、埋込み絶縁（例えば酸化物）層まで延長することになる。この埋込み絶縁層により、ソース／ドレイン接合部の容量が減少し、短チャネル効果の抑制において追加の利点が得られる。ここで示すデバイスの実施形態は、図７の層構造およびｐ型のソースおよびドレイン領域を用いることによってｐ型電界効果トランジスタをさらに含み得る。
本発明は、図３〜図７で説明した多層構造を形成する方法をさらに含む。図１０〜１６に示す本発明の一実施形態は、図５で説明した多層構造を形成する方法を示す。この方法は、図１０に示す部分的に、または完全に緩和されたＳｉ１−ｘＧｅｘ層から始める。緩和Ｓｉ１−ｘＧｅｘ層のＧｅ濃度ｘおよび緩和度ｒは、面内格子定数が緩和Ｓｉの格子定数よりも０．８〜２．４％大きくなるような値にする。緩和Ｓｉ１−ｘＧｅｘ層は、いくつかの方法で形成することができるが、典型的な方法は、Ｓｉ基板上に傾斜分布（graded）ＳｉＧｅ緩衝層を成長させることである。このＧｅ濃度は、ｘ＝０から最終Ｇｅ濃度ｘまでゆっくりと傾斜分布させる。次に、図１１に示すように、緩和Ｓｉ１−ｘＧｅｘ層にｐ型ドーパント種を注入する。好ましい実施形態では、このドーパントは、ホウ素（Ｂ）またはインジウム（Ｉｎ）あるいはこれら２つの組合せを含む。次いで、このサンプルをアニールしてこれらのドーパントを活性化させる。このアニール処理は、これらのドーパントを適切に活性化するのに必要な温度で行うことができ、一般に、その温度は７００〜１１００℃の範囲である。次の処理で、ウェハを洗浄して再成長を行う表面を準備する。本発明の一実施形態では、第１再成長層は、図１２に示すように、薄い（すなわち、５ｎｍ未満の）介在またはシード（seed）Ｓｉ１−ｙＧｅｙ層であり、Ｇｅ濃度ｙは０〜２０％の範囲である。この層は、再成長界面における汚染物、特に炭素および酸素をゲッタリングする助けとなり、そのため、それらは後続の再成長層に集まらない。図１３に示すように、この層の上に下部Ｓｉ１−ｚＧｅｚ緩衝層を成長させる。このＧｅ濃度ｚは、この層が緩和Ｓｉ１−ｘＧｅｘ層に実質的に格子整合する値にする。次に、図１４に示すように、引っ張り歪みＳｉ量子井戸を成長させ、その上に上部Ｓｉ１−ｍＧｅｍ緩衝層（図１５）、最後に、Ｓｉキャップ層（図１６）を成長させる。本発明の一実施形態では、すべての再成長層は、実質的にドープされない。本発明の別の実施形態では、これらの層は、３５０℃〜６００℃の範囲にある１つまたは複数の温度で成長させる。
本明細書で説明したように、本発明の別の実施形態では、以下の方法で変調ドープを組み込むことができる。図１５に示すように引っ張り歪みＳｉ量子井戸を成長させた後で、上部Ｓｉ１−ｍＧｅｍ緩衝層の一部を、それが実質的にドープされず、かつ厚さが少なくとも０．５ｎｍになるように成長させる。次いで、ｎ型ドープを用いて上部Ｓｉ１−ｍＧｅｍ緩衝層の残りの部分を成長させてｎ型供給層を形成する。好ましい実施形態では、このｎ型ドーパントはリン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）である。最後に、Ｓｉキャップ層を成長させる。このＳｉキャップ層には、ｎ型ドープを含めることもできるし、含めなくてもよい。同様の方法を、Ｓｉ量子井戸およびＳｉ量子井戸から０．５ｎｍ以内の下部Ｓｉ１−ｚＧｅｚ緩衝の領域を実質的にドープせずに残さなければならないという条件で、下部Ｓｉ１−ｚＧｅｚ緩衝層をｎ型にドープするために用いることができる。
本発明の別の実施形態では、Ｓｉ１−ｙＧｅｙ介在層およびＳｉ１−ｚＧｅｚ下部緩衝層（図１２および図１３）の成長温度を下げ、それによって弾性緩和（elastic relaxation）に関連する３次元的な成長を妨げる。次いで、この温度を、Ｓｉ量子井戸の成長中に増加させて基準（nominal）成長温度まで戻し、後続の層でもこの温度を用いる。好ましい実施形態では、Ｓｉ１−ｙＧｅｙ介在層の成長温度は４５０℃〜５５０℃であり、Ｓｉ１−ｚＧｅｚ下部緩衝層の成長温度は約３５０℃〜５００℃である。
図１７〜図１９を参照して本発明の基本原理を示す。これらの図には、ｐウエルを注入したＳｉＧｅ基板上に再成長させたＭＯＤＦＥＴ層構造の実験データを示す。具体的には、図１７に、ｐウエル・ドープを注入した多層構造および再成長させたＳｉ／ＳｉＧｅ変調ドープ量子井戸層構造のＳＩＭＳ（２次イオン質量分析法）のグラフを示す。図１８に、図１７に示す多層構造に対応する断面ＴＥＭ（透過型電子顕微鏡）写真を示す。図１７および図１８に示すように、これらのデータは、上記で説明した成長温度を下げる技術を用いることによって、滑らかな再成長が得られることを示している。さらに、ホール測定（Hall measurement）の結果から、図１９に示すデータが示すように、ｐウエル・ドープが、室温での移動度に最小限の影響しか及ぼさないことがわかる。
本発明の好ましい例示的実施形態に関して本発明を具体的に示し説明してきたが、特許請求の範囲の範囲によってのみ限定されるべき本発明の趣旨および範囲から逸脱することなく、本発明における形態および細部に上記その他の変更を加えることができることが当業者には理解されよう。
１０ 緩和Ｓｉ１−ｘＧｅｘ層
１１ 上側部分
１２、１５ 曲線
２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
３０ 引っ張り歪みＳｉ層
４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
５０ Ｓｉキャップ層
１２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
１３０ Ｓｉ量子井戸
１４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
１５０ 層
１６０、１８０ ｎ型供給層
１７０、１９０ スペーサ層
２１０ 緩和Ｓｉ１−ｘＧｅｘ層
２２０ 介在層
２３０ Ｓｉ１−ｚＧｅｚ緩衝層
２４０ Ｓｉ量子井戸層
２５０、２６０、２７０、２８０ 層
３１０ Ｓｉ基板
３２０ 埋込み絶縁体層
３３０ 緩和Ｓｉ１−ｘＧｅｘ層
３４０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
３５０ 引っ張り歪みＳｉ層
３６０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
３７０ Ｓｉキャップ層
３８０ ｎ型供給層
３９０ スペーサ層
４１０ 緩和Ｓｉ１−ｘＧｅｘ層
４１１ 上側部分
４２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
４３０ 歪みＳｉ１−ｖＧｅｖ層
４４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
４５０ Ｓｉキャップ層
４６０ ｐ型供給層
４７０ スペーサ層
５１０ 緩和Ｓｉ１−ｘＧｅｘ層
５１１ ｐ型領域
５２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
５３０ 引っ張り歪みＳｉ層
５４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
５５０ Ｓｉキャップ層
５６０ トレンチ分離領域
５７０ ゲート誘電体層
５８０ ゲート電極
５９０ ｎ型のソースおよびドレイン・コンタクト領域
６１０ 緩和Ｓｉ１−ｘＧｅｘ層
６２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
６３０ 引っ張り歪みＳｉ層
６４０ Ｓｉ１−ｍＧｅｍスペーサ層
６５０ Ｓｉ１−ｍＧｅｍ供給層
６６０ Ｓｉキャップ層
６７０ トレンチ分離領域
６８０ ショットキ・ゲート電極
６９０ ｎ型のソースおよびドレイン・コンタクト領域
１１ 上側部分
１２、１５ 曲線
２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
３０ 引っ張り歪みＳｉ層
４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
５０ Ｓｉキャップ層
１２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
１３０ Ｓｉ量子井戸
１４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
１５０ 層
１６０、１８０ ｎ型供給層
１７０、１９０ スペーサ層
２１０ 緩和Ｓｉ１−ｘＧｅｘ層
２２０ 介在層
２３０ Ｓｉ１−ｚＧｅｚ緩衝層
２４０ Ｓｉ量子井戸層
２５０、２６０、２７０、２８０ 層
３１０ Ｓｉ基板
３２０ 埋込み絶縁体層
３３０ 緩和Ｓｉ１−ｘＧｅｘ層
３４０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
３５０ 引っ張り歪みＳｉ層
３６０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
３７０ Ｓｉキャップ層
３８０ ｎ型供給層
３９０ スペーサ層
４１０ 緩和Ｓｉ１−ｘＧｅｘ層
４１１ 上側部分
４２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
４３０ 歪みＳｉ１−ｖＧｅｖ層
４４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
４５０ Ｓｉキャップ層
４６０ ｐ型供給層
４７０ スペーサ層
５１０ 緩和Ｓｉ１−ｘＧｅｘ層
５１１ ｐ型領域
５２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
５３０ 引っ張り歪みＳｉ層
５４０ 上部Ｓｉ１−ｍＧｅｍ緩衝層
５５０ Ｓｉキャップ層
５６０ トレンチ分離領域
５７０ ゲート誘電体層
５８０ ゲート電極
５９０ ｎ型のソースおよびドレイン・コンタクト領域
６１０ 緩和Ｓｉ１−ｘＧｅｘ層
６２０ 下部Ｓｉ１−ｚＧｅｚ緩衝層
６３０ 引っ張り歪みＳｉ層
６４０ Ｓｉ１−ｍＧｅｍスペーサ層
６５０ Ｓｉ１−ｍＧｅｍ供給層
６６０ Ｓｉキャップ層
６７０ トレンチ分離領域
６８０ ショットキ・ゲート電極
６９０ ｎ型のソースおよびドレイン・コンタクト領域
Claims (27)
- ｐ型にドープされた領域を有する緩和Ｓｉ１−ｘＧｅｘ層と、
前記緩和Ｓｉ１−ｘＧｅｘ層上に設けられた介在Ｓｉ１−ｙＧｅｙ層と、
前記介在Ｓｉ１−ｙＧｅｙ層上に設けられた下部Ｓｉ１−ｚＧｅｚ緩衝層と、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に設けられた引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層と、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層上に設けられた上部Ｓｉ１−ｍＧｅｍ緩衝層と、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に設けられ、引っ張り歪み状態にあるＳｉキャップ層と、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、
該ゲート誘電体層上に設けられたゲート電極と、
該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域まで延びるｎ型のソース領域及びドレイン領域と、
前記ｎ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを備え、
前記介在Ｓｉ１−ｙＧｅｙ層、前記下部Ｓｉ１−ｚＧｅｚ緩衝層、前記引っ張り歪みＳｉ量子井戸層及び前記上部Ｓｉ１−ｍＧｅｍ緩衝層とＳｉキャップ層がドープされていない、半導体構造。 - 前記緩和Ｓｉ１−ｘＧｅｘ層のｐ型にドープされた領域のドーパント濃度が１０１５ｃｍ−３〜１０１９ｃｍ−３であり、前記緩和Ｓｉ１−ｘＧｅｘ層のＧｅ濃度ｘおよび緩和度ｒが、面内格子定数がバルクＳｉの格子定数よりも０．８〜２．４％大きくなるような値を有する、請求項１に記載の半導体構造。
- 前記介在Ｓｉ１−ｙＧｅｙ層が、２０％以下のＧｅ濃度ｙおよび５ｎｍ未満の厚さを有し、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項２に記載の半導体構造。 - 前記緩和Ｓｉ１−ｘＧｅｘ層が絶縁層上に形成される、請求項３に記載の半導体構造。
- ｐ型にドープされた領域を有する緩和Ｓｉ１−ｘＧｅｘ層と、
前記緩和Ｓｉ１−ｘＧｅｘ層上に設けられた介在Ｓｉ１−ｙＧｅｙ層と、
前記介在Ｓｉ１−ｙＧｅｙ層上に設けられた下部Ｓｉ１−ｚＧｅｚ緩衝層と、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に設けられた引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層と、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層上に設けられた上部Ｓｉ１−ｍＧｅｍ緩衝層と、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に設けられ、引っ張り歪み状態にあるＳｉキャップ層と、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、
該ゲート誘電体層上に設けられたゲート電極と、
該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域まで延びるｎ型のソース領域及びドレイン領域と、
前記ｎ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを備え、
前記介在Ｓｉ１−ｙＧｅｙ層及び前記引っ張り歪みＳｉ量子井戸層とＳｉキャップ層がドープされておらず、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のうち前記Ｓｉ量子井戸に隣接する一部がドープされておらず、残りの領域が１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｎ型にドープされ、そして前記１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｎ型にドープされない前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層は全体がドープされていない、半導体構造。 - 前記Ｓｉ量子井戸に隣接する前記下部Ｓｉ１−ｚＧｅｚ緩衝層または上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のドープされない部分の厚さが、少なくとも０．５ｎｍである、請求項５に記載の半導体構造。
- 前記緩和Ｓｉ１−ｘＧｅｘ層のｐ型にドープされた領域のドーパント濃度が１０１５ｃｍ−３〜１０１９ｃｍ−３であり、前記緩和Ｓｉ１−ｘＧｅｘ層のＧｅ濃度ｘおよび緩和度ｒが、面内格子定数がバルクＳｉの格子定数よりも０．８〜２．４％大きくなるような値を有する、請求項５に記載の半導体構造。
- 前記介在Ｓｉ１−ｙＧｅｙ層が、２０％以下のＧｅ濃度ｙおよび５ｎｍ未満の厚さを有し、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項３に記載の半導体構造。 - 前記緩和Ｓｉ１−ｘＧｅｘ層が絶縁層上に形成される、請求項８に記載の半導体構造。
- ｎ型にドープされた領域を有する緩和Ｓｉ１−ｘＧｅｘ層と、
前記緩和Ｓｉ１−ｘＧｅｘ層上に設けられた介在Ｓｉ１−ｙＧｅｙ層と、
前記介在Ｓｉ１−ｙＧｅｙ層上に設けられた下部Ｓｉ１−ｚＧｅｚ緩衝層と、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に設けられた圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層と、
該圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層上に設けられた上部Ｓｉ１−ｍＧｅｍ緩衝層と、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に設けられた引っ張り歪み状態にあるＳｉキャップ層と、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、
該ゲート誘電体層上に設けられたゲート電極と、
該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｎ型にドープされた領域まで延びるｐ型のソース領域及びドレイン領域と、
前記ｐ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを備え、
前記介在Ｓｉ１−ｙＧｅｙ層、前記下部Ｓｉ１−ｚＧｅｚ緩衝層、前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層及び前記上部Ｓｉ１−ｍＧｅｍ緩衝層とＳｉキャップ層がドープされていない、半導体構造。 - 前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層のＧｅ濃度ｖが、ｖ＞ｚ＋０．３になるような値を有する、請求項１０に記載の半導体構造。
- 前記緩和Ｓｉ１−ｘＧｅｘ層のｎ型部分のドーパント濃度が１０１５ｃｍ−３〜１０１９ｃｍ−３であり、前記緩和Ｓｉ１−ｘＧｅｘ層のＧｅ濃度ｘおよび緩和度ｒが、面内格子定数がバルクＳｉの格子定数よりも最大３．２％大きくなるような値を有する、請求項１１に記載の半導体構造。
- 前記緩和Ｓｉ１−ｘＧｅｘ層が絶縁層上に形成される、請求項１２に記載の半導体構造。
- ｎ型にドープされた領域を有する緩和Ｓｉ１−ｘＧｅｘ層と、
前記緩和Ｓｉ１−ｘＧｅｘ層上に設けられた介在Ｓｉ１−ｙＧｅｙ層と、
前記介在Ｓｉ１−ｙＧｅｙ層上に設けられた下部Ｓｉ１−ｚＧｅｚ緩衝層と、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に設けられた圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層と、
該圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層上に設けられた上部Ｓｉ１−ｍＧｅｍ緩衝層と、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に設けられた引っ張り歪み状態にあるＳｉキャップ層と、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、
該ゲート誘電体層上に設けられたゲート電極と、
該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｎ型にドープされた領域まで延びるｐ型のソース領域及びドレイン領域と、
前記ｐ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを備え、
前記介在Ｓｉ１−ｙＧｅｙ層及び前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層とＳｉキャップ層がドープされておらず、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のうち前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層に隣接する一部がドープされておらず、残りの領域が１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｐ型にドープされ、そして前記１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｐ型にドープされない前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層は全体がドープされていない、半導体構造。 - 前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層に隣接する前記下部Ｓｉ１−ｚＧｅｚ緩衝層または上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のドープされない部分の厚さが、少なくとも０．５ｎｍである、請求項１４に記載の半導体構造。
- 前記圧縮歪みＳｉ１−ｖＧｅｖ量子井戸層のＧｅ濃度ｖが、ｖ＞ｚ＋０．３になるような値を有する、請求項１５に記載の半導体構造。
- 前記緩和Ｓｉ１−ｘＧｅｘ層のｎ型にドープされた領域のドーパント濃度が１０１５ｃｍ−３〜１０１９ｃｍ−３であり、前記緩和Ｓｉ１−ｘＧｅｘ層のＧｅ濃度ｘおよび緩和度ｒが、面内格子定数がバルクＳｉの格子定数よりも最大３．２％大きくなるような値を有する、請求項１６に記載の半導体構造。
- 前記緩和Ｓｉ１−ｘＧｅｘ層が絶縁層上に形成される、請求項１４に記載の半導体構造。
- 面内格子定数がバルクＳｉの格子定数よりも０．８〜２．４％大きくなるようなＧｅ濃度ｘおよび緩和度ｒを有する緩和Ｓｉ１−ｘＧｅｘ層にｐ型ドーパントを注入することにより、前記緩和Ｓｉ１−ｘＧｅｘ層の上側部分に、１０１５ｃｍ−３〜１０１９ｃｍ−３の濃度でｐ型にドープされた領域を形成するステップと、
７００℃〜１１００℃の活性化温度で、アニール処理によって前記ｐ型ドーパントを活性化するステップと、
前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域上に介在Ｓｉ１−ｙＧｅｙ層をエピタキシャル再成長させるステップと、
前記介在Ｓｉ１−ｙＧｅｙ層上に下部Ｓｉ１−ｚＧｅｚ緩衝層をエピタキシャル再成長させるステップと、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層をエピタキシャル再成長させるステップと、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層上に上部Ｓｉ１−ｍＧｅｍ緩衝層をエピタキシャル再成長させるステップと、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に引っ張り歪み状態にあるＳｉキャップ層をエピタキシャル再成長させるステップと、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、該ゲート誘電体層上に設けられたゲート電極と、該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域まで延びるｎ型のソース領域及びドレイン領域と、前記ｎ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを形成するステップとを含み、
前記介在Ｓｉ１−ｙＧｅｙ層、前記下部Ｓｉ１−ｚＧｅｚ緩衝層、前記引っ張り歪みＳｉ量子井戸層及び前記上部Ｓｉ１−ｍＧｅｍ緩衝層とＳｉキャップ層がドープされていない、半導体構造の製造方法。 - ３５０℃〜５００℃の温度で前記下部Ｓｉ１−ｚＧｅｚ緩衝層を成長させる、請求項１９に記載の方法。
- 前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項２０に記載の方法。 - ４５０℃〜５５０℃の温度で前記介在Ｓｉ１−ｙＧｅｙ層を再成長させ、３５０℃〜５００℃の温度で前記下部Ｓｉ１−ｚＧｅｚ緩衝層を再成長させる、請求項１９に記載の方法。
- 前記介在Ｓｉ１−ｙＧｅｙ層が、２０％以下のＧｅ濃度ｙおよび５ｎｍ未満の厚さを有し、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項２２に記載の方法。 - 面内格子定数がバルクＳｉの格子定数よりも０．８〜２．４％大きくなるようなＧｅ濃度ｘおよび緩和度ｒを有する緩和Ｓｉ１−ｘＧｅｘ層にｐ型ドーパントを注入することにより、前記緩和Ｓｉ１−ｘＧｅｘ層の上側部分に、１０ １５ ｃｍ −３ 〜１０ １９ ｃｍ −３ の濃度でｐ型にドープされた領域を形成するステップと、
７００℃〜１１００℃の活性化温度で、アニール処理によって前記ｐ型ドーパントを活性化するステップと、
前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域上に介在Ｓｉ１−ｙＧｅｙ層をエピタキシャル再成長させるステップと、
前記介在Ｓｉ１−ｙＧｅｙ層上に下部Ｓｉ１−ｚＧｅｚ緩衝層をエピタキシャル再成長させるステップと、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層上に引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層をエピタキシャル再成長させるステップと、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層上に上部Ｓｉ１−ｍＧｅｍ緩衝層をエピタキシャル再成長させるステップと、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層上に引っ張り歪み状態にあるＳｉキャップ層をエピタキシャル再成長させるステップと、
前記Ｓｉキャップ層上に設けられたゲート誘電体層と、該ゲート誘電体層上に設けられたゲート電極と、該ゲート電極の両側に設けられ、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層の前記ｐ型にドープされた領域まで延びるｎ型のソース領域及びドレイン領域と、前記ｎ型のソース領域及びドレイン領域を囲み、前記Ｓｉキャップ層の表面から前記緩和Ｓｉ１−ｘＧｅｘ層まで延びるトレンチ分離領域とを形成するステップとを含み、
前記介在Ｓｉ１−ｙＧｅｙ層及び前記引っ張り歪みＳｉ量子井戸層とＳｉキャップ層がドープされておらず、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のうち前記Ｓｉ量子井戸に隣接する一部がドープされておらず、残りの領域が１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｎ型にドープされ、そして前記１０ １８ ｃｍ −３ 〜１０ ２０ ｃｍ −３ の濃度でｎ型にドープされない前記下部Ｓｉ１−ｚＧｅｚ緩衝層または前記上部Ｓｉ１−ｍＧｅｍ緩衝層は全体がドープされていない、半導体構造の製造方法。 - 前記Ｓｉ量子井戸層に隣接する前記下部Ｓｉ１−ｚＧｅｚ緩衝層または上部Ｓｉ１−ｍＧｅｍ緩衝層あるいは両緩衝層のドープされない部分の厚さが、少なくとも０．５ｎｍである、請求項２４に記載の方法。
- 前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項１９に記載の方法。 - 前記介在Ｓｉ１−ｙＧｅｙ層が、２０％以下のＧｅ濃度ｙおよび５ｎｍ未満の厚さを有し、
前記下部Ｓｉ１−ｚＧｅｚ緩衝層が、前記緩和Ｓｉ１−ｘＧｅｘ層に格子整合し、かつ２ｎｍ〜５０ｎｍの厚さを有し、
前記引っ張り歪みを有する引っ張り歪みＳｉ量子井戸層が、２ｎｍ〜２０ｎｍの厚さを有し、
前記上部Ｓｉ１−ｍＧｅｍ緩衝層が、前記下部Ｓｉ１−ｚＧｅｚ緩衝層に格子整合し、かつ２ｎｍ〜２０ｎｍの厚さを有する、請求項２４に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/685,013 US6949761B2 (en) | 2003-10-14 | 2003-10-14 | Structure for and method of fabricating a high-mobility field-effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005123580A JP2005123580A (ja) | 2005-05-12 |
| JP4516797B2 true JP4516797B2 (ja) | 2010-08-04 |
Family
ID=34423072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004234182A Expired - Fee Related JP4516797B2 (ja) | 2003-10-14 | 2004-08-11 | 半導体構造及びこれの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6949761B2 (ja) |
| JP (1) | JP4516797B2 (ja) |
| CN (1) | CN100353562C (ja) |
| TW (1) | TWI371856B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279698B2 (en) * | 2003-12-31 | 2007-10-09 | Intel Corporation | System and method for an optical modulator having a quantum well |
| US20060148182A1 (en) * | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
| FR2899017A1 (fr) * | 2006-03-21 | 2007-09-28 | St Microelectronics Sa | Procede de realisation d'un transistor a canal comprenant du germanium |
| JP5459900B2 (ja) * | 2007-12-25 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7759142B1 (en) * | 2008-12-31 | 2010-07-20 | Intel Corporation | Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains |
| US8222657B2 (en) * | 2009-02-23 | 2012-07-17 | The Penn State Research Foundation | Light emitting apparatus |
| US8193523B2 (en) | 2009-12-30 | 2012-06-05 | Intel Corporation | Germanium-based quantum well devices |
| CN102194859B (zh) * | 2010-03-05 | 2013-05-01 | 中国科学院微电子研究所 | 高迁移率ⅲ-ⅴ族半导体mos界面结构 |
| CN101819996B (zh) * | 2010-04-16 | 2011-10-26 | 清华大学 | 半导体结构 |
| EP2608269A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | Quantum well transistor, method for making such a quantum well transistor and use of such a quantum well transistor |
| US8928086B2 (en) * | 2013-01-09 | 2015-01-06 | International Business Machines Corporation | Strained finFET with an electrically isolated channel |
| CN103219274B (zh) * | 2012-01-19 | 2015-06-10 | 中国科学院上海微系统与信息技术研究所 | 基于量子阱结构来制备SGOI或sSOI的方法 |
| EP2626917B1 (en) * | 2012-02-10 | 2017-09-27 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | A CMOS-compatible germanium tunable Laser |
| CN103579004B (zh) * | 2012-08-10 | 2016-05-11 | 中国科学院微电子研究所 | FinFET及其制造方法 |
| EP2701198A3 (en) * | 2012-08-24 | 2017-06-28 | Imec | Device with strained layer for quantum well confinement and method for manufacturing thereof |
| US8735869B2 (en) | 2012-09-27 | 2014-05-27 | Intel Corporation | Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates |
| EP3154092B1 (en) * | 2013-02-15 | 2021-12-15 | AZUR SPACE Solar Power GmbH | P-doping of group iii-nitride buffer layer structure on a heterosubstrate |
| US10439057B2 (en) * | 2014-09-09 | 2019-10-08 | Intel Corporation | Multi-gate high electron mobility transistors and methods of fabrication |
| US9406799B2 (en) * | 2014-10-21 | 2016-08-02 | Globalfoundries Inc. | High mobility PMOS and NMOS devices having Si—Ge quantum wells |
| US10763349B2 (en) * | 2016-06-29 | 2020-09-01 | Intel Corporation | Quantum dot devices with modulation doped stacks |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321222A (ja) * | 1994-05-20 | 1995-12-08 | Internatl Business Mach Corp <Ibm> | ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ論理回路 |
| JPH0982944A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 歪シリコン電界効果トランジスタ及びその製造方法 |
| JP2001024192A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | Ｉｖ族系半導体電界効果トランジスタ及びその製造方法 |
| JP2002094060A (ja) * | 2000-07-26 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | デバイス分離形成後にＳｉ選択エピタキシャル堆積を使用する歪みＳｉＣＭＯＳ構造の製造方法 |
| JP2002359201A (ja) * | 2001-05-31 | 2002-12-13 | Mitsubishi Materials Silicon Corp | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| JP2003077844A (ja) * | 2001-09-03 | 2003-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565690A (en) * | 1995-02-02 | 1996-10-15 | Motorola, Inc. | Method for doping strained heterojunction semiconductor devices and structure |
| US6399970B2 (en) * | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| TW591132B (en) * | 1999-06-17 | 2004-06-11 | Taiwan Semiconductor Mfg | Method of growing SiGe epitaxy |
| WO2001054202A1 (en) * | 2000-01-20 | 2001-07-26 | Amberwave Systems Corporation | Strained-silicon metal oxide semiconductor field effect transistors |
| WO2002052652A1 (fr) * | 2000-12-26 | 2002-07-04 | Matsushita Electric Industrial Co., Ltd. | Composant a semi-conducteur et son procede de fabrication |
| US6982433B2 (en) * | 2003-06-12 | 2006-01-03 | Intel Corporation | Gate-induced strain for MOS performance improvement |
-
2003
- 2003-10-14 US US10/685,013 patent/US6949761B2/en not_active Expired - Lifetime
-
2004
- 2004-08-11 JP JP2004234182A patent/JP4516797B2/ja not_active Expired - Fee Related
- 2004-10-01 TW TW093129827A patent/TWI371856B/zh active
- 2004-10-12 CN CNB2004100850642A patent/CN100353562C/zh not_active Expired - Fee Related
-
2005
- 2005-08-23 US US11/209,408 patent/US7393735B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321222A (ja) * | 1994-05-20 | 1995-12-08 | Internatl Business Mach Corp <Ibm> | ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ論理回路 |
| JPH0982944A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 歪シリコン電界効果トランジスタ及びその製造方法 |
| JP2001024192A (ja) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | Ｉｖ族系半導体電界効果トランジスタ及びその製造方法 |
| JP2002094060A (ja) * | 2000-07-26 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | デバイス分離形成後にＳｉ選択エピタキシャル堆積を使用する歪みＳｉＣＭＯＳ構造の製造方法 |
| JP2002359201A (ja) * | 2001-05-31 | 2002-12-13 | Mitsubishi Materials Silicon Corp | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| JP2003077844A (ja) * | 2001-09-03 | 2003-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI371856B (en) | 2012-09-01 |
| CN1607677A (zh) | 2005-04-20 |
| US20050077510A1 (en) | 2005-04-14 |
| CN100353562C (zh) | 2007-12-05 |
| US6949761B2 (en) | 2005-09-27 |
| US7393735B2 (en) | 2008-07-01 |
| JP2005123580A (ja) | 2005-05-12 |
| TW200518343A (en) | 2005-06-01 |
| US20060234481A1 (en) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7393735B2 (en) | Structure for and method of fabricating a high-mobility field-effect transistor | |
| KR100633499B1 (ko) | 고이동도 이종 접합 상보성 전계 효과 트랜지스터 및 그제조 방법 | |
| US10084058B2 (en) | Quantum well MOSFET channels having lattice mismatch with metal source/drains, and conformal regrowth source/drains | |
| US7098057B2 (en) | Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate | |
| JP3974329B2 (ja) | Ｇｅチャネル電界効果トランジスタを形成するための層状構造 | |
| TWI332269B (en) | High speed lateral heterojunction misfets realized by 2-dimensional bandgap engineering and methods thereof | |
| US5534713A (en) | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers | |
| JP5255396B2 (ja) | マルチファセット・ゲートｍｏｓｆｅｔデバイス | |
| US6635909B2 (en) | Strained fin FETs structure and method | |
| US8441000B2 (en) | Heterojunction tunneling field effect transistors, and methods for fabricating the same | |
| US20110183480A1 (en) | Semiconductor device with group iii-v channel and group iv source-drain and method for manufacturing the same | |
| US20060157732A1 (en) | Fabrication of MOS-gated strained-Si and SiGe buried channel field effect transistors | |
| US20070252216A1 (en) | Semiconductor device and a method of manufacturing such a semiconductor device | |
| JP2007521650A (ja) | 半導体デバイス並びに量子井戸構造体を製造する方法及び量子井戸構造体を有する半導体デバイス | |
| KR920003799B1 (ko) | 반도체 장치 | |
| Chen et al. | Hole and electron mobility enhancement in strained SiGe vertical MOSFETs | |
| KR100760912B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| Kim et al. | A highly robust SiGe source drain technology realized by disposable sidewall spacer (DSW) for 65nm node and beyond | |
| KR100788353B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH07147288A (ja) | 半導体装置の製造方法 | |
| CN102738174A (zh) | 一种三应变全平面SOI BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |