WO2005119744A1 - ｐｎ接合を有する化合物半導体基板の製造方法 - Google Patents

ｐｎ接合を有する化合物半導体基板の製造方法 Download PDF

Info

Publication number
WO2005119744A1
WO2005119744A1 PCT/JP2005/010210 JP2005010210W WO2005119744A1 WO 2005119744 A1 WO2005119744 A1 WO 2005119744A1 JP 2005010210 W JP2005010210 W JP 2005010210W WO 2005119744 A1 WO2005119744 A1 WO 2005119744A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
compound semiconductor
compound
diode
Prior art date
Application number
PCT/JP2005/010210
Other languages
English (en)
French (fr)
Inventor
Kenji Kohiro
Kazumasa Ueda
Masahiko Hata
Original Assignee
Sumitomo Chemical Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Company, Limited filed Critical Sumitomo Chemical Company, Limited
Priority to US11/597,711 priority Critical patent/US7595259B2/en
Priority to KR1020067026604A priority patent/KR101152017B1/ko
Publication of WO2005119744A1 publication Critical patent/WO2005119744A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes

Definitions

  • the present invention relates to a method for producing a compound semi-finished with png ⁇ by an epitaxial growth method including a step (the method of the present substrate).
  • a compound semi-layer (a ⁇ long process for growing this layer at the same temperature as the epitaxy process before the mask is formed) the method comprising (e.g., JP-a-11- 204829 Gooyakeko g), also, on the compound semiconductor function layer grown based on, form a form a mask made of S I_ ⁇ 2, compound semi # I present layer
  • a method involving epitaxial growth at a higher Jt than the epitaxial step before the mask is formed: a method including about 5 steps (for example, Japanese Patent Laid-Open No. 6-551-).
  • the pn age (including the p-i_n age where the intermediate layer sandwiched between the p and n layers is ⁇ ffif).
  • the substrate is made of SSi.
  • Compound semi-conductor (This substrate is a field effect transistor (£ ield Effect Transistor), Heteroha, bipolar transistor g'e terro ipo 1 ar Trans is tor), Ray diode (J ⁇ aser Di ode)> It is used for compound semiconductor devices such as photo diodes. Due to the performance improvement, these compounds are required to have improved electrical characteristics. In addition, it is required that the compound used for $ ⁇ has a high electrical property.
  • An object of the present invention is to provide a method of a compound semi-substrate suitable for $ 3 ⁇ 4 ⁇ of a semi-compound having high electrical characteristics.
  • the present inventors have studied the compound half-year-old (the ⁇ i ⁇ method of the present substrate) by the S3 ⁇ 4i method including a long process, and as a result, have come to ⁇ fitT of the present invention.
  • the present invention relates to a ⁇ ⁇ method for a semi-substrate having a ⁇ age, which includes an epitaxial process, a fi process, a subsequent process, and other processes of the invention. Offers less than the highest level of the epitaxy process before it is presented.
  • a compound half having high electrical characteristics such as a diode having a small current, a diode having a high amplification factor, and a transistor having a high amplification factor, is suitable for the S ⁇ of a single house.
  • This substrate is obtained.
  • FIG. 1 shows the flow chart of each step in the method of the present invention.
  • FIG. 2 shows the current-voltage characteristics of the pn diode obtained according to the present invention.
  • Fig. 3 shows the current of the pn diode which is $ ⁇ under the condition that 'the epitaxy before the iimft: the highest in the R process, and the magic: the highest in the process after the SI process' is high. Is shown.
  • FIG. 4 shows a layer; lit of each step at the time of a pn diode in the embodiment of the present invention.
  • FIG. 5 shows the current-voltage characteristics of the pn diode of Difficult Example 1.
  • FIG. 6 shows the current-3 ⁇ 41 characteristic of the pn diode of Difficult Example 2.
  • FIG. 7 shows the current-voltage characteristics of the pn diode of Comparative Example 1, the best mode for carrying out the invention.
  • the S3 ⁇ 4g ⁇ method of the compound semi-substrate of the present invention is a method in which a compound active layer is grown on the substrate for 1 h by HI-Epitaxial growth to make a pn-aged compound semi-substrate difficult. Success: Includes long and long processes.
  • the compound semi-conductor of the present invention (in the method i of the present substrate, the maximum temperature in the step after the epitaxial growth step Sr is lower than the maximum temperature in the epitaxial growth step before the step Sr. Epitaxy before the selection step)
  • the difference between the highest step in the growth step and the highest step in the step after the epitaxial step is preferably 30 ° C. or higher, more preferably 40 ° C. or higher, and preferably 300 ° C. or lower. It is.
  • the step after the epitaxy process of about 51 ° C. is preferably at least 350 ° C. and no more than 720 ° C.
  • Epitaxy before ⁇ fi process S process is sickle sewage satisfies S condition, depending on the process after the terrible epitaxy growth process. Fig range from 750C to 750C.
  • epitaxy growth step before the long step in this specification refers to all of the epitaxy growth steps performed before the « « X step (if there is a 33 ⁇ 4 step of »: the first step). However, this does not include, for example, a substrate cleaning step (without the epitaxial growth) performed before the epitaxial growth step S.
  • Such a substrate cleaning step is performed during the epitaxy step S. ⁇ ⁇ Higher (for example, Japanese Patent Laid-Open Publication No. 5-229231) and higher than the maximum temperature in the epitaxy growth process: There is 3 ⁇ 4 ⁇ , but even at this age, the epitaxy process starts. Before Therefore, it does not affect the compound semi-employed layer by epitaxial growth.
  • the term “epitaxy formation: about 5 red hydration steps” refers to all of the steps performed after the epitaxy formation step S. If there is a »epitaxy growth step, the last epitaxy formation step will be performed. All of the steps that will be performed later.
  • the "if degree of the epitaxial growth process” is a compound semiconductor whose highest value satisfies the lower condition than the highest value in the "epitaxial growth before long process; R process”.
  • the method includes a step of epitaxially growing the substrate, and a step of forming a layer by the epitaxial growth, and includes, for example, a substrate cleaning step and a mask forming step immediately before the transfer length, which are the selected length.
  • the maximum temperature in the process after the process is the same as or higher than the maximum ⁇ S in the epitaxial growth process before the selective growth process: ⁇ , separation, half of the compound obtained ⁇
  • the electrical characteristics of the device deteriorate It is not clear why, but it is based on the following: First, the occurrence of structural elements occurs at the interface of each layer, and the generation of energy at the interface of each layer is severe. Characteristics is reduced. Secondly, HenYuzuru Coefficient difference force because the mask and the compound semiconductor functional layer such as sio 2, best 3 ⁇ 4g in selected views length step subsequent steps are the Most stress increases, dislocation occurs Next, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
  • the semi-elevating GaAs substrate is placed in a metalorganic chemical vapor deposition (MOCVD) furnace, and the temperature is raised while flowing arsine gas. Next, in order to remove oxides and the like adhering to the substrate surface by
  • MOCVD metalorganic chemical vapor deposition
  • Sio 2 ⁇ m is deposited on the obtained epitaxial substrate and an opening is formed by etching.
  • the epitaxial substrate with Si 2 pattern formed in the MOCVD furnace is used for substrate cleaning and p + -GaAs layer growth.
  • Figure 2 shows the obtained current-voltage characteristics of the device having P ⁇ ⁇ ⁇ .
  • This element has the rectifying action shown in Fig. 2.
  • the current does not flow except for the leakage current in the ⁇ direction, which does not supply or operate the bias ( ⁇ i). In the forward bias direction, the current flows.
  • the simplest element utilizing this phenomenon is the ⁇ diode.
  • Figures 4 (a) to 4 (c) show the layer structure (cross-sectional view) of each process at ⁇ ⁇ age ⁇ ?
  • ptt®5 was formed on the p + -GaAs layer 4 by the sputtering method (Fig. 4 (c)).
  • FIG. 5 shows the current-temperature characteristics of the obtained pn diode. This pn diode had very low reverse leakage current. Difficult case 2
  • FIG. 7 shows the current distribution characteristics of the obtained pn diode. This pn diode had very large »leakage current.
  • MOCVD MOCVD
  • JFET ⁇ mm field effect transistor
  • HBT heterobipolar transistor
  • the compound layer is composed of an organic metal layer and an organic metal layer.
  • MOCVD grown by eye growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

高い電気的特性を有する化合物半導体素子の製造に適した、化合物半導体基板の製造方法を提供する。　化合物半導体基板の製造方法は、エピタキシャル成長工程、これより後の選択成長工程及び任意の他の工程を含む、ｐｎ接合を有する化合物半導体基板の製造方法であって、エピタキシャル成長工程より後の選択成長工程及び任意の他の工程の最高温度が、選択成長工程より前のエピタキシャル成長工程の最高温度より低い。

Description

明 細 書 p n齢を る化合物半 (本基板の！^法 漏分野
本発明は、 ¾¾¾¾ 程を含むェピタキシャル成長法による、 png^を る化合 物半 (本基板の 法に関する。
背景漏
基板上に化合物半 能層を II歐ェピタキシャル成長させて化合物半 f本基板を製 造するェピタキシャル成長法において、 基板上に成長させた化合物半 ¾ (様能層の上に、 S i〇2などからなるマスクを形成し、 次いでマスクが形成されていない場所に、 化合 物半 ¾ (本層をマスクが 成される前のェピタキシャル工程と同じ温度でェピタキシャル 成長させる^^長工程を含む方法 （例えば、 特開平 11— 204829号公幸 g) 、 又 は、 基 に成長させた化合物半 機能層の上に、 S i〇2などからなるマスクを形 成し、 化合物半 #ί本層をマスクが形成される前のェピタキシャル工程より高い Jtでェ ピタキシャル成長させる選嫌: 5 程を含む方法（例えば、 特開平 6 -551 Ψ
が知られている。 長工程を含む ¾ ^法 （以下、 「選霞長法」 という。 ) により、 pn齢 （p層と n層の間に挟まれた中間層が^ ffifる p— i_n齢を含 む。 ) を る化合物半 {本基板が SSiされている。
化合物半 (本基板は、 電界効果トランジスタ （£i e l d Ef f ec t Tr a n s i s t o r) 、 ヘテロハ、ィポーラ卜ランジス夕 g'e t e ro i p o 1 a r Trans i s tor) , レー ダイオード （J^a s e r Di ode) > ホトダ ィォ一ド £h o t o D i ode) のような化合物半導体素子の ilに用いられる。 性能向上の |¾¾から、 これらの化合物半離軒は、 電気的特性の向上が求められてお り、 その $ ^に用いられる化合物半 (本基板についても、 高い電気的特性を ること 力 S求められている。 発明の開示
本発明の目的は、 高い電気的特性を る化合物半 本^?の $¾Βに適した、 化合物 半 ^本基板の 法を提供することにある。
本発明者らは、 長工程を含む S¾i¾法による、 p n齢を る化合物半 (本 基板の^ i ^法について検討した結果、 本発明を ^fitTるに至った。
すなわち本発明は、 ェピタキシャル成: fi 程、 これより後の選 程及び ί£意の 他の工程を含む、 ρ η齢を る化合物半 本基板の ¾ ^法であって、 ェピ夕キシ
Figure imgf000004_0001
¾¾¾額呈ょ り前のェピタキシャル成 ¾ 程の最高? より低いものを提供する。
本発明の i¾ 方法によれば、 ί¾Α、ィァス電流の少ないダイオードや、 増幅率の高いト ランジス夕など、 高い電気的特性を #Τる化合物半 #1本軒の S¾ に適した、 化合物半 ^本基板が得られる。 図面の簡単な説明
図 1は、 本発明の ¾sn様における各工程の を示す。
図 2は、 本発明により得られる p nダイオードの電流—電圧特性を示す。
図 3は、 iimft 程より'前のェピタキシャル成: R 程における最高、 より、 魔 成: SI程以降の工程における最高' を高くする条件で $¾ した p nダイォ一ドの電流 — ¾£特性を示す。
図 4は、 本発明の^ 様における p nダイォードの 時の各工程の層； litを示す。 図 5は、 難例 1の p nダイォ一ドの電流ー¾£特性を示す。
図 6は、 難例 2の p nダイオードの電流— ¾1特性を示す。 図 7は、 比較 1の p nダイオードの電流— ¾£特性を示す, 発明を るための最良の形態
本発明の化合物半 本基板の S¾g^法は、 基 1 hに化合物 能層を HI歐ェピ夕 キシャル成長させ、 p n齢を る化合物半 ί本基板を難する方法であり、 ェピ夕 キシャル成: 程及ぴ^^長工程を含む。 本発明の化合物 本基板の S ^法は、
Figure imgf000005_0001
の後に他の工程 （例えば、 廳の形虹程） を含んでもよい。
本発明の化合物半 (本基板の i方法では、 ェピタキシャル成 Sr程より後の工程に おける最高温度は、 程より前のェピタキシャル成長工程における最高温度よ り低い。 選 程より前のェピタキシャル成長工程における最高? «と、 ェピタキ シャル成 ¾ 程より後の工程における最高 の差は、 好ましくは 3 0°C以上、 さらに 好ましくは 4 0 °C以上であり、 好ましくは 3 0 0 °C以下である。
ェピタキシャル成51程より後の工程は、 好ましくは 3 5 0°C以上、 7 2 0°C以下で ある。 ^fi 程より前のェピタキシャル成: S 程は、 嫌己のェピタキシャル成長ェ 程より後の工程に応じて、 鎌 S条件を満足するように «51択すればよぐ 通常、 3 5 0°C以上、 7 5 0°C以下の fig範囲 «される。 本明細書における 長工程より前のェピタキシャル成長工程"は、 ¾ «X 程 （»：の 3¾ ¾ 程が る場合、 最初のもの） より前に行われるェピ夕キシャ ル成長工程の全てである。 但し、 例えば、 ェピタキシャル成 s 程の前に行われる （ェ ピタキシャル成長を伴わない）基板クリーニング工程は含まれない。 このような基板ク リーニングェ程の は、 ェピタキシャル成; S 程における? ¾より高く （例えば、 特 開平 5— 2 9 2 3 1号公報） 、 ェピタキシャル成長工程における最高温度より高くなる ：¾ ^があるが、 たとえ、 この齢でもェピタキシャル成： ¾ 程を開始する前であること から、 ェピタキシャル成長による化合物半 權能層 にの時点では^ Ϊせず） には影 響しないためである。
また、 本明細書における "ェピタキシャル成: 5 程の ί紅程"は、 ェピタキシャル成 S 程後に行われる工程の全てであり、 »のェピタキシャル成長工程がある場合、 最 後のェピタキシャル成 程後に行われる工程の全てである。 "ェピタキシャル成長ェ 程の if 程"は、 その最高 が 長工程より前のェピタキシャル成； R 程"に おける最高 より低い条件を満足するものであればよぐ ^¾¾5 程、 化合物半導 体をェピタキシャル成長させる工程、 及びェピタキシャル成長によらなレゝ工程を含み、 例えば、 選滅長に な、 選抛長直前の基板クリーニング工程、 マスク形成工程を 含む。 長法において、 ェピタキシャル成長工程より後の工程における最高温度が、 選 抛長ェ程より前のェピタキシャル成長工程における最高^ Sと同じ、 または高い：^、 離、 得られる化合物半 {本素子の電気的特性が劣化するか、 その理由は明らかではな いが、 以下のように據される。 第一に、 各層界面で構 ド一ビング元素の碰 が起き、 各層界面における誠の急峻 ί生力 員なわれ、 電気的特性が低下する。 第二に、 s i o2等のマスクと化合物半 機能層の編讓系数の差力 るため、 選観長 工程以降の工程における最高 ¾gが いと、 応力が大きくなり、 転位が発生して軒の 電気的特性の低下が生じる。 次に、 図面を参照して本発明の実施形態を詳細に説明する。 各工程の を図 1に示 す。
半騰性 G a A s基板を有機金属化学 目成長 (MO CVD) 炉内に言躍し、 アルシ ンガスを流しながら昇温を開始する。 次に、 基板表面に付着している酸化物等を |5鉄す るために、 基板 を成長 ffiより高くし、 さらにアルシンガス分圧を所定の値にして 基板クリ一ニングを行う。 次に、 基鍵長 まで陶显し、 バッファ層、 n+— GaA s層を成長させる。
得られたェピタキシャル基板に s io2«mを蒸着し、 エッチングにより開口部を 形 る。
MOCVD炉内に S i〇2パターンを形成したェピタキシャル基板を言魔し、 基板ク リーング、 p+— GaA s層成長を行う。
得られた P η^·を る素子の電流一電圧特性を図 2に示す。 この素子は図 2に示 す整流作用を示す。 ¾Αィァス ( ^i) の ί給、 働ぬ^ ^向リーク電流を除いて電 流が流れず、 順バイアス方向の場合、 電流が流れる。 この現象を利用した最も簡単な素 子は ρ ηダイォードである。
この素子の特性で最も重要なものの一つは、 逆方向リーク電流値及ぴ坊向耐圧であ る。 向リーク電流の小さいこと、 及び、 向耐圧の高いことは、 驗的特性カ犒 いことを意味する。 選！ 程より前のェピタキシャル成 程における最高温度よ り、 «]¾¾Χ程以降の工程における最高 を高くする条件で i¾iした素子は、 図 3 中の矢印に示すように、 向リーク電流が増加する傾向を示す。 雄例
魏例 1
図 4 (d) に示す、 半 »1'生 GaAs基板 1、 バッファ層 2、 n+—GaAs層 3、 p+— GaAs層 4、 p 5、 n電極 6及び S i 02ΜΙ® 7を る p
(pn夕'ィオード） を、 以下のとおり $¾ϋした。 ρ η齢^?の |¾ϋ時の各工程の層構 造 （断面図） を図 4 (a) 〜 （c) に示す。
半 »1生 G a A s基板 1を MO C VD装置に導入し、 700 °Cで炉内クリ一二ングを 行った後、 半赚 ί生 GaAs基板 1上に、 バッファ層 2及び n+— GaAs層 3を順に MOCVD法により 650 で成長させた。 次いで¾¾gS 程を行った。 n+— GaAs層 3上に S i〇2 g«7を形成し、 フ ォトレジストをマスクとしてパターニングを行い、 p+— G a A s層 4の形成部となる 領域に ΪΪ る S i〇2«¾r鉄（開口） した 〔図 4 (a) 〕 。 得られた基板を M OCVD装置に導入し、 508°Cに加熱して基板クリーニングを行った後、 開口部分に p+—GaAs層 4を 508°Cで成長させた 〔図 4 (b) 〕 。
31 ^長工程の後、 p+— GaAs層 4上に ptt®5をスパッ夕法により形成した 〔図 4 (c) 〕 。 n¾g形成部の S i〇2 g«をフォトレジストをマスクとし 鉄 (開口） し、 nttg6を形成した後、 ρ¾¾ η電極をともに 380°Cでォーミックァ ニールして pn.ダイォ一ドとした 〔図 4 (d) 〕 。
得られた pnダイオードの電流ー¾£特性を図 5に示す。 この pnダイオードは、 逆 方向リ一ク電流が非常に小さかった。 難例 2
長前の基板クリーニング温度を 508°Cから 588°Cへ、 また、 p+_GaA s層 4の成長^ Sを 508 °Cカら 588 °Cヘ^した 、 ¾ 例 1と同じ操作を行つ て、 pnダイオードを纖した。 得られた pnダイォ一ドの電流—電圧特性を図 6に示 す。 この pnダイオードは、 向リーク電流は非常に小さかった。 比較 U
選 »長前の基板クリーニング温度を 508°Cから 680。Cへ p+—GaAs層 4 の成長 £®を 508°Cから 620°Cへ麵した！^、 難例 1と同じ操作を行って、 p nダイオードを ^した。 得られた pnダイオードの電流一¾£特性を図 7に示す。 こ の pnダイオードは、 »向リーク電流は非常に大きかった。 ここでは、 有 劚匕学 目成長 (MOCVD) による化合物半 (本基概び pnダ ィオードの 例について説明したが、 pn齢を fる他の軒、 例えば、 ^mm 界効果トランジスタ （JFET) 、 ヘテロバイポーラトランジスタ （HBT) について も、 同様に難すること力 き、 高い電気的特性を るものが得られる。 また、 化合 物^榻能層及 匕合物半 ί本層を、 有機金厨匕^目成長 (MOCVD) により成 長させたが、 泉エピタキシー (MBE) 等を用いても同様に行うことができ、 高い 電気的特性を る化合物半 ¾ί本基概 D ^が得られる。

Claims

PCMTP2005/01 0210 O 2005/119744 PCT/JP2005/010210 請 求 の 範 囲
1. ェピタキシャル成 s 程、 これより後の選 長工程及び任意の他の工程を含む、 n齢を る化合物半 本基板の 法であって、 ェピタキシャル成; S 程より 後の選択成長工程及び任意の他の工程の最高温度が、 ii^a 程より前のェピ夕キシ ャル成 I 程の最高離より低い、 化合物半 本基板の ¾^法。
2. ェピタキシャル成長工程より後の工程における最高? と、
Figure imgf000010_0001
のェピタキシャル成: I 程の最高? の差は、 3 0°C以上、 3 0 0°C以下である請求項
1記載の^
PCT/JP2005/010210 2004-06-01 2005-05-27 ｐｎ接合を有する化合物半導体基板の製造方法 WO2005119744A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/597,711 US7595259B2 (en) 2004-06-01 2005-05-27 Method for manufacturing compound semiconductor substrate with pn junction
KR1020067026604A KR101152017B1 (ko) 2004-06-01 2005-05-27 Ｐｎ 접합을 갖는 화합물 반도체 기판의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-162821 2004-06-01
JP2004162821A JP4661088B2 (ja) 2004-06-01 2004-06-01 ｐｎ接合を有する化合物半導体基板の製造方法

Publications (1)

Publication Number Publication Date
WO2005119744A1 true WO2005119744A1 (ja) 2005-12-15

Family

ID=35463118

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010210 WO2005119744A1 (ja) 2004-06-01 2005-05-27 ｐｎ接合を有する化合物半導体基板の製造方法

Country Status (5)

Country Link
US (1) US7595259B2 (ja)
JP (1) JP4661088B2 (ja)
KR (1) KR101152017B1 (ja)
TW (1) TWI378495B (ja)
WO (1) WO2005119744A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
JP2003077844A (ja) * 2001-09-03 2003-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2003124124A (ja) * 2001-10-12 2003-04-25 Ngk Insulators Ltd 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5076860A (en) * 1989-01-13 1991-12-31 Kabushiki Kaisha Toshiba Algan compound semiconductor material
JP2793837B2 (ja) * 1989-05-10 1998-09-03 株式会社日立製作所 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
US5161167A (en) * 1990-06-21 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser producing visible light
WO1992015113A1 (en) * 1991-02-19 1992-09-03 Fujitsu Limited Semiconductor device having an isolation region enriched in oxygen and a fabrication process thereof
JPH0529231A (ja) 1991-07-23 1993-02-05 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体の気相成長方法
JPH05109753A (ja) * 1991-08-16 1993-04-30 Toshiba Corp バイポーラトランジスタ
JPH0562906A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd 半導体装置における積層構造の形成方法
JP2733167B2 (ja) 1992-06-23 1998-03-30 日本電信電話株式会社 化合物半導体薄膜の選択的成長方法
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
JP3783244B2 (ja) * 1995-04-04 2006-06-07 三菱化学株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子の製造方法
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JPH11204829A (ja) 1998-01-13 1999-07-30 Sharp Corp 半導体素子の製造方法及びその半導体素子
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4540201B2 (ja) * 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
EP1376664A4 (en) * 2001-03-29 2009-08-19 Toyoda Gosei Kk PROCESS FOR PREPARING A SEMICONDUCTOR WITH GROUP III NITRIDE COMPOSITION AND SEMICONDUCTOR COMPONENT WITH GROUP III NITRIDE COMPOSITION
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
JP2003077844A (ja) * 2001-09-03 2003-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2003124124A (ja) * 2001-10-12 2003-04-25 Ngk Insulators Ltd 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法

Also Published As

Publication number Publication date
KR101152017B1 (ko) 2012-06-08
JP2005347366A (ja) 2005-12-15
US7595259B2 (en) 2009-09-29
TW200605193A (en) 2006-02-01
TWI378495B (en) 2012-12-01
US20070232018A1 (en) 2007-10-04
KR20070032696A (ko) 2007-03-22
JP4661088B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
US8030638B2 (en) Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate
CN101604665A (zh) 用于氮化物基膜以及其制造的掩埋接触器件
US20060255350A1 (en) Semiconductor device and method for fabricating the same
JP2002359255A (ja) 半導体素子
US8823141B2 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
US6784064B2 (en) Heterojunction bipolar transistor and method of making heterojunction bipolar transistor
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
US7064073B1 (en) Technique for reducing contaminants in fabrication of semiconductor wafers
US20220416071A1 (en) High electron mobility transistor and method of manufacturing the same
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
JP3843884B2 (ja) バイポーラトランジスタの製造方法
JP6220573B2 (ja) 窒化物半導体装置、エピタキシャルウェハの製造方法および電界効果トランジスタ
WO2005119744A1 (ja) ｐｎ接合を有する化合物半導体基板の製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
TWI394217B (zh) 雙極性電晶體的製造方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
JP6720775B2 (ja) 化合物半導体装置、及び化合物半導体装置の製造方法
JP4725443B2 (ja) バイポーラトランジスタの製造方法
JP2707641B2 (ja) 半導体装置
KR19980069798A (ko) 에칭방법, 결정성장 방법 및 반도체 장치의 제조방법
JP2015032631A (ja) 半導体装置及びその製造方法
JP2002222938A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11597711

Country of ref document: US

Ref document number: 2007232018

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067026604

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067026604

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11597711

Country of ref document: US