TWI378495B - Manufacturing method of compound semiconductior substrate having pn junction - Google Patents

Manufacturing method of compound semiconductior substrate having pn junction Download PDF

Info

Publication number
TWI378495B
TWI378495B TW094117633A TW94117633A TWI378495B TW I378495 B TWI378495 B TW I378495B TW 094117633 A TW094117633 A TW 094117633A TW 94117633 A TW94117633 A TW 94117633A TW I378495 B TWI378495 B TW I378495B
Authority
TW
Taiwan
Prior art keywords
growth step
compound semiconductor
substrate
growth
temperature
Prior art date
Application number
TW094117633A
Other languages
English (en)
Other versions
TW200605193A (en
Inventor
Kenji Kohiro
Kazumasa Ueda
Masahiko Hata
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200605193A publication Critical patent/TW200605193A/zh
Application granted granted Critical
Publication of TWI378495B publication Critical patent/TWI378495B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

1378495 九、發明說明： [發明所屬之技術領域] 本發明係有關利用包含選擇成長步驟之磊晶成長法之 一種具有pn接面之化合物半導體基板之製造方法。 [先前技術] 在基板上依序磊晶成長化合物半導體功能層以製造化 合物半導體基板之磊晶成長法中，已知有：包含在成長於 基板上之化合物半導體功能層上，形成由Si02等構成之遮 •罩，然後在沒有形成遮罩處，以與形成遮罩前之磊晶步驟 相同之溫度，磊晶成長化合物半導體層之選擇成長步驟之 方法（例如，日本專利特開平11-204829號公報）；或是包 含在基板上所成長之化合物半導體功能層上，形成由Si02 等構成之遮罩，並以比形成遮罩前之蟲晶步驟更南之溫 度，磊晶成長化合物半導體層之選擇成長步驟之方法（例 如：曰本專利特開平6-55 14號公報）。藉由包含選擇成長 鲁步驟之製造方法（以下稱[選擇成長法])，製造具有pn接面 (包含存在有夾介於p層與η層間之中間層之p-i-η接面） '之化合物半導體基板。 化合物半導體基板，係使用在生產場效電晶體（Field Effect Transistor)、異質雙極電晶體（Hetero Bipolar Tran si si tor)、雷射二極體（Laser Diode)、光電二極體（Photo Diode)等化合物半導體元件。從提高性能之觀點來看，這 些化合物半導體元件，均要求提高電特性，即使是其製造 中所使用之化合物半導體基板，也要求具有高度電特性。 5 317114 1378495 [發明内容] 本發明之目的，係提供一種適合生產具有高度電特性 之化合物半導體元件的化合物半導體基板之製造方法。 本發明人等，就利用包含選擇成長步驟之製造方法製 造具有pn接面之化合物半導體基板之方法加以檢討的結 杲，終於完成本發明。 亦即，本發明係包含磊晶成長步驟、之後之選擇成長 步驟以及任意其他步驟的一種具有pn接面之化合物半導 _體基板之製造方法，本發明旨在提供一種磊晶成長步驟之 後的選擇成長步驟以及任意其他步驟之最高溫度，係比選 擇成長步驟之前的蟲晶成長步驟之最高溫度還低之技術。 依本發明之製造方法，可製得適合生產逆偏壓電流較 小之二極體、放大因數較高之電晶體等具有高度電特性之 化合物半導體元件的化合物半導體基板。 [實施方式] φ 本發明之化合物半導體基板之製造方法，係在基板上 依序磊晶成長化合物半導體功能層，以製造具有pn接面的 •化合物半導體基板之方法，包含磊晶成長步驟以及選擇成 '長步驟。本發明之化合物半導體基板之製造方法，在選擇 成長步驟之前至少包含一磊晶步驟，而且在選擇成長步驟 之後亦可包含其他步驟（例如，電極之形成步驟）。 在本發明之化合物半導體基板之製造方法中，在磊晶 成長步驟之後的步驟之最高溫度，係比選擇成長步驟之前 的蠢晶成長步驟之表南溫度為低。選擇成長步驟之前的蟲 6 317114 1378495 晶成長步驟之最高溫度，與蟲晶成長步驟之後的步驟之最 高溫度差，理想為30°C以上，更理想為40°C以上，且最好 在300°C以下。 磊晶成長步驟之後的步驟，理想為350°C以上，720°C 以下。選擇成長步驟之前的磊晶成長步驟，係對應前述磊 晶成長步驟之後的步驟，只要適當選擇能滿足前述條件即 可，通常，在350°C以上、75 0°C以下之溫度範圍内選擇。 本說明書中，“選擇成長步驟之前的磊晶成長步驟” β係指選擇成長步驟（存在有複數個選擇成長步驟時，為最初 步驟）之前所進行之全部蟲晶成長步驟。但是，不包含例如 在蟲晶成長步驟之纟υ所進行（不伴隨蟲晶成長）之基板清潔 步驟。這種基板清潔步驟之溫度’比蟲晶成長步驟之溫度 高（例如，日本專利特開平5-2923 1號公報），也有比磊晶 成長步驟之最高溫度更高之情況，但是即使在該情況下， 由於係在開始蟲晶成長步驟之如’故對經由蟲晶成長所形 φ成之化合物半導體功能層（這時尚未存在）不會有影響。 本說明書中，“磊晶成長步驟之後的步驟”係指在磊 、晶成長步驟之後所進行之全部步驟，在有複數個磊晶成長 步驟時，則係最後之磊晶成長步驟之後所進行的全部步 驟。“磊晶成長步驟之後步驟”，其最高溫度只要滿足比 “選擇成長步驟之前之磊晶成長步驟”之最高溫度還低之 條件即可，包含選擇成長步驟、使磊晶成長化合物半導體 之步驟、以及不作蠢晶成長之步驟，例如，包含選擇成長 所需要的即將進行選擇成長之前的基板清潔步驟、遮罩形 7 317114 1378495 成步驟。 選擇成長法中，磊晶成長步驟之後的步驟之最高溫 度，與選擇成長步驟之前的轰晶成長步驟之最高溫度相 同，或溫度較高時，為何所獲得之化合物半導體元件之電 特性會劣化，其理由還不明朗，但可作如下之推斷。第一， 在各層界面產生構成元素與摻雜元素之擴散，各層界面之 ，組成急遽地受損，而使電特性下降。第二，由於存在Si02 等遮罩和化合物半導體功能層在熱膨脹係數之差異，故當 ®選擇成長步驟之後的步驟之最高溫度高時，則應力變大， 而產生位錯（dislocation)，導致元件的電特性下降。 接著，參照圖式，對本發明之實施形態進行詳細說明。 第1圖中表示各步驟之溫度。 在有機金屬化學氣相成長（MOCVD)爐内設置半絕緣 性GaAs基板，一邊流入三氫化神（arsine)氣體，一邊開始 升溫。接著，為了除去附著於基板表面之氧化物等，使基 板溫度比成長溫度更南，並使二風化坤氣體分壓設在預定 值以進行清潔基板。接著，降溫至基板成長溫度，使緩衝 •層、n + -GaAs層成長。 在所獲得之磊晶基板上蒸著Si02絕緣膜，並透過蝕刻 形成開口部。 在MOCVD爐内，設置形成有Si02圖案之磊晶基板， 並進行基板清潔，P + -GaAs層成長。 弟2圖表不所獲彳于之具有ρ η接面的元件之電流-電壓 特性。該元件顯示有第2圖所示之整流作用。在逆偏壓（逆 317114 1378495 向)，’除了些微之圯向漏電流外，沒有電流流動，而在順 偏壓方向肖，有電流流動。利用這種現象之最簡單的元件 係ρη二極體。 該元件特性中，最重要的特性之-’係逆向漏電流值 ::逆向：壓。逆向漏電流小，以及逆向耐壓高，係意味 著毛特性问。以使選擇成長步驟以後之步驟的最高溫度， 比選擇成長步驟之前之蠢晶成長步驟之最高溫度還高之條 件所製造之元件，如第3圖中之！- _ Q甲之則頭所不，择頁不延向漏電 k有增加之傾向。 (實施例） _L貫施例 。如第4圖⑷所示，將具有半絕緣性〜八5基板丨、緩 衝層2、]1_(3心層3、？ + _仏八5層4、卩電極51電極6 以及S〗〇2絕緣膜層7之pn接面元件（叩二極體卜如以下 方式進行製造。如第4圖⑷至第4圖⑷表示有ρη接面元 件之製造時之各步驟之層構造（剖面圖）。 。將半絕緣性GaAs基板1放入MOCVD裝置，以700 、行爐内，月 >名後’在半絕緣性GaAs基板1上，利用 D法’以65〇C ’依序成長缓衝層2以及n'GaAs 層3。 接著進行選擇成長步驟。在一—^^層3上，形成Si〇2 、·巴、’表膜7，以光阻作為遮罩進行圖案化（patterning)，並除 去存在=作為1>+_(}3心層4之形成部的區域之Si02絕緣膜 (開）（第4圖（a))。將所得之基板放入M〇CVD裝置，在 317114 9 i378495 ‘ 力σ熱多5 〇 8 °C並進行基板清潔後，在開口部以5 〇 8 °C使 , p\GaAs層4成長（第4圖（b))。 遂擇成長步驟之後，在PT-GaAs層4上，藉由滅錢 (sputter)法，形成P電極5(第4圖⑷）。將光阻作為遮罩， 除去n電極形成部之Si〇2絕緣膜（開口），在形成】〗電極6 後對Ρ電極、η電極都在380°C下進行歐姆退火（〇hmic ' anneal) ’ 形成 pn 二極體（第 4 圖（d))。 修 第5圖表示所獲得之pn二極體之電流-電壓特性。該 pn二極體，逆向漏電流非常小。 •^― 貫_^例 588°C ’ 以及將 p+_GaAs h 588°C以外，其餘操作與第 除了將選擇成長前之基板清潔溫度從5〇8它改變為 P+-GaAs 層 4之成長溫度從5〇8t改變為 實施例相同’而製得pn二極 pn _極體之電流-電壓特性。該 月直°第6圖表示所獲得之 Pn二極體，逆向漏電流非 逆向漏電流非常小。
508°C改變為 第7圖表示所製得之 ，逆向漏電流非常大。 ΡΠ二極體之電流-電壓特性。該
pn —極體，逆向漏； 在此： 合物半導! 具有ρ 11 4之成長溫度從5〇8〇c改變為 實施例相同，而製得pn二極 317114 1378495 (JFET)、異質雙極電晶體（HBT),也可同樣製造，而獲得具 有南度電特性之產品。並且’雖藉由有機金屬化學氣相成 長（MOCVD)法成長化合物半導體功能層以及化合物半導 體層，但也可使用分子束蟲晶（molecular beam epitaxy, MBE)等，進行同樣的成長，從而可獲得具有高度電特性之 化合物半導體基板以及元件。 [圖式簡單說明] 第1圖係表示本發明實施態樣的各步驟之溫度。 第2圖係表示經由本發明所製得之pn二極體之電流一 電壓特性。 第3圖係表示在使選擇成長步驟之後的步驟之最高溫 度，比選擇成長步驟之前的蟲晶成長步驟之隶南溫度运南 之條件下，所製造之pn二極體的電流-電壓特性。 第4圖（a)至（d)係表示本發明實施態樣之pn二極體製 造時的各步驟之層構造。 第5圖係表示第1實施例之pn二極體的電流-電壓特性。 第6圖係表示第2實施例之pn二極體的電流-電壓特性。 第7圖係表示第1比較例之pn二極體的電流-電壓特性。 [主要元件符號說明] 1 半絕緣性GaAs基板 2 緩衝層 3 n+-GaAs 層 4 P+-GaAs 層 5 P電極 6 η電極 7 Si02絕緣層 317114

Claims (1)

1378495 /ό/年多月修正本 第94117633號專利申請案 101年5月22日修正替換頁 十、申請專利範圍： 1. 一種化合物半導體基板之製造方法，該化合物半導體基 板具有ρη接面，其製造方法包含蠢晶成長步驟、遮罩 形成步驟以及之後之選擇成長步驟，其中， 磊晶成長步驟之後的選擇成長步驟之最高溫度，比 選擇成長步驟之前之磊晶成長步驟的最高溫度還低。 2. 如申請專利範圍第1項之製造方法，其中，磊晶成長步 驟之後的步驟之最高溫度，與選擇成長步驟之前的磊晶 成長步驟之最高溫度相差30°C以上、300°C以下。 317114修正本 12
TW094117633A 2004-06-01 2005-05-30 Manufacturing method of compound semiconductior substrate having pn junction TWI378495B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162821A JP4661088B2 (ja) 2004-06-01 2004-06-01 ｐｎ接合を有する化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
TW200605193A TW200605193A (en) 2006-02-01
TWI378495B true TWI378495B (en) 2012-12-01

Family

ID=35463118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094117633A TWI378495B (en) 2004-06-01 2005-05-30 Manufacturing method of compound semiconductior substrate having pn junction

Country Status (5)

Country Link
US (1) US7595259B2 (zh)
JP (1) JP4661088B2 (zh)
KR (1) KR101152017B1 (zh)
TW (1) TWI378495B (zh)
WO (1) WO2005119744A1 (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5076860A (en) * 1989-01-13 1991-12-31 Kabushiki Kaisha Toshiba Algan compound semiconductor material
JP2793837B2 (ja) * 1989-05-10 1998-09-03 株式会社日立製作所 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
US5161167A (en) * 1990-06-21 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser producing visible light
JP3101321B2 (ja) * 1991-02-19 2000-10-23 富士通株式会社 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法
JPH0529231A (ja) 1991-07-23 1993-02-05 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体の気相成長方法
JPH05109753A (ja) * 1991-08-16 1993-04-30 Toshiba Corp バイポーラトランジスタ
JPH0562906A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd 半導体装置における積層構造の形成方法
JP2733167B2 (ja) 1992-06-23 1998-03-30 日本電信電話株式会社 化合物半導体薄膜の選択的成長方法
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
JP3783244B2 (ja) * 1995-04-04 2006-06-07 三菱化学株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子の製造方法
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JPH11204829A (ja) 1998-01-13 1999-07-30 Sharp Corp 半導体素子の製造方法及びその半導体素子
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4540201B2 (ja) * 2000-09-13 2010-09-08 独立行政法人産業技術総合研究所 ＺｎＯ系酸化物半導体層を有する半導体装置の製法
WO2002080242A1 (en) * 2001-03-29 2002-10-10 Toyoda Gosei Co., Ltd. Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3946976B2 (ja) * 2001-10-12 2007-07-18 日本碍子株式会社 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
JP4661088B2 (ja) 2011-03-30
KR101152017B1 (ko) 2012-06-08
KR20070032696A (ko) 2007-03-22
US20070232018A1 (en) 2007-10-04
JP2005347366A (ja) 2005-12-15
WO2005119744A1 (ja) 2005-12-15
TW200605193A (en) 2006-02-01
US7595259B2 (en) 2009-09-29

Similar Documents

Publication Publication Date Title
TWI449086B (zh) 半導體基板、半導體基板之製造方法及電子裝置
US8809908B2 (en) Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
JP5543710B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP2004235473A (ja) 化合物半導体素子及びその製造方法
JP2002359255A (ja) 半導体素子
WO2010103792A1 (ja) 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
JP2005294611A (ja) 炭化珪素半導体基板及びその製造方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
JP4288852B2 (ja) バイポーラトランジスタの製造方法
TWI378495B (en) Manufacturing method of compound semiconductior substrate having pn junction
TW200416896A (en) Heterojunction bipolar transistor
JP2015211182A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
TW202206656A (zh) 氮化物半導體晶圓及氮化物半導體晶圓的製造方法
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
TWI312534B (zh)
US20030011000A1 (en) Bipolar transistor device and method for fabricating the same
TWI394217B (zh) 雙極性電晶體的製造方法
JP2007281086A (ja) 絶縁ゲートバイポーラトランジスタ、および絶縁ゲートバイポーラトランジスタを作製する方法
JP2007305869A (ja) 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法
JP2004014674A (ja) 半導体構造
CN114141622A (zh) 一种gaafet氮化镓场效应晶体管的制备方法
JPH0714776A (ja) ＧａＡｓ基板の製造方法及び該基板を用いたショットキーバリアダイオード素子
JPH08330240A (ja) 半導体エピタキシャル成長層の製造方法
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees