JP2007305730A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法を提供することにある。
【解決手段】一部分にＳｉ面が露出した基板を処理室内に搬入する工程と、前記基板を所定の温度に加熱する工程と、前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Ｓｉ面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、前記処理室内に少なくともＳｉを含むガスまたはＳｉを含むガスとＧｅを含むガスを供給し、前記エッチング処理が施された前記Ｓｉ面の上に、ＳｉまたはＳｉＧｅのエピタキシャル膜を成長する工程と、を有する半導体装置の製造方法。
【選択図】 図３

Description

本発明は、半導体シリコンウエハなどの基板を処理する基板処理装置、基板処理方法、および基板上に集積回路等の半導体装置を形成する半導体装置（半導体デバイス）の製造方法に関し、特に、基板表面の自然酸化膜や有機汚等の汚染物質を除去し、基板表面に良好なエピタキシャル膜を成長することに関するものである。

半導体シリコンウエハが大気中に露出されると、ウエハ表面のシリコンが大気中の酸素と反応して数Å程度の厚さの自然酸化膜を形成することになる。この自然酸化膜は集積回路の配線工程に不良要素として作用するだけでなく、集積回路の動作速度および信頼性などに支障をきたすコンタクト抵抗などを高くする原因として作用する。

従来はこの自然酸化膜を除去するために、高温（約８００℃程度）で水素ガスを流し、ウエハをアニール処理する必要があった。しかしながら、基板処理の温度は低温化のニーズがあるため、従来の技術である高温水素アニール処理に変わる自然酸化膜除去の方法が必要となる。

本発明の主な目的は、高温で行っていた自然酸化膜除去方法の問題を改善するため、低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法を提供することにある。

本発明によれば、
一部分にＳｉ面が露出した基板を処理室内に搬入する工程と、
前記基板を所定の温度に加熱する工程と、
前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Ｓｉ面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、
前記処理室内に少なくともＳｉを含むガスまたはＳｉを含むガスとＧｅを含むガスを供給し、前記エッチング処理が施された前記Ｓｉ面の上に、ＳｉまたはＳｉＧｅのエピタキシャル膜を成長する工程と、
を有する半導体装置の製造方法、が提供される。

本発明によれば、低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法が提供される。

図面を参照して本発明の好ましい実施例を説明する。

本実施例では基板処理装置の一例として縦型減圧ＣＶＤ装置について説明する。
図１は、本発明の好ましい実施例における縦型減圧ＣＶＤ装置の反応炉を説明する概略構造の縦断面図であり、図２は、比較例としての縦型減圧ＣＶＤ装置の反応炉を説明する概略構造の縦断面図である。なお、図１、図２において同一構造、機能を有すものは同一符号で示す。

比較例の縦型減圧ＣＶＤ装置の反応炉は図２に示す通り、アウターチューブ１０５とインナーチューブ１０６の２重反応管とインレットフランジ１０７、シールキャップ（蓋体）１１２等により構成され、シールキャップ１１２上にボート（ウエハ支持部材）１０３が乗せられ、そのボート１０３にウエハ１０１が配置される。
この構成においてにＣＶＤ反応の原料となるガスはインレットフランジ１０７に設けられたガス導入口１１４から導入され、そのガスは下部から上部へインナーチューブ１０６の内側を通り、そして上部でインナーチューブ１０６とアウターチューブ１０５の間を介して、インナーチューブ１０６の外側を通って下部から排気される。よってウエハ１０１の存在する反応雰囲気でのガスの流れは下から上となる。

ここで、インレットフランジ１０７、シールキャップ１１２部には真空シールのための気密部材としてＯリング１１４が多用され、減圧時にそこからＯリング成分が脱ガスしたり、或いはそこから外部雰囲気が混入する可能性があり、反応雰囲気が汚染されることがある。また、装置によってはボート回転機構１１３が取り付けられることがあり、この回転機構も汚染源となる。これら汚染源は反応炉下部に集中している。

図２の形態では、これら汚染源がウエハの存在する反応雰囲気中でガスの流れに対して上流に位置するため、下部から導入されたガスはこれら汚染物を含有し、そして汚染物を含有したままガスはウエハまで飛来し、汚染物質がウエハに付着し、ＣＶＤ反応の膜成長不良の原因となっていた。特にＳｉまたはＳｉとＧｅの混晶膜に炭素がドーピングされたＳｉＧｅ（Ｃ）のエピタキシャル成長などの高清浄な反応雰囲気が要求されるプロセスにおいては、そのウエハに付着する汚染物質が原因でヘイズが発生し良好なエピタキシャル膜が得られないという問題があった。

そこで、本実施例におけるＳｉまたはＳｉＧｅ（Ｃ）のエピタキシャル成長では図１に示すようにインナーチューブ１０６を廃止し、ガスノズル１０８にてガスを反応炉の上部より導入する構成を採用している。この場合、反応炉上部ではアウターチューブ１０５が密閉されているため汚染源は存在しない。そのため反応炉上部から導入されたガスは汚染されず、高清浄なままウエハに到達できる。さらに炉口部の汚染源はガスの流れに対して下流となり、汚染物質は上流から流れてくるガスによって押し戻されることになり、反応雰囲気に持ち込まれることなくそのまま下側から排気されるのでウエハは汚染されずに済む。

ここでＳｉまたはＳｉＧｅ（Ｃ）をエピタキシャル成長させるウエハ（Ｓｉ基板）１０１は希フッ酸等で前洗浄した後に装置に投入される。しかし投入されたウエハは自然酸化膜や有機物等の汚染物質が残存しており、上記の通り反応雰囲気が高清浄化されたとしても、エピタキシャル成長前にこれら汚染物質を除去する必要がある。そのため、一般的な方法として、Ｈ_２還元が用いられている。しかしながら、Ｈ_２還元による方法では十分な効果を得るためには８００℃以上の高温処理が必要となり、基板素子への熱ダメージ及びサーマルバジェット増大の問題がある。

そこで、本発明の好ましい実施例では、近年のデバイス処理温度の低温化の要求に対応すべく、低温で高品質なエピタキシャル成長膜を形成し、デバイス性能の向上を図ることができる半導体製造プロセスを提供するため、エピタキシャル成長前に塩素（Ｃｌ_２）ガスを流し基板表面をエッチングし汚染物質を除去している。

ここで、本発明の好ましい実施例におけるプロセスシーケンスを図３に示し、比較として、Ｈ_２還元方法におけるプロセスシーケンスを図４に示す。
図４では、塩素（Ｃｌ_２）ガスによるエッチングのシーケンスは含まれず、代わりに８００℃以上まで昇温、Ｈ_２還元、成膜温度まで降温して成膜している。

次に、本発明の好ましい実施例における基板処理装置としての縦型減圧ＣＶＤ装置の概略図を図５に、縦型減圧CVD装置の反応炉（ホットウオール方式）の概略図を図６に示す
。なお、図６は図１と略同一の構造を示している。

ウエハカセット２０５により投入されたウエハ（Ｓｉ基板）１０１は移載機２０４によりウエハカセット２０５から予備室２０６内のボート１０３へ移載される。全てのウエハの移載が完了するとボート１０３は反応炉１００内へ挿入され、真空排気系２０３により減圧される。そしてウエハ１０１を所望の温度に加熱し、温度が安定したところで原料ガスを供給し、ウエハ（Ｓｉ基板）上にＣＶＤ反応によりＳｉ等の半導体膜を成長させる。なお、ヒータ１０４、ガス供給系２０２、真空排気系２０３、移載機２０４、ボート１０３、等は、制御系２０１によりその動作等が制御されている。

次に、本発明の好ましい実施例における塩素（Ｃｌ_２）ガスによるエッチングと、Ｓｉのエピタキシャル膜の選択成長の一例について説明する。

図７は、エレベイテッドソース／ドレインが形成されたＭＯＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構造概略図を示している。ＭＯＦＥＴにおいて
、ゲート長の微細化に伴う短チャネル効果抑制のためエレベイテッドソース／ドレイン３０３、３０４(またはライズドソース／ドレイン)と呼ばれる技術が注目を集めている。これはＳｉが露出しているソース／ドレイン部３００、３０１にのみＳｉまたはＳｉＧｅをエピタキシャル成長させ、その他のＳｉＯ_２やＳｉＮ等が露出している領域には何も成長させない技術で一般的には選択成長とも呼ばれている。

また、ソース／ドレインをリセスエッチングして、掘り込んだソース／ドレイン部にＳｉと格子定数の異なるＳｉＧｅをエピタキシャル成長させることにより、チャネル部に歪みを与えトランジスタを高性能化させる技術が近年注目されている。

ここでＳｉまたはＳｉＧｅの選択成長の原料ガスとしてはＳｉＨ_４やＳｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２等のＳｉ含有ガスが用いられ、ＳｉＧｅの場合にはさらにＧｅＨ_４やＧｅＣｌ_４等のＧｅ含有ガスが加えられる。またドーピングが必要な場合はＰＨ３等のＰ含有ガス、またはＢ_２Ｈ_６やＢＣｌ_３等のＢ含有ガスが加えられる。ＣＶＤ反応において原料ガスが導入されるとＳｉ上ではただちに成長が開始されるのに対して、ＳｉＯ_２やＳｉＮ上では潜伏期間と呼ばれる成長遅れが生じる。この潜伏期間の間、Ｓｉ上のみにＳｉまたはＳｉＧｅを成長させるのが選択成長である。

さらに選択成長させる膜厚を厚くしたい場合、ＳｉＯ_２やＳｉＮ上での潜伏期間を長くする目的でＨＣｌやＣｌ_２などのエッチング性ガスがしばしば添加される。エッチングガスを添加することでＳｉＯ_２やＳｉＮ上に生成したＳｉまたはＳｉＧｅの核を除去するものである。原料ガスと同時にエッチングガスを添加しデポとエッチングを同時に進行させる場合と、原料ガスとエッチングガスを交互に流しデポとエッチングを交互に進行させる場合とがある。

本発明の好ましい実施例では、原料ガスを流す前に塩素（Ｃｌ_２）ガスを流し、成膜により汚染物質が固着する前にエッチングにより汚染物質を除去するものである。

Ｓｉ基板を希フッ酸にて前洗浄した後に装置に投入し、図３に示されるシーケンスに従い、Ｓｉ基板を塩素（Ｃｌ_２）ガスにてエッチングした後、そのＳｉ基板上にＳｉのエピタキシャル成長を行った。この時のＣｌ_２エッチング条件を図１１、Ｓｉのエピタキシャル成長条件を図１２に示す。

また、ＳＩＭＳ（Secondary Ionization Mass Spectrometer）にてＳｉ基板とＳｉエピタキシャル膜との界面の不純物濃度を測定した時の界面酸素濃度の結果を図８に示す。また、そのＳＩＭＳ結果の一例として、Ｃｌ_２エッチングを２０分実施した場合を図９に示し、本発明を実施しなかった場合、つまりＳｉエピタキシャル成長前にＣｌ_２エッチングを行わなかった場合を図１０に示す。

図８に示される通り、未処理（Ｃｌ_２エッチング無し）でＳｉをエピタキシャル成長させた場合の界面の酸素濃度は２．７Ｅ１３ａｔｏｍｓ/ｃｍ^２であるのに対して、Ｃｌ_２
エッチングを行った場合、界面の酸素濃度は激減し、エッチング時間が２０分で界面酸素濃度が１．１Ｅ１８ａｔｏｍｓ/ｃｍ^２まで下がっていることが分かる。

この時の単結晶Ｓｉのエッチングレートは０．３３ｎｍ/ｍｉｎ、多結晶Ｓｉのエッチ
ングレートは０．９２ｎｍ/ｍｉｎであった。一方、熱酸化膜（ＳｉＯ_２）と熱ＣＶＤ窒
化膜（ＳｉＮ）はほとんどエッチングされなかった。

なお、本発明技術は汚染物質の還元では無く、物理的にＳｉ基板をエッチングし汚染物質を除去させるものであるので、基板素子へのダメージが懸念される。しかし、選択成長の場合、ＳｉまたはＳｉＧｅ（Ｃ）をエピタキシャル成長させたくない領域は酸化膜（ＳｉＯ_２）または窒化膜（ＳｉＮ）で覆われており、上述の通りこれらの膜はほとんどエッチングされないため、これらの膜の下に覆い隠されている基板素子へのダメージはないと考えられる。

なお、上記実施例ではＣｌ_２エッチング温度５５０℃での結果を示したがこれに限定されるものでは無く、塩素（Ｃｌ_２）ガスがエッチング効果を有する２００℃〜８００℃で有効である。８００℃以上でももちろんエッチング効果を有するが、８００℃以上では従来技術のＨ_２還元でも十分な汚染物質除去効果が得られるため、８００℃以下の低温で本技術を用いるのが最も効果的である。また、例えば２００℃から５５０℃への昇温中に塩素（Ｃｌ_２）ガスを添加し、昇温中に汚染物質を除去することも可能である。

また、上記実施例ではＣｌ_２エッチング圧力４０Paでの結果を示したがこれに限定されるものでは無い。

また、上記実施例ではＣｌ_２エッチングのキャリアガスとしてＨ_２を用いた場合の結果を示したがこれに限定されるものでは無く、Ｎ_２やＡｒ等、またキャリアガス無しでＣｌ_２ガス単独の場合でも同様な効果が得られる。

また、Ｓｉのエピタキシャル成長について示したが、これに限定されるものでは無く、Ｓｉの多結晶成長や、窒化膜成長など、全てのＣＶＤ膜成長に本技術を用いることが可能である。つまり、ＣＶＤ膜成長前に塩素（Ｃｌ_２）ガスでエッチングすることにより、Ｓｉ基板の汚染物質を除去することで良好なＣＶＤ膜を得ることができる。

また上記実施例では縦型ＣＶＤ装置に関して説明したが、縦型ＣＶＤ装置に限らず、横型ＣＶＤ装置、枚葉ＣＶＤ装置であっても本発明が適用できるものである。

本発明の好ましい実施例における縦型減圧ＣＶＤ装置を説明する概略構造の縦断面図。 比較例としての縦型減圧ＣＶＤ装置を説明する概略構造の縦断面図。 本発明の好ましい実施例におけるプロセスシーケンスを示す図。 Ｈ_２還元法におけるプロセスシーケンスを示す図。 本発明の好ましい実施例における縦型減圧ＣＶＤ装置を示す概略図。 本発明の好ましい実施例における縦型減圧ＣＶＤ装置の反応炉を示す概略図。 エレベーテッドソース／ドレインが形成されたＭＯＳＦＥＴの構造概略図。 界面の酸素濃度測定結果。 Ｃｌ_２エッチングを実施した場合の界面における不純物濃度測定ＳＩＭＳ結果。 Ｃｌ_２エッチングを実施しなかった場合の界面における不純物濃度測定ＳＩＭＳ結果。 Ｃｌ_２エッチング条件。 Ｓｉのエピタキシャル成長条件。

符号の説明

１００ 反応炉
１０１ ウエハ
１０２ 断熱板
１０３ ボート（ウエハ支持部材）
１０４ ヒータ（加熱部材）
１０５ アウターチューブ
１０６ インナーチューブ
１０７ インレットフランジ
１０８ ガスノズル
１０９ ガス入口
１１０ 排気口
１１１ Ｏリング（気密部材）
１１２ シールキャップ（蓋体）
１１３ ボート回転機構
１１４ ガス導入口
２００ 縦型減圧ＣＶＤ装置（基板処理装置）
２０１ 制御系
２０２ ガス供給系
２０３ 真空排気系
２０４ 移載機
２０５ ウエハカセット
２０６ 予備室
３００ ソース
３０１ ドレイン
３０２ ゲート
３０３ エレベイテッドソース
３０４ エレベイテッドドレイン

Claims (1)

1. 一部分にＳｉ面が露出した基板を処理室内に搬入する工程と、
   前記基板を所定の温度に加熱する工程と、
   前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Ｓｉ面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、
   前記処理室内に少なくともＳｉを含むガスまたはＳｉを含むガスとＧｅを含むガスを供給し、前記エッチング処理が施された前記Ｓｉ面の上に、ＳｉまたはＳｉＧｅのエピタキシャル膜を成長する工程と、
   を有する半導体装置の製造方法。

Images