JP2007305730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007305730A JP2007305730A JP2006131405A JP2006131405A JP2007305730A JP 2007305730 A JP2007305730 A JP 2007305730A JP 2006131405 A JP2006131405 A JP 2006131405A JP 2006131405 A JP2006131405 A JP 2006131405A JP 2007305730 A JP2007305730 A JP 2007305730A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- substrate
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】一部分にSi面が露出した基板を処理室内に搬入する工程と、前記基板を所定の温度に加熱する工程と、前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Si面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、前記処理室内に少なくともSiを含むガスまたはSiを含むガスとGeを含むガスを供給し、前記エッチング処理が施された前記Si面の上に、SiまたはSiGeのエピタキシャル膜を成長する工程と、を有する半導体装置の製造方法。
【選択図】 図3
Description
一部分にSi面が露出した基板を処理室内に搬入する工程と、
前記基板を所定の温度に加熱する工程と、
前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Si面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、
前記処理室内に少なくともSiを含むガスまたはSiを含むガスとGeを含むガスを供給し、前記エッチング処理が施された前記Si面の上に、SiまたはSiGeのエピタキシャル膜を成長する工程と、
を有する半導体装置の製造方法、が提供される。
図1は、本発明の好ましい実施例における縦型減圧CVD装置の反応炉を説明する概略構造の縦断面図であり、図2は、比較例としての縦型減圧CVD装置の反応炉を説明する概略構造の縦断面図である。なお、図1、図2において同一構造、機能を有すものは同一符号で示す。
この構成においてにCVD反応の原料となるガスはインレットフランジ107に設けられたガス導入口114から導入され、そのガスは下部から上部へインナーチューブ106の内側を通り、そして上部でインナーチューブ106とアウターチューブ105の間を介して、インナーチューブ106の外側を通って下部から排気される。よってウエハ101の存在する反応雰囲気でのガスの流れは下から上となる。
図4では、塩素(Cl2)ガスによるエッチングのシーケンスは含まれず、代わりに800℃以上まで昇温、H2還元、成膜温度まで降温して成膜している。
。なお、図6は図1と略同一の構造を示している。
、ゲート長の微細化に伴う短チャネル効果抑制のためエレベイテッドソース/ドレイン303、304(またはライズドソース/ドレイン)と呼ばれる技術が注目を集めている。これはSiが露出しているソース/ドレイン部300、301にのみSiまたはSiGeをエピタキシャル成長させ、その他のSiO2やSiN等が露出している領域には何も成長させない技術で一般的には選択成長とも呼ばれている。
エッチングを行った場合、界面の酸素濃度は激減し、エッチング時間が20分で界面酸素濃度が1.1E18atoms/cm2まで下がっていることが分かる。
ングレートは0.92nm/minであった。一方、熱酸化膜(SiO2)と熱CVD窒
化膜(SiN)はほとんどエッチングされなかった。
101 ウエハ
102 断熱板
103 ボート(ウエハ支持部材)
104 ヒータ(加熱部材)
105 アウターチューブ
106 インナーチューブ
107 インレットフランジ
108 ガスノズル
109 ガス入口
110 排気口
111 Oリング(気密部材)
112 シールキャップ(蓋体)
113 ボート回転機構
114 ガス導入口
200 縦型減圧CVD装置(基板処理装置)
201 制御系
202 ガス供給系
203 真空排気系
204 移載機
205 ウエハカセット
206 予備室
300 ソース
301 ドレイン
302 ゲート
303 エレベイテッドソース
304 エレベイテッドドレイン
Claims (1)
- 一部分にSi面が露出した基板を処理室内に搬入する工程と、
前記基板を所定の温度に加熱する工程と、
前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Si面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、
前記処理室内に少なくともSiを含むガスまたはSiを含むガスとGeを含むガスを供給し、前記エッチング処理が施された前記Si面の上に、SiまたはSiGeのエピタキシャル膜を成長する工程と、
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131405A JP2007305730A (ja) | 2006-05-10 | 2006-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131405A JP2007305730A (ja) | 2006-05-10 | 2006-05-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305730A true JP2007305730A (ja) | 2007-11-22 |
Family
ID=38839419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131405A Pending JP2007305730A (ja) | 2006-05-10 | 2006-05-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305730A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504327A (ja) * | 2008-09-30 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル領域への減少させられたオフセットを有する埋め込みSi/Ge材質を伴うトランジスタ |
US8455325B2 (en) | 2008-10-27 | 2013-06-04 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
WO2014192870A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
JP2016528734A (ja) * | 2013-08-09 | 2016-09-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 |
US9797067B2 (en) | 2013-03-06 | 2017-10-24 | Tokyo Electron Limited | Selective epitaxial growth method and film forming apparatus |
US10128120B2 (en) | 2015-10-30 | 2018-11-13 | Samsung Electronics Co., Ltd. | Method of treating a layer |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0249428A (ja) * | 1988-05-12 | 1990-02-19 | Mitsubishi Electric Corp | 半導体基板表面に薄膜を形成する方法およびその装置 |
JPH04157161A (ja) * | 1990-10-19 | 1992-05-29 | Tokyo Electron Ltd | クリーニング方法 |
JPH07153695A (ja) * | 1993-11-30 | 1995-06-16 | Tokyo Electron Ltd | 成膜方法 |
JPH09190979A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 選択シリコンエピタキシャル成長方法及び成長装置 |
JPH1187254A (ja) * | 1997-09-10 | 1999-03-30 | Ulvac Japan Ltd | 真空熱処理装置 |
JP2000114190A (ja) * | 1998-10-08 | 2000-04-21 | Sony Corp | 気相成長方法および半導体装置の製造方法 |
JP2001250944A (ja) * | 2000-03-07 | 2001-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002164286A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法 |
WO2005088688A1 (ja) * | 2004-03-11 | 2005-09-22 | Hitachi Kokusai Electric Inc. | 基板処理装置および半導体装置の製造方法 |
JP2006059858A (ja) * | 2004-08-17 | 2006-03-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
-
2006
- 2006-05-10 JP JP2006131405A patent/JP2007305730A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0249428A (ja) * | 1988-05-12 | 1990-02-19 | Mitsubishi Electric Corp | 半導体基板表面に薄膜を形成する方法およびその装置 |
JPH04157161A (ja) * | 1990-10-19 | 1992-05-29 | Tokyo Electron Ltd | クリーニング方法 |
JPH07153695A (ja) * | 1993-11-30 | 1995-06-16 | Tokyo Electron Ltd | 成膜方法 |
JPH09190979A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 選択シリコンエピタキシャル成長方法及び成長装置 |
JPH1187254A (ja) * | 1997-09-10 | 1999-03-30 | Ulvac Japan Ltd | 真空熱処理装置 |
JP2000114190A (ja) * | 1998-10-08 | 2000-04-21 | Sony Corp | 気相成長方法および半導体装置の製造方法 |
JP2001250944A (ja) * | 2000-03-07 | 2001-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002164286A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法 |
WO2005088688A1 (ja) * | 2004-03-11 | 2005-09-22 | Hitachi Kokusai Electric Inc. | 基板処理装置および半導体装置の製造方法 |
JP2006059858A (ja) * | 2004-08-17 | 2006-03-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504327A (ja) * | 2008-09-30 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル領域への減少させられたオフセットを有する埋め込みSi/Ge材質を伴うトランジスタ |
KR101608908B1 (ko) * | 2008-09-30 | 2016-04-04 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 채널 영역에 대해 감소된 오프셋을 갖는 매립된 si/ge 물질을 구비한 트랜지스터 |
US8455325B2 (en) | 2008-10-27 | 2013-06-04 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
US8455324B2 (en) | 2008-10-27 | 2013-06-04 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device |
US9797067B2 (en) | 2013-03-06 | 2017-10-24 | Tokyo Electron Limited | Selective epitaxial growth method and film forming apparatus |
WO2014192870A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
JPWO2014192870A1 (ja) * | 2013-05-31 | 2017-02-23 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
JP2016528734A (ja) * | 2013-08-09 | 2016-09-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 |
US10128120B2 (en) | 2015-10-30 | 2018-11-13 | Samsung Electronics Co., Ltd. | Method of treating a layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660897B2 (ja) | 半導体装置の製造方法 | |
US7105055B2 (en) | In situ growth of oxide and silicon layers | |
JP5329094B2 (ja) | 基板表面とチャンバ表面のためのエッチング剤処理プロセス | |
US8466045B2 (en) | Method of forming strained epitaxial carbon-doped silicon films | |
JP2009543357A (ja) | エピタキシーチャンバにおける基板の予備洗浄 | |
JP2009505419A (ja) | Si含有膜を成膜する連続的成膜処理方法 | |
JPWO2006049225A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
US20200035525A1 (en) | Integrated system for semiconductor process | |
WO2014192870A1 (ja) | 基板処理装置、半導体装置の製造方法および基板処理方法 | |
US20200144397A1 (en) | Methods and apparatus for silicon-germanium pre-clean | |
US20080245303A1 (en) | Manufacturing method of semiconductor apparatus | |
JP2008538161A (ja) | 基板から酸化物を除去する方法及びシステム | |
JP2007305730A (ja) | 半導体装置の製造方法 | |
JP4366183B2 (ja) | 半導体装置の製造方法 | |
JP4394120B2 (ja) | 基板処理装置および半導体装置の製造方法 | |
KR101455251B1 (ko) | 기판 처리 방법과 반도체 장치의 제조 방법 및 기판 처리 장치 | |
JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
JPWO2011078240A1 (ja) | ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置 | |
JP3986202B2 (ja) | 選択成長方法 | |
JP2005079134A (ja) | 半導体基板およびその製造方法 | |
JP4490760B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
EP0289246A1 (en) | Method of manufacturing MOS devices | |
US10796915B2 (en) | Method for forming epitaxial layer at low temperature | |
JP2007234891A (ja) | 基板処理装置 | |
JP3578063B2 (ja) | Siウェーハの前処理方法及び半導体ウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111201 |
|
A521 | Written amendment |
Effective date: 20120126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120405 |
|
A521 | Written amendment |
Effective date: 20120703 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120710 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20120727 Free format text: JAPANESE INTERMEDIATE CODE: A912 |