WO2011078240A1 - ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置 - Google Patents

ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置 Download PDF

Info

Publication number
WO2011078240A1
WO2011078240A1 PCT/JP2010/073169 JP2010073169W WO2011078240A1 WO 2011078240 A1 WO2011078240 A1 WO 2011078240A1 JP 2010073169 W JP2010073169 W JP 2010073169W WO 2011078240 A1 WO2011078240 A1 WO 2011078240A1
Authority
WO
WIPO (PCT)
Prior art keywords
gas
film
thin film
substrate
doping
Prior art date
Application number
PCT/JP2010/073169
Other languages
English (en)
French (fr)
Inventor
拓哉 清野
順子 小野
公子 真下
大樹 伊達
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to JP2011547599A priority Critical patent/JPWO2011078240A1/ja
Publication of WO2011078240A1 publication Critical patent/WO2011078240A1/ja
Priority to US13/478,854 priority patent/US20120258582A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Definitions

  • the present invention relates to an In-Situ doped epitaxial film selective growth method and a doped epitaxial film selective growth apparatus that perform doping during the growth of an epitaxial film.
  • the gate length has become shorter as the density and integration of semiconductor devices increase.
  • CMOS Complementary Metal Oxide Semiconductor
  • the electrical characteristics called “short channel effect” deteriorate, and problems such as increase in leakage current occur.
  • a method of improving mobility by applying stress to the epitaxial layer in the channel portion to distort the lattice and a method of forming the source / drain layer extremely thin have been proposed.
  • the method of applying strain to the epitaxial layer in the channel portion it is effective to add a material having a lattice constant different from that of Si to the source / drain layer.
  • a material having a lattice constant different from that of Si For example, in an n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the mobility is improved by applying tensile strain to the channel layer using SiC mixed with C having a lattice constant smaller than that of Si.
  • the mobility is improved by applying compressive strain to the channel layer using SiGe mixed with Ge or the like having a larger lattice constant than Si.
  • the source / drain layer and the electrode must be electrically connected with low resistance, and it is essential to dope B (boron), P (phosphorus), As (arsenic), and the like.
  • B boron
  • P phosphorus
  • As arsenic
  • source / drain layer doping ion implantation is usually used, but activation annealing at a high temperature is essential to generate carriers after doping.
  • FIG. 13A a gate electrode 53 is disposed on a Si substrate 51 with a gate insulating film 52 interposed therebetween, and side walls 54 of silicon oxide films are formed on both sides of the gate electrode 53.
  • a large number of the gate electrode 53, the gate insulating film 52, and the sidewalls 54 are provided on the Si substrate 51 with the element isolation region 55 interposed therebetween.
  • step S131 a Si substrate on which many patterns having a structure as shown in FIG. 13A are formed is prepared by a conventional method.
  • step S131 recess etching is performed on the structure of FIG. 13A to dig up the silicon surface. That is, the exposed silicon surface of the Si substrate 51 is etched by combining anisotropic etching and isotropic etching, and processed into a shape as shown in FIG. 13B.
  • step S132 the damaged layer D is removed by light etching such as chemical dry etching (CDE) on the Si surface roughened in the recess etching process to obtain the state of FIG. 13C.
  • CDE chemical dry etching
  • a selective growth layer 57 is formed by epitaxially growing a Si-containing film such as SiGe or SiC only on the Si surface using a conventional selective growth technique on the substrate from which the damaged layer shown in FIG. 13C has been removed.
  • the state shown in FIG. 13D is set.
  • a Si-containing film such as SiGe or SiC is not formed on the element isolation region 55, the side wall 54, and the gate insulating film 52 formed of a dielectric film such as a silicon oxide film. It is necessary to grow epitaxially only in the above.
  • Si 2 H 6 (disilane) and Cl 2 (chlorine) gas are used, and selective growth of an Si epitaxial film in which Si growth and etching with Cl 2 gas are alternately performed.
  • Technology is used (see Patent Document 1).
  • SiC can be epitaxially grown only on the Si surface by adding a C-containing gas during film formation.
  • SiGe is desired to be grown, the SiGe film can be epitaxially grown only on the Si surface by adding a Ge-containing gas such as GeH 4 together with Si 2 H 6 (disilane).
  • step S134 P or As is ion-implanted in the case of an n-type MOSFET, and B is ion-implanted in the case of a p-type MOSFET (FIG. 13E).
  • activation annealing is performed in step S135 to complete the source / drain layer 59 (FIG. 13F).
  • the conventional method for forming source / drain layers using ion implantation as shown in FIGS. 13A to 13G has a problem that since it has a low resistance, it cannot be activated sufficiently even if it is doped at a high concentration. Further, there is a problem that the source / drain layer is recrystallized by activation annealing, and the amount of strain is difficult to control, resulting in surface roughness. Furthermore, when activation annealing is performed, there is a problem that an extremely thin source / drain layer cannot be formed due to thermal diffusion of the implanted dopant.
  • FIGS. 14A to 14E it is conceivable as one of the solutions to selectively grow source / drain layers by simultaneously irradiating a doping gas during film formation without using ion implantation.
  • This technique is called In-Situ doping.
  • FIG. 14A is a schematic diagram of the same structure as FIG. 13A.
  • the process from the recess etch shown in FIG. 14B in step S141 to the removal of the damaged layer by the write etch in FIG. 14C in step S142 is the same as that in steps S131 to S132 (FIGS. 13A to 13C).
  • step S143 a dopant gas is introduced into the film forming gas and In-Situ doping is performed to form the source / drain layer 56 formed by In-situ doping selective growth (FIG. 14D). .
  • the selective growth method by In-situ doping has steps S134 and The two steps of step S135 corresponding to FIG. 13F can be omitted, and impurity adsorption can be suppressed and the processing time can be shortened.
  • the present invention relates to a selective growth method and doping of an In-Situ doped epitaxial film capable of improving the device roughness by improving the surface roughness of the heavily doped epitaxial film and reducing the contact resistance with the electrode of the source / drain layer.
  • An object of the present invention is to provide an epitaxial film selective growth apparatus.
  • the method for selectively growing an In-Situ doped epitaxial film epitaxially grows a first thin film doped with a dopant on the single crystal surface of a substrate having a single crystal surface and a dielectric surface on a processing surface.
  • the In-Situ doped epitaxial film selective growth apparatus includes a chamber capable of being evacuated and a substrate holder provided in the chamber and capable of holding a substrate having at least a single crystal surface and a dielectric surface.
  • a gas valve flow rate control system that has a plurality of gas valves capable of controlling an atomic layer thin film and introduces a source gas, a doping gas containing a dopant, and an etching gas into the chamber by controlling the flow rate, and the gas valve flow rate control system
  • a control device that controls the substrate so that the processing surface of the substrate is exposed to the source gas and the doping gas to form a first thin film doped with the dopant on the surface of the single crystal.
  • the processing surface of the plate is exposed to at least the source gas, and the second thin film doped with the dopant at a lower concentration than the first thin film is formed on the surface of the first thin film.
  • Introducing the etching gas into the chamber such that the second film forming gas containing at least the source gas is introduced into the chamber, and the processing surface of the substrate is etched by being exposed to the etching gas.
  • the gas valve introduction system is controlled so as to sequentially execute the third introduction.
  • the second thin film grown with the low concentration dope is formed after the formation of the first thin film with the high concentration doping, and then the chlorine-containing gas is irradiated. And etch.
  • the low-concentration second thin film has no surface roughness due to etching of the chlorine-containing gas, or the surface roughness is reduced. Therefore, the device characteristics can be improved even if the surface roughness of the heavily doped epitaxial film is improved and the contact resistance with the electrode of the source / drain layer is lowered.
  • FIG. 1 is a schematic plan view of a multi-chamber CVD apparatus according to an embodiment of the present invention. It is a cross-sectional schematic diagram of the film-forming chamber in the CVD apparatus of FIG. It is the schematic of the gas valve flow control system concerning one embodiment of the present invention.
  • 4 is a flowchart showing a method for selectively growing an In-situ doped epitaxial film according to an embodiment of the present invention. It is explanatory drawing which shows the relationship between the growth rate at the time of using the selective growth method which concerns on one Embodiment of this invention, and a pattern opening area.
  • FIG. 10A It is a figure which shows the SEM photograph of the surface of the In-situP dope SiC heteroepitaxial film shown to FIG. 10A. It is explanatory drawing of the selective growth method which concerns on the comparative example of this invention. It is a figure which shows the SEM photograph of the cross section of the In-situP dope SiC epitaxial film in the comparative example of this invention. It is a figure which shows the SEM photograph of the surface of the In-situP dope SiC heteroepitaxial film shown to FIG. 12A. It is explanatory drawing of the conventional source / drain formation process. It is explanatory drawing of the conventional source / drain formation process. It is explanatory drawing of the conventional source / drain formation process.
  • FIG. 1 is a schematic plan view of a multi-chamber CVD apparatus.
  • FIG. 2 is a schematic cross-sectional view of a film forming chamber in the CVD apparatus of FIG.
  • FIG. 3 is a schematic diagram of a gas valve flow rate control system.
  • the epitaxial film selective growth apparatus is constituted by, for example, a chemical vapor deposition (CVD) apparatus.
  • This CVD apparatus includes two exchange chambers 11 and 12 for taking in and out a substrate 41 (see FIG. 2) between an external atmospheric environment and an internal vacuum environment, and a transport mechanism for transporting the substrate 41 in the vacuum environment. 13 and a film forming chamber 15 and 16 for forming a silicon (Si) epitaxial film.
  • the substrate 41 for example, an 8-inch Si (100) substrate having a surface patterned with an oxide film is used.
  • the size of the substrate 41 is not particularly limited.
  • the exchange chambers 11 and 12 can accommodate a plurality of the 8-inch substrates 41, for example.
  • Gate valves 17 are interposed between the exchange chambers 11 and 12 and the transfer chamber 14 and between the transfer chamber 14 and the two film forming chambers 15 and 16, respectively.
  • Each chamber 11, 12, 14 to 16 is evacuated by an independent exhaust means (here, a turbo molecular pump).
  • the film forming chamber 15 is partitioned by a chamber 21 that can be evacuated. That is, the inside of the chamber 21 is exhausted through the exhaust port 35 by the process chamber exhaust turbo molecular pump 32 and the process chamber exhaust dry pump 34 which is a subsequent stage pump.
  • a heating chamber heater (not shown) for heating the film forming chamber 15 is provided on the outer wall of the chamber 21 of the film forming chamber 15. The chamber heater desorbs moisture adsorbed on the chamber wall by heating the film forming chamber 15 after exposure to the atmosphere such as maintenance.
  • the inside of the film forming chamber 15 is evacuated to an ultrahigh vacuum of 5 ⁇ 10 ⁇ 7 Pa or less, for example.
  • a pipe (not shown) through which a cooling refrigerant can circulate is provided on the outer wall of the chamber 21.
  • a pipe (not shown) through which a cooling refrigerant can circulate is provided on the outer wall of the chamber 21.
  • cooling water is circulated in the circulation pipe, and the temperature of the chamber 21 is set to room temperature. It is designed to keep the degree.
  • a substrate 41 to be processed is disposed on a susceptor (substrate holder) 22 provided in the chamber 21.
  • the interior of the susceptor 22 is evacuated independently and is not connected to the film formation space into which the process gas is introduced.
  • the interior of the susceptor 22 is exhausted by a heater chamber exhaust turbo molecular pump 31 and a heater chamber exhaust dry pump 33 which is a subsequent stage pump.
  • a substrate heating heater 23 as a heating control system. Heating power is supplied to the heater 23 by a power supply mechanism (not shown).
  • the temperature state of the susceptor 22 is detected by the thermocouple 24, and the susceptor 22 is controlled to a required temperature by controlling the heating power of the heater 23.
  • a radiation thermometer (pyrometer) 27 is provided outside the film forming chamber 15, and thereby the temperature of the substrate 41 mounted on the susceptor 22 is measured.
  • the substrate 41 is disposed on the susceptor 22 with the device formation surface (processing surface) facing upward.
  • the susceptor 22 has, for example, three holes having a diameter of 7 mm, through which, for example, a quartz lift pin 25 is moved up and down by a lift pin up-and-down mechanism 26 connected thereto, and the substrate 41 is moved from the transport mechanism 13 to the susceptor. 22 on top. After the substrate 41 is placed on the susceptor 22, the hole is closed by the substrate 41 itself.
  • a gas introducing unit for introducing a film forming gas such as a source gas containing a raw material of a film to be selectively grown on the substrate 41 and a doping gas containing an element doped into the film to be selectively grown into the film forming chamber 15. 28 is provided.
  • a raw material gas containing a semiconductor element which is a raw material of a film selectively grown on the substrate 41 in order to grow an In-situ doped epitaxial film of various materials on the substrate 41 with oxide film pattern (One kind or mixed gas such as SiH 4 , Si 2 H 6 , GeH 4 , SiH 3 CH 3, and the like) and a doping gas containing a dopant such as P or As (one kind or mixed gas such as PH 3 or AsH 3) ) Gas can be introduced. Further, as an etching gas, Cl 2 gas can be introduced. In the present embodiment, the etching gas can be introduced into the film forming chamber 15 from the source gas introduction unit 28.
  • process gases These film forming gases and etching gases are called process gases.
  • the process gas is supplied from the gas cylinder unit 40 to the gas supply unit 30 through a separate gas line for each gas. Then, after the gas flow rate is controlled by the gas supply unit 30, the process gas is supplied to the film formation space where the substrate 41 in the chamber 21 is installed through the gas introduction unit 28.
  • the gas supply unit 30 is a gas valve flow rate control system capable of realizing atomic layer thin film control, and includes a plurality of gas valves, and these valves can be switched instantaneously.
  • the gas valve flow rate control system 30 includes a film forming gas supply system 36 and an etching gas supply system 37.
  • the film forming gas supply system 36 includes Si 2 H 6 and SiH 3 CH 3 as source gas introduction systems, PH 3 as a doping gas supply system, and Ar as a dilution gas supply system.
  • Supply systems are connected, and each supply system is configured to be able to instantly switch on / off a predetermined amount of supply.
  • the etching gas supply system 37 is connected to a Cl2 supply system so that a predetermined amount of supply can be switched ON / OFF instantaneously.
  • these supply systems include a supply line L 28 that can supply a gas at a predetermined flow rate from a gas supply source to the gas introduction unit 28, and are connected to a dry pump DP serving as an exhaust means.
  • the gas in the L 28 having evacuable exhaust line LDP.
  • the supply line L 28 is provided with a mass flow controller MFC capable of adjusting the gas flow rate, and a valve V 3 that can be opened and closed at a predetermined gas supply timing is provided downstream of the mass flow controller MFC.
  • the gas adjusted to the flow rate can be supplied for a predetermined time.
  • the exhaust line L DP is connected between the mass flow controller MFC and the valve V 3, and exhausts the gas accumulated in the supply line L 28 from when the valve V 3 is turned off to when it is turned on.
  • the gas can be supplied to the gas introduction unit 28 in a state of being strictly controlled to a predetermined flow rate for a predetermined time.
  • valve V 2 on the upstream side of the mass flow controller MFC is opened slightly before the predetermined gas supply timing, and the mass flow controller MFC is operated.
  • the valve V 3 of the supply line L 28 is closed and the valve V 4 of the exhaust line LDP is opened, and the gas output from the mass flow controller MFC is supplied to the exhaust line L until the supply amount is stabilized after the start-up. Escape to DP .
  • the valve V 4 of the exhaust line L DP is closed, the valve V 3 of the supply line L 28 is opened, and the gas adjusted to a predetermined flow rate is supplied to the gas introduction unit 28.
  • valves V 2 to V 4 are constituted by diaphragm type valves in the present embodiment, and are supplied with high pressure from an electromagnetically operated valve that is supplied and controlled at high speed based on an instruction signal input from a control device 42 (see FIG. 2) described later. Opened and closed by air.
  • the valves V 2 to V 4 operate at a high speed in response to a control signal from the control device 42, and can be opened and closed in 0.1 seconds or less.
  • V 1 is a valve that is manually operated when the apparatus is used
  • V 5 is a pressure reducing valve for preventing the gas supply pressure to the mass flow controller MFC from becoming too high.
  • the thermal CVD apparatus includes a control device 42 that can instantaneously switch the operation of the entire apparatus such as the substrate temperature, gas flow rate, pressure, standby time, exhaust, etc., and control the sequence for realizing atomic layer thin film control.
  • the control device 42 includes a storage device 44 that stores a control program, an arithmetic processing device 43 that performs arithmetic processing for process control, and an input device 45 that performs various setting inputs.
  • the control device 42 for example, a personal computer (PC) or a microcomputer can be used.
  • the storage device 44 includes, for example, a ROM that stores control programs and parameters in advance, a RAM that temporarily develops programs and data as a work area, a hard disk (HDD) that stores control programs and processing data, and the like. Consists of.
  • the arithmetic processing unit 43 is a CPU, and controls the above parts and performs various arithmetic processes according to a program.
  • the input device 45 includes, for example, operation keys for performing input of various control content numerical values or the like, or for instructing operation start or stop. Examples of the input device 45 include a keyboard, a touch panel, and a mouse. General purpose input media can be used.
  • the control device 42 introduces a first film-forming gas containing a Si-containing gas as a source gas and a doping gas into the chamber to expose the processing surface of the substrate 41 on which the dielectric is formed.
  • a first thin film is formed on the crystal surface (surface to be selectively grown), and supply of the first film forming gas is stopped before the film is formed on the dielectric surface (first film forming step).
  • a second film-forming gas containing a Si-containing gas and a doping gas as a source gas is introduced into the chamber to expose the processing surface of the substrate 41, thereby forming a second thin film on the single crystal surface of the substrate.
  • the supply of the second deposition gas is stopped before the film is formed on the dielectric surface (second deposition step).
  • control apparatus 42 controls the sequence of the epitaxial film selective growth apparatus so that the processing surface of the substrate 41 is exposed to a chlorine-containing gas as an etching gas and etched (etching process).
  • the control device 42 sequentially controls the above series of operations a plurality of times in order to grow an epitaxial film having a desired film thickness.
  • the selective growth apparatus of this embodiment includes a heating control system 23 and a gas valve flow rate control system 30, and further includes a sequence control apparatus 42 that can control the operation of the entire apparatus.
  • a selective growth technique capable of controlling an In-situ doped epitaxial film from a low concentration to a high concentration on the atomic layer order.
  • FIG. 4 is a flowchart showing a method for selectively growing an In-situ doped epitaxial film according to an embodiment of the present invention.
  • a substrate 41 having a single crystal surface and a dielectric surface is carried into the chamber 21 of the thermal CVD apparatus and placed on the susceptor 22 (step 1; hereinafter referred to as “S1”).
  • the single crystal is, for example, single crystal silicon (Si (100)).
  • the dielectric is, for example, a silicon oxide film or a silicon nitride film.
  • a first film forming step is performed (S2).
  • a Si-containing film (first thin film) doped with a dopant for example, phosphorus (P)
  • the high concentration is a film having a dopant content concentration, for example, a P concentration exceeding 5 ⁇ 10 19 atoms / cm 3 .
  • a Si-containing gas such as SiH 4 , Si 2 H 6 , Si 3 H 8 , SiH 3 CH 3 or the like is appropriately supplied as a source gas.
  • a P-containing gas such as PH 3 is supplied as a doping gas at a first flow rate ratio.
  • the temperature of the substrate 41 is appropriately set higher than the thermal decomposition temperature of the Si-containing gas and lower than the temperature allowed by the device, a Si-containing film in which P is In-situ doped on the single crystal surface is epitaxially grown. To do.
  • the formation of the film on the dielectric surface that is, the silicon oxide film surface or the silicon nitride film surface is started later than the single crystal surface such as Si.
  • the film is epitaxially grown on the surface of a single crystal such as Si and the film is not yet formed on the surface of the dielectric such as the surface of the silicon oxide film or the silicon nitride film, the first film forming process is finished.
  • germanium (Ge) may be added to the Si-containing film.
  • a Ge-containing gas for example, GeH 4 gas, is added together with the Si-containing gas as a source gas.
  • a second film forming step is performed (S3).
  • a Si-containing film (second thin film) doped with P at a lower concentration than the first thin film is formed.
  • the low concentration is a film having P of 1 ⁇ 10 19 atoms / cm 3 or less.
  • Si-containing gas is supplied in the same manner as in the first film forming step, but the doping concentration is appropriately adjusted by reducing the supply amount of the doping gas supplied simultaneously as the second flow rate ratio. Adjust to 1 ⁇ 10 19 atoms / cm 3 or less. At this time, the doping gas may not be supplied at all.
  • a film is epitaxially grown on the surface of a single crystal such as Si, that is, on the surface of the epitaxially grown Si-containing film deposited in the first film formation process, and on the surface of a dielectric such as a silicon oxide film or a silicon nitride film.
  • the second film forming process is finished.
  • Ge may be added to the Si-containing film.
  • a Ge-containing gas for example, GeH 4 gas is added together with the Si-containing gas as a source gas.
  • the second flow rate ratio is smaller than the first flow rate ratio, and can be zero without intentionally supplying the doping gas.
  • an etching process is performed (S4).
  • nuclei formed on the dielectric surface such as the silicon oxide film surface and silicon nitride film, and deposits and deposits before the nucleation, that is, deposits and deposits before forming the film are removed.
  • a chlorine-containing gas such as Cl 2 is used.
  • the nucleus before the film and the state before nucleation are less stable and are etched at a lower temperature. Accordingly, the surface of the dielectric such as the silicon oxide film surface or the silicon nitride film can be cleaned without almost etching the film epitaxially grown on the single crystal surface.
  • the effect of the present invention can be obtained even if etching is performed in a state where a film is formed on the dielectric surface.
  • etching is performed before the film is formed on the dielectric surface, the efficiency of selective growth of the single crystal film (epitaxial film) on the single crystal surface is improved and surface roughness is also suppressed. Therefore, it is preferable to perform etching before the film is formed on the dielectric surface.
  • the state before the nucleation before the film is formed is less stable and easier to etch than after the film is formed.
  • the state before the film is formed has the advantage that it can be removed by etching at a lower temperature than the state of the film, and during the etching, the film formed on the single crystal surface is not etched much, It is possible to selectively remove the material in the state before the film on the dielectric surface is formed (the material that becomes the nucleus and / or the material before the nucleus formation). More specifically, since the film formed on the dielectric surface and the epitaxial film formed on the single crystal surface are both Si-containing films having the same composition, there is a slight difference in film quality due to crystallinity and the like.
  • the difference in stability against etching is presumed to be relatively small (compared to whether or not it is a film). If a film is formed on the dielectric surface and then removed by etching, the epitaxial film deposited on the surface of the single crystal is also etched considerably (resulting in poor selective growth efficiency. The surface of the epitaxial film is also roughened). End up). However, if the film formation is stopped before the film is formed on the dielectric surface (particularly the state before nucleation) and etching is performed, the epitaxial film already formed on the single crystal surface is not etched much on the dielectric surface. Only the generated nuclei can be easily etched, and by repeating this, selective epitaxial growth with a desired film thickness can be performed.
  • a silicon-containing film is epitaxially grown on the surface of a single crystal such as silicon and is not formed on a dielectric surface such as a silicon oxide film surface or a silicon nitride film.
  • the epitaxial growth of the silicon-containing film can be performed in a state where the film formation on the surface is reduced.
  • the steps S2 to S4 are further repeated until the desired film thickness is obtained. That is, by repeating the first film forming process, the second film forming process, and the etching process, it is possible to selectively grow an In-Situ doped epitaxial film having a desired film thickness.
  • the pressure (process pressure) in the chamber at the time of introducing the silicon-containing gas as a source gas and the doping gas is appropriately selected, but a single crystal as a region where a doped epitaxial film grows
  • the process pressure at a low pressure of less than 10 Pa.
  • FIG. 5 shows the pattern opening area dependence of the growth rate when the pressure is 1 Pa.
  • FIG. 5 shows the dependence of the growth rate of the doped epitaxial film on the pattern opening area normalized when the pattern opening area on the surface of the single crystal is 1 mm square (1 mm 2 ).
  • In-situ doped epitaxial growth is performed at a low pressure of 1 Pa, when the growth rate of 1 mm square (1 mm 2 ) is normalized to 1, the pattern opening area is 0.8 mm 2 , 0.4 mm 2 , 0. 14 mm 2, 0.1 mm 2, the variation in growth rate as 0.06 mm 2 is 0.5% or less.
  • the lower limit of the process pressure is not particularly defined, but when it is determined, it is preferably 0.01 Pa or more from the viewpoint of a practical film forming rate. That is, the process pressure is desirably 0.01 Pa or more and less than 10 Pa.
  • the carbon concentration and the dope concentration can be controlled by the gas supply unit 30.
  • the process pressure is less than 10 Pa, preferably 0.01 Pa or more and less than 10 Pa
  • the surface of the single crystal which is the surface on which the film is to be formed by selective growth, is exposed. Even if the size of the region (pattern opening area on the surface of the single crystal) is changed, variation in the growth rate can be reduced.
  • FIGS. 6 and 7 the relationship between the gas flow rate ratio, the carbon concentration, and the P doping concentration when each In-situ doped epitaxial film is selectively grown using the selective growth method according to one embodiment of the present invention is shown.
  • FIG. 6 shows a case where the selective growth method according to an embodiment of the present invention is used, and the total supply of each epitaxial film when a mixed gas of Si 2 H 6 and SiH 3 CH 3 is used as a source gas.
  • FIG. 6 shows a case where the selective growth method according to an embodiment of the present invention is used, and the total supply of each epitaxial film when a mixed gas of Si 2 H 6 and SiH 3 CH 3 is used as a source gas.
  • FIG. 6 shows a case where the selective growth method according to an embodiment of the present invention is used, and the total supply of each epitaxial film when a mixed gas of Si 2 H 6 and SiH 3 CH 3 is used as a source gas.
  • FIG. 6 shows a case where the selective growth method according to an embodiment of
  • FIG. 7 shows a case where the selective growth method according to an embodiment of the present invention is used, in which a mixed gas of Si 2 H 6 and SiH 3 CH 3 is used as a source gas, and PH 3 is used as a doping gas.
  • 3 is an explanatory diagram showing the relationship between the flow rate ratio of PH 3 gas to the total supply gas flow rate (total flow rate of supplied Si 2 H 6 , SiH 3 CH 3 and PH 3 ) and the P concentration in each epitaxial film.
  • the carbon concentration and the P-dope concentration can be controlled by supplying various gases using the thermal CVD apparatus according to one embodiment of the present invention and controlling only the gas flow rate ratio.
  • the activation rate was 100% from the result of the dope density
  • an activation annealing after ion implantation is not required as in the prior art, and an epitaxial film having a desired doping concentration can be formed at a temperature lower than the activation annealing temperature.
  • Table 1 is a table showing the relationship between the surface roughness and the P doping concentration when each In-situ doped epitaxial film is selectively grown using the method according to one embodiment of the present invention.
  • the surface flatness is significantly improved when the P doping concentration is 1 ⁇ 10 19 atoms / cm 3 or less. That is, in Table 1, surface roughness is observed on the SEM surface when the P doping concentration is 5 ⁇ 10 19 atoms / cm 3 or more, but when the P doping concentration is 1 ⁇ 10 19 atoms / cm 3 , the surface roughness is observed. It was not confirmed.
  • the doping concentration of the second thin film is desirably 1 ⁇ 10 19 atoms / cm 3 or less.
  • the surface roughness and the thickness of the second thin film in the selective growth method according to an embodiment of the present invention As a result of investigating the relationship, the surface roughness was confirmed when the second thin film was 0 nm, that is, the second thin film was not present, but the surface roughness was confirmed when the thickness of the second thin film was 0.5 nm. Was not. Since one atomic layer of the second thin film is estimated to be about 0.5 nm, the improvement in surface roughness is observed because the second thin film covers the first thin film. This suggests that the surface roughness can be improved.
  • the film thickness of the second thin film formed in the second film forming process may be one atomic layer or more.
  • the upper limit value of the film thickness grown in the second film forming process does not exist in particular from the viewpoint of maintaining good film flatness. Further, it is desirable to form the second thin film as thin as possible from the viewpoint of throughput and the like. On the other hand, if it is too thick, a film having a uniform dope concentration in the film thickness direction cannot be obtained. However, it is not very practical to discuss this tolerance, and it should be determined by whether there is a problem with the electrical characteristics of the source / drain.
  • the doping concentration is 1 ⁇ 10 20 atoms / cm 3
  • the second thin film has a doping concentration of 1 ⁇ 10 18 atoms / cm 3 , there is no problem in electrical characteristics when the second thin film is at least 2 nm or less. It was confirmed.
  • the second thin film grown by lightly doping P or the like is formed. Thereafter, etching is performed by irradiation with Cl 2 . Thereby, the surface roughness can be improved as compared with the selective growth of the conventional In-situ doped epitaxial film. This is because an epitaxial film doped with P or the like at a high concentration is etched by Cl 2 , but etching by Cl 2 is suppressed by using an epitaxial film doped with P or the like at a low concentration as the surface. It is believed that there is.
  • the In-situ doped epitaxial film according to an embodiment of the present invention is grown by the thermal decomposition reaction of the introduced gas, the dopant is activated during the growth of the epitaxial film. Therefore, productivity can be greatly improved as compared with a method that requires conventional ion implantation. Since activation annealing is not necessary, problems such as dopant diffusion can be solved, and a very thin source / drain layer can be formed.
  • the second thin film doped with P or the like at a lower concentration than the first thin film is formed on the first thin film doped with P or the like at a high concentration.
  • Etching with an etching gas is performed in the formed state.
  • the second thin film doped at a lower concentration than the first thin film described above is less susceptible to etching by the etching gas than the first thin film. Therefore, the second thin film functions as a protective film for the first thin film against etching by the etching gas, and the selective etching can be performed substantially using the second thin film as a mask for the first thin film. .
  • the second thin film is the same material with the same doping as the first thin film, and if the thickness of the second thin film is appropriately set according to the user's tolerance as described above, the second thin film is electrically Since there is no particular problem in characteristics, it is not necessary to remove the second thin film as a mask for the etching. This is because the second thin film functions not only as a mask for etching but also as a part of the epitaxial film to be formed. Therefore, the dielectric on the substrate 41 can be selectively etched without providing a separate mask for the epitaxial film for selective etching.
  • a first thin film doped with P or the like at a high concentration is formed, and a second thin film doped with P or the like at a lower concentration than the first thin film is formed on the first thin film. Then, by performing etching with an etching gas, as a result, the selective growth of the epitaxial film doped with P or the like, and the deposit formed on the dielectric while ensuring the flatness of the epitaxial film are removed.
  • the selective etching of removing can be performed at the same time.
  • the second thin film has a doping concentration of P of 1 ⁇ 10 19 atoms / cm 3 or less.
  • “To make the doping concentration of P into the second thin film 1 ⁇ 10 19 atoms / cm 3 or less” is one standard. In the present invention, as shown in Table 1, when the doping concentration is decreased, etching is performed.
  • the second thin film has a predetermined doping concentration lower than the desired high concentration doping concentration.
  • a thin film may be formed.
  • the present invention can be applied.
  • a selective growth apparatus (thermal CVD apparatus) according to an embodiment of the present invention having the configuration shown in FIGS. 1 to 3 is used, and an oxide film (dielectric) of 100 nm is formed on the surface of an 8-inch Si (100) plate as the substrate 41.
  • a substrate with a patterned body was used.
  • a natural oxide film due to oxygen or moisture in the atmosphere, or a metal component or an organic component is attached.
  • hydrochloric acid peroxide water is removed. Wash with a mixed solution or ammonia hydrogen peroxide.
  • a silicon oxide film (SiO 2 film) of about 2 nm is generally formed on the surface of the Si layer.
  • This silicon oxide film is previously removed by etching in a diluted hydrofluoric acid aqueous solution. The surface of the Si layer treated with this diluted hydrofluoric acid aqueous solution is terminated with hydrogen (H).
  • the substrate 41 with the oxide film pattern is mounted on the susceptor 22 of the film forming chamber 15 via the exchange chamber 11 and the transfer chamber 14 as described above.
  • the inside of the film forming chamber 15 is evacuated to an ultrahigh vacuum of 5 ⁇ 10 ⁇ 7 Pa, for example.
  • the oxide film patterned substrate 41 placed on the susceptor 22 is further heated by the heater 23 to about 600 ° C., which is equal to or higher than the thermal decomposition temperature of the Si-containing gas.
  • FIG. 8 is an explanatory diagram of the selective growth method according to the present embodiment.
  • step 81 of FIG. 8 Si 2 H 6 and SiH 3 CH 3 as source gases and a doping gas are formed on the substrate 41 previously heated to 600 ° C. as described above.
  • PH 3 was simultaneously supplied to the film forming chamber 15 to set the film forming chamber pressure to 0.1 Pa, and an epitaxial SiC film (first thin film) doped with a high concentration of P was grown.
  • the P concentration is a low concentration of 1 ⁇ 10 19 atoms / cm 3 or less as shown in step 82 of FIG.
  • the supply of the PH 3 gas is stopped so that the Si 2 H 6 gas and the SiH 3 CH 3 gas are continuously supplied, and the film forming chamber pressure is continuously set to 0.1 Pa, and the P-doped epitaxial SiC film ( A second thin film) was grown.
  • the supply of Si 2 H 6 gas and SiH 3 CH 3 gas is stopped, and film formation is performed. Stopped. Thereafter, Cl 2 gas as an etching gas was supplied as in Step 83 of FIG. 8 to remove nuclei formed on the SiO 2 .
  • Step 81 to Step 83 in FIG. 8 were further repeated 49 times to form a film having a thickness of about 100 nm.
  • FIG. 9 is an explanatory diagram showing a part of the time chart of each introduced gas (Si 2 H 6 , SiH 3 CH 3 , PH 3 , Cl 2 ) in this example.
  • the horizontal axis represents time, and the vertical axis represents the introduction flow rate (relative value) of each introduction gas.
  • the time chart of the introduced gas is not limited to this.
  • the supply of the doping gas PH 3 may not be completely stopped at T2, but may be reduced.
  • the supply amount of PH 3 during this case T2 to T3 it is necessary to lose weight as P doping amount of film deposited therebetween becomes 1 ⁇ 10 19 cm 3 or less, Si 2 H 6 at T3 , it is necessary to stop the supply of PH 3 with SiH 3 CH 3.
  • a time during which no gas is supplied may be provided between the first film formation step for forming the first thin film layer and the second film formation step for forming the second thin film layer.
  • exhaust time the time during which such gas is not supplied.
  • the process time of one cycle will be longer, so it is required whether or not to include the exhaust time. It should be determined based on the design of the membrane and the device.
  • FIGS. 10A and 10B show photographs of the observation results of the cross section and the surface of the P-doped SiC film epitaxially grown as described above by the scanning electron microscope.
  • FIG. 10A is a diagram showing an SEM photograph of the cross section
  • FIG. 10B is a diagram showing an SEM photograph of the surface.
  • FIGS. 10A and 10B it can be seen that no surface roughness has occurred. This is because the presence of P atoms on the surface is reduced by inserting a low-concentration P-doping layer formation process (second film formation process) before a chlorine gas irradiation process (etching process), and the selective It is considered that the etching of P is suppressed and the surface roughness is eliminated.
  • second film formation process a chlorine gas irradiation process
  • PH 3 gas which is a doping gas PH 3 diluted with a gas which does not affect the process, in particular also be used PH 3 which is diluted with H 2, almost the same results were obtained.
  • FIG. 11 is an explanatory diagram of the selective growth method of the comparative example.
  • Si 2 H 6 and SiH 3 CH 3 as source gases and PH 3 as a doping gas are simultaneously supplied to the film formation chamber 15 on a substrate prepared in the same manner as in the above embodiment and heated to 600 ° C. in advance.
  • the deposition chamber pressure was set to 0.1 Pa, and an epitaxial SiC film doped with P at a high concentration was grown by a thermal decomposition reaction as in step 111 of FIG.
  • the supply of Si 2 H 6 , SiH 3 CH 3 , and PH 3 was stopped at the stage until nucleation before the film was formed on SiO 2 . Thereafter, chlorine gas was supplied as in step 112 of FIG.
  • the reason why the selective growth rate is slow in this comparative example is that not only the nuclei generated on the SiO 2 surface are removed in the step of exposing the substrate to chlorine (etching step), but also P-doped SiC deposited on the Si exposed surface. This is probably because a considerable amount of the film is also etched. For this reason, the film thickness of the P-doped SiC film that can be deposited in one cycle of the film formation and chlorine exposure processes in this comparative example is only about half that in the case of the above embodiment, and is the same film as in the above embodiment. Twice as many cycles were required to obtain the thickness. Therefore, in this comparative example, it took about twice as long as the example in order to selectively grow P-doped SiC having the same film thickness as the above example.
  • FIGS. 12A and 12B show photographs of the cross-sectional and surface observation results of the P-doped SiC of this comparative example that has been selectively grown as described above, using a scanning electron microscope, respectively.
  • the concentration of P-dope was 1 ⁇ 10 20 atoms / cm 3 .
  • the cause of this surface roughness is that when P is doped at a high concentration, a large amount of P atoms are present on the surface, the bond energy of P and Si is smaller than that of the Si—Si bond, and P 2 is selectively selected by Cl 2. This is thought to be due to etching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、高濃度ドープされたエピタキシャル膜の表面粗さを改善し、ソース／ドレイン層の電極とのコンタクト抵抗を低くしてデバイス特性を向上させる。本発明の一実施形態では、少なくとも単結晶表面と誘電体表面をもつ基板の処理面を原料ガスとドーピングガスを含む第一の成膜ガスに曝露し、単結晶表面にドープされた第一の薄膜を形成すると共に、誘電体表面が成膜される前に第一の成膜ガスの供給を停止する（Ｓ２）。次いで、基板の処理面を原料ガスとドーピングガスを含む第二の成膜ガスに曝露し、単結晶表面に第一の薄膜よりも低くドープされた第二の薄膜を形成すると共に、誘電体表面が成膜される前に第二の成膜ガスの供給を停止する（Ｓ３）。次いで、基板の処理面を塩素含有ガスに曝露してエッチングを行う（Ｓ４）。このようにして、第二の薄膜のドーパント含有濃度を第一の薄膜のドーパント含有濃度よりも低くする。

Description

ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
　本発明は、エピタキシャル膜の成長中にドーピングを行うＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置に関する。
　半導体デバイスの高密度化及び高集積化に伴い、ゲート長が短くなっている。特にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート長が短くなると「短チャネル効果」と呼ばれる電気的特性の劣化が起こり、リーク電流が増加するなどの問題が発生する。この問題を解決する技術として、チャネル部のエピタキシャル層に応力を掛けて格子を歪ませることにより移動度を改善する方法や、ソース／ドレイン層を極薄に形成する方法が提案されている。
　チャネル部のエピタキシャル層に歪を加える方法では、ソース／ドレイン層にＳｉと格子定数が異なる材料を加えることが有効である。例えば、ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）では、Ｓｉよりも格子定数が小さいＣ等を混ぜたＳｉＣを用いてチャネル層に引っ張り歪を加えて移動度を改善する。またｐ型ＭＯＳＦＥＴでは、Ｓｉよりも格子定数が大きいＧｅ等を混ぜたＳｉＧｅを用いてチャネル層に圧縮歪を加えて移動度を改善する。また、ソース／ドレイン層と電極は低抵抗で電気的に接続しなければならず、Ｂ（ホウ素）、Ｐ（リン）、Ａｓ（ヒ素）等のドーピングを行うことが必須である。ソース／ドレイン層のドーピングには、通常、イオン注入が用いられるが、ドーピング後にキャリアを発生させるためには高温での活性化アニールが必須である。
　図１３Ａ～１３Ｇを用いて、従来のソース／ドレイン層の形成方法を説明する。図１３Ａにおいて、Ｓｉ基板５１上にゲート絶縁膜５２を挟んでゲート電極５３が設置され、ゲート電極５３の両側にはシリコン酸化膜のサイドウォール５４が形成されている。図示を省略するが、これらゲート電極５３、ゲート絶縁膜５２、サイドウォール５４は、素子分離領域５５を挟んでＳｉ基板５１上に多数設けられている。
　従来の方法により、ステップＳ１３１において、図１３Ａのような構造のパターンを多数形成したＳｉ基板を用意する。
　次に、ステップＳ１３１において、図１３Ａの構造についてリセスエッチを行ない、シリコン面を掘り下げる。即ち、異方性エッチングと等方性エッチングを組み合わせてＳｉ基板５１の露出したシリコン面をエッチングし、図１３Ｂのような形状に加工する。
　次に、ステップＳ１３２において、リセスエッチ工程で荒れたＳｉ面をケミカルドライエッチング（ＣＤＥ；Ｃｈｅｍｉｃａｌ　Ｄｒｙ　Ｅｔｃｈｉｎｇ）等によるライトエッチでダメージ層Ｄを除去し、図１３Ｃの状態とする。
　ステップＳ１３３において、図１３Ｃに示すダメージ層を除去された基板に対して、従来の選択成長技術を用いて、ＳｉＧｅやＳｉＣ等のＳｉ含有膜をＳｉ面のみにエピタキシャル成長させ選択成長層５７を形成し、図１３Ｄの状態にする。このとき、シリコン酸化膜等の誘電体膜で形成されている素子分離領域５５、サイドウォール５４、ゲート絶縁膜５２の上にはＳｉＧｅやＳｉＣ等のＳｉ含有膜は形成されず、露出したＳｉ面にのみエピタキシャル成長させる必要がある。
　この場合に用いられる選択成長技術としては、例えば、Ｓｉ2Ｈ6（ジシラン）とＣｌ2（塩素）ガスを用いて、Ｓｉの成長とＣｌ2ガスによるエッチングを交互に行うＳｉエピタキシャル膜の選択成長技術が用いられる（特許文献１参照）。ＳｉＣを成長したい場合には、成膜時にＣ含有ガスを添加することで、ＳｉＣをＳｉ面にのみエピタキシャル選択成長することができる。また、ＳｉＧｅを成長したい場合には、Ｓｉ2Ｈ6（ジシラン）とともにＧｅＨ4等のＧｅ含有ガスを添加することで、ＳｉＧｅ膜をＳｉ面にのみエピタキシャル選択成長をすることができる。
　さらに、ステップＳ１３４において、ｎ型ＭＯＳＦＥＴの場合はＰやＡｓ等を、またｐ型ＭＯＳＦＥＴの場合にはＢをイオン注入する（図１３Ｅ）。しかしながら、イオン注入しただけではまだ活性化していないので、ステップＳ１３５において、活性化アニールを行い、ソース／ドレイン層５９を完成させる（図１３Ｆ）。
　図１３Ａ～１３Ｇのようなイオン注入を用いる従来のソース／ドレイン層の形成方法では、低抵抗であるため高濃度にドーピングしても充分に活性化されないという問題がある。また、活性化アニールによりソース／ドレイン層が再結晶化し歪量の制御が難しく、表面粗れが発生するという問題がある。さらに、活性化アニールを行った場合、注入したドーパントの熱拡散により、極薄のソース／ドレイン層を形成できないという問題がある。
　そこで図１４Ａ～１４Ｅに示すように、イオン注入を用いず、成膜中にドーピングガスも同時照射し、ソース／ドレイン層を選択成長することが解決策の一つとして考えられる。この技術をＩｎ－Ｓｉｔｕドーピングと呼ぶ。図１４Ａ～１４ＥのＩｎ－Ｓｉｔｕドーピング選択成長を用いたソース／ドレイン層の形成方法について説明する。図１４Ａは、図１３Ａと同じ構造体の模式図である。ステップＳ１４１において図１４Ｂに示すリセスエッチを経て、ステップＳ１４２において図１４Ｃのライトエッチによるダメージ層除去までは、工程Ｓ１３１～Ｓ１３２（図１３Ａ～１３Ｃ）までと同じである。次のステップＳ１４３における選択成長工程で、成膜ガスにドーパントガスを入れ、Ｉｎ－Ｓｉｔｕドーピングを行なうことで、Ｉｎ－ｓｉｔｕドーピング選択成長によって形成されたソース／ドレイン層５６を形成する（図１４Ｄ）。
　図１４Ａ～１４ＥのＩｎ－ｓｉｔｕドープ選択成長によるソース／ドレイン層の形成方法を図１３Ａ～図１３Ｇの形成方法と比較すると、Ｉｎ－ｓｉｔｕドープによる選択成長方法では、図１３Ｅに対応するステップＳ１３４及び図１３Ｆに対応するステップＳ１３５の２つの工程を省略でき、不純物吸着の抑制、処理時間の短縮も可能となる。
特公平７－１５８８８号公報
　ところで、従来のＩｎ－ｓｉｔｕドープ選択成長によるソース／ドレイン層の形成方法は、特に高濃度にＰを添加するものは実用化が難しかった。また、特許文献１のＳｉ2Ｈ6とＣｌ2ガスを用いてＳｉの成長とＣｌ2ガスによるエッチングを交互に行うＳｉエピタキシャル膜の選択成長技術においても、高濃度にＰをドーピングする場合については言及されていない。
　この技術において成膜時に同時にＰをドーピングする場合、単純にドーピングガスとしてＰＨ3（ホスフィン）を供給すると、選択成長したＳｉ含有膜の表面の平坦性が劣化する。即ち、Ｓｉ2Ｈ6等のＳｉ含有ガスとＩｎ－ＳｉｔｕドーピングのためのＰＨ3を同時供給し、Ｃｌ2等のハロゲンガスでエッチングする選択成長を行うと、高濃度のＰがドーピングされたエピタキシャル膜の表面粗れが発生する。表面粗れが発生すると、チャネル部のゲート絶縁膜の特性の劣化、即ちソース／ドレイン部の電極とのコンタクト抵抗が高くなりデバイス特性が劣化するという問題がある。
　本発明は、高濃度ドープされたエピタキシャル膜の表面粗さを改善し、ソース／ドレイン層の電極とのコンタクト抵抗を低くしてデバイス特性を向上できるＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置を提供することを目的とする。
　上記の目的を達成すべく成された本発明の一態様に係る構成は以下の通りである。
　即ち、本発明に係るＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長方法は、処理面に単結晶表面と誘電体表面とをもつ基板の前記単結晶表面に、ドーパントがドープされた第一の薄膜をエピタキシャル成長により形成する第一の工程と、前記第一の薄膜の表面に、前記第一の薄膜より低い濃度で前記ドーパントがドープされた第二の薄膜をエピタキシャル成長により形成する第二の工程と、前記基板の処理面をエッチングガスに曝露して前記誘電体表面に付着した材料を除去するエッチング工程とを有することを特徴とする。
　また、本発明に係るＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長装置は、真空排気可能なチャンバと、前記チャンバ内に設けられ、少なくとも単結晶表面と誘電体表面とをもつ基板を保持可能な基板ホルダと、原子層薄膜制御が可能な複数のガスバルブを有し、前記チャンバ内に原料ガス、ドーパントを含むドーピングガス、およびエッチングガスを流量制御して導入するガスバルブ流量制御系と、前記ガスバルブ流量制御系を制御する制御装置とを備え、前記制御装置は、前記基板の処理面を前記原料ガスおよび前記ドーピングガスに曝露し、前記単結晶表面に前記ドーパントがドープされた第一の薄膜を形成するように、前記チャンバ内に前記原料ガスと前記ドーピングガスとを含む第一の成膜ガスを導入する第一の導入、前記基板の処理面を少なくとも前記原料ガスに曝露し、前記第一の薄膜の表面に前記第一の薄膜よりも低濃度に前記ドーパントがドープされた第二の薄膜を形成するように、前記チャンバ内に少なくとも前記原料ガスを含む第二の成膜ガスを導入する第二の導入、および、前記基板の処理面を前記エッチングガスに曝露してエッチングするように、前記チャンバ内に前記エッチングガスを導入する第三の導入を順に実行するように前記ガスバルブ導入系を制御することを特徴とする。
　本発明によれば、Ｉｎ－ｓｉｔｕドープエピタキシャル膜の選択成長において、高濃度ドープされた第一の薄膜の形成後に低濃度ドープで成長した第二の薄膜を形成し、その後塩素含有ガスを照射してエッチングする。この低濃度ドープの第二の薄膜については、塩素含有ガスのエッチングによる表面粗れが生じない、ないしは該表面粗れが低減されている。したがって、高濃度ドープされたエピタキシャル膜の表面粗さを改善し、ソース／ドレイン層の電極とのコンタクト抵抗を低くしてもデバイス特性を向上できる。
本発明の一実施形態に係るマルチチャンバＣＶＤ装置の平面模式図である。 図１のＣＶＤ装置における成膜室の断面模式図である。 本発明の一実施形態に係るガスバルブ流量制御系の概略図である。 本発明の一実施形態に係るＩｎ－ｓｉｔｕドープエピタキシャル膜の選択成長方法を示すフローチャートである。 本発明の一実施形態に係る選択成長方法を用いた場合の成長速度とパターン開口面積の関係を示す説明図である。 本発明の一実施形態に係る選択成長方法を用いた場合の各エピタキシャル膜のガス流量比率とカーボン濃度の関係を示す説明図である。 本発明の一実施形態に係る選択成長方法を用いた場合の各エピタキシャル膜のガス流量比率とＰ濃度の関係を示す説明図である。 本発明の一実施形態に係る選択成長方法の説明図である。 本発明の一実施形態に係る各導入ガスのタイムチャートの一部を示す説明図である。 本発明の一実施形態に係るＩｎ－ｓｉｔｕＰドープＳｉＣヘテロエピタキシャル膜の断面のＳＥＭ写真を示す図である。 図１０Ａに示すＩｎ－ｓｉｔｕＰドープＳｉＣヘテロエピタキシャル膜の表面のＳＥＭ写真を示す図である。 本発明の比較例に係る選択成長方法の説明図である。 本発明の比較例におけるＩｎ－ｓｉｔｕＰドープＳｉＣエピタキシャル膜の断面のＳＥＭ写真を示す図である。 図１２Ａに示すＩｎ－ｓｉｔｕＰドープＳｉＣヘテロエピタキシャル膜の表面のＳＥＭ写真を示す図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの説明図である。 従来のソース／ドレイン形成プロセスの手順を示すフローチャートである。 従来のＩｎ－ｓｉｔｕドーピングによるソース／ドレイン形成プロセスの説明図である。 従来のＩｎ－ｓｉｔｕドーピングによるソース／ドレイン形成プロセスの説明図である。 従来のＩｎ－ｓｉｔｕドーピングによるソース／ドレイン形成プロセスの説明図である。 従来のＩｎ－ｓｉｔｕドーピングによるソース／ドレイン形成プロセスの説明図である。 従来のＩｎ－ｓｉｔｕドーピングによるソース／ドレイン形成プロセスの手順を示すフローチャートである。
　以下、図面を参照して、本発明の一実施の形態を説明するが、本発明は本実施形態に限定されるものではない。
　まず、図１から図３を参照して、本発明に係るＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長方法を実施する装置について説明する。図１は、マルチチャンバＣＶＤ装置の平面模式図である。図２は、図１のＣＶＤ装置における成膜室の断面模式図である。図３は、ガスバルブ流量制御系の概略図である。
　図１及び図２に示すように、本実施形態に係るエピタキシャル膜の選択成長装置は、例えば、化学蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置によって構成される。このＣＶＤ装置は、基板４１（図２参照）を外部の大気環境と内部の真空環境との間で出し入れするための２つの交換室１１，１２と、真空環境内で基板４１を搬送する搬送機構１３を備える搬送室１４と、シリコン（Ｓｉ）のエピタキシャル膜を成膜する２つの成膜室１５，１６と、を備えている。
　基板４１としては、例えば、表面に酸化膜がパターニングされた８インチのＳｉ（１００）基板が用いられる。基板４１の大きさは特に制限はない。
　交換室１１，１２には、例えば、上記８インチの基板４１を複数枚収容することができる。交換室１１，１２と搬送室１４との間、搬送室１４と２つの成膜室１５，１６との間には、それぞれゲートバルブ１７が介設されている。各室１１，１２，１４～１６は、独立した排気手段（ここでは、ターボ分子ポンプ）で排気される。
　図２に示すように、成膜室１５は真空排気可能なチャンバ２１によって区画形成されている。即ち、チャンバ２１の内部は、排気ポート３５を通してプロセス室排気用ターボ分子ポンプ３２と、その後段ポンプであるプロセス室排気用ドライポンプ３４とにより排気される。成膜室１５のチャンバ２１の外壁には、成膜室１５を加熱する加熱用チャンバーヒータ（図示せず）が設けられている。チャンバーヒータは、メンテナンス等の大気暴露後に成膜室１５を加熱することによって、チャンバ壁に吸着した水分を脱離させる。成膜室１５の内部は、例えば、５×１０-7Ｐａ以下の超高真空まで排気される。また、チャンバ２１の外壁には冷却用冷媒が循環できるパイプ（図示せず）が設けられており、成膜プロセス中はこの循環パイプ内に冷却用の水を循環させ、チャンバ２１の温度を室温程度に保つようになっている。
　チャンバ２１内に設けられたサセプタ（基板ホルダ）２２には、処理対象である基板４１が配置される。サセプタ２２の内部は独立して排気され、プロセスガスが導入される成膜空間とは繋がっていない。サセプタ２２の内部は、ヒータ室排気用ターボ分子ポンプ３１とその後段ポンプであるヒータ室排気用ドライポンプ３３と、により排気される。サセプタ２２の内部には、加熱制御系としての基板加熱用のヒータ２３が設けられる。ヒータ２３には図示しない給電機構によって加熱用電力が供給される。サセプタ２２の温度状態は熱電対２４で検出され、ヒータ２３の加熱用電力を制御することにより、サセプタ２２が所要の温度に制御される。
　成膜室１５の外側には放射温度計（パイロメータ）２７が装備され、これによってサセプタ２２上に搭載された基板４１の温度が測定される。基板４１は、サセプタ２２上でデバイス形成面（処理面）を上側にして配置される。サセプタ２２には、例えば直径７ｍｍの穴が３点開いており、これを通して、例えば、石英製のリフトピン２５がこれに接続されたリフトピン上下機構２６によって上下動し、基板４１を搬送機構１３からサセプタ２２上に載せ替える。基板４１がサセプタ２２上に載せられた後は、上記の穴は基板４１自身により塞がれる。
　さらに、成膜室１５には、基板４１上に選択成長する膜の原料を含む原料ガスおよび該選択成長する膜にドーピングされる元素を含むドーピングガスといった成膜ガスを導入するためのガス導入部２８が設けられている。成膜ガスとしては、酸化膜パターン付基板４１の上に様々な材料のＩｎ－ｓｉｔｕドープエピタキシャル膜を成長させるために、基板４１上に選択成長する膜の原料となる、半導体元素を含む原料ガス（ＳｉＨ4、Ｓｉ2Ｈ6、ＧｅＨ4、ＳｉＨ3ＣＨ3等の１種又は混合ガス）、及び、ＰやＡｓなどのドーパントを含むドーピングガス（ＰＨ3、ＡｓＨ3等の１種又は混合ガス）ガスが導入可能である。また、エッチングガスとしては、Ｃｌ2ガスが導入可能である。本実施形態では、エッチングガスを原料ガス導入部２８から成膜室１５内に導入することができる。
　これらの成膜ガスとエッチングガスをプロセスガスと呼ぶ。プロセスガスは、ガスボンベユニット４０からガスごとに別々のガスラインを通じてガス供給ユニット３０にそれぞれ供給される。そして、プロセスガスは、ガス供給ユニット３０でガス流量がコントロールされた後、ガス導入部２８を通じてチャンバ２１内の基板４１が設置されている成膜空間に供給される。
　ガス供給ユニット３０は、図３に示すように、原子層薄膜制御を実現可能なガスバルブ流量制御系であって、複数のガスバルブを備えており、これらのバルブを瞬時に切り替えることができる。このガスバルブ流量制御系３０は、成膜ガス供給系３６とエッチングガス供給系３７とを備えている。図３の例では、成膜ガス供給系３６には、原料ガス導入系としてのＳｉ2Ｈ6、ＳｉＨ3ＣＨ3、ドーピングガス供給系としてのＰＨ3、及び、希釈ガス供給系としてのＡｒの供給系が接続され、夫々の供給系について瞬時に所定量の供給のＯＮ／ＯＦＦを切り替え可能に構成されている。また、エッチングガス供給系３７には、Ｃｌ２の供給系が接続され、瞬時に所定量の供給のＯＮ／ＯＦＦを切り替え可能に構成されている。
　具体的には、これらの供給系は、ガスの供給源から所定流量のガスをガス導入部２８に供給可能な供給ラインＬ28を有する共に、排気手段としてのドライポンプＤＰに接続し、供給ラインＬ28中のガスを排気可能な排気用ラインＬＤＰを有する。供給ラインＬ28には、ガスの流量を調整可能なマスフローコントローラＭＦＣが介装されると共に、マスフローコントローラＭＦＣの下流側には所定のガス供給タイミングで開閉可能なバルブＶ3が介装され、所定流量に調整されたガスを所定時間供給可能である。排気用ラインＬDPは、マスフローコントローラＭＦＣとこのバルブＶ3との間に接続され、バルブＶ3をＯＦＦにしてからＯＮにするまでの間に供給ラインＬ28に溜まるガスを排気することで、ガス導入部２８に所定時間、所定流量に厳密にコントロールした状態でガスを供給することが可能である。
　具体的には、所定のガス供給タイミングよりも少し前にマスフローコントローラＭＦＣの上流側のバルブＶ2を開き、マスフローコントローラＭＦＣを動作させる。このとき、供給ラインＬ28のバルブＶ3は閉じ、排気用ラインＬＤＰのバルブＶ4は開いておき、立ち上がりから供給量が安定するまでの間、マスフローコントローラＭＦＣから出力するガスを排気用ラインＬDPに逃がす。その後、所定のガス供給タイミングで、排気用ラインＬDPのバルブＶ4を閉じ、供給ラインＬ28のバルブＶ3を開き、所定流量に調整されたガスをガス導入部２８に供給する。所定時間経過後、供給ラインＬ28のバルブＶ3を閉じることでガス導入部２８へのガスの供給を遮断し、バルブＶ4を開くことでマスフローコントローラＭＦＣから出力されるガスは、上述したように所定のガス供給タイミングになるまでの間、排気用ラインＬDPに排気される。
　これらバルブＶ2～Ｖ4は、本実施形態ではダイアフラム型バルブで構成され、後述する制御装置４２（図２参照）からの指示信号の入力に基づき高速に供給制御された電磁操作弁からの高圧空気により開閉される。本実施の形態において、このバルブＶ2～Ｖ4は制御装置４２による制御信号に対して高速に動作し、０．１秒以下で開閉動作を行なうことができる。また、図中、符号Ｖ1は装置の使用時に手動操作されるバルブ、Ｖ5はマスフローコントローラＭＦＣへのガス供給圧力が高圧になり過ぎないようにするための減圧弁である。
　また、この熱ＣＶＤ装置には、基板温度、ガス流量、圧力、待機時間、排気などの装置全体の動作を瞬時に切り替え、原子層薄膜制御を実現するためのシーケンスを制御可能な制御装置４２が備えられている。この制御装置４２には、制御プログラムを格納する記憶装置４４、プロセス制御の演算処理を行う演算処理装置４３、及び各種の設定入力を行う入力装置４５が備えられている。
　制御装置４２には、例えば、パーソナルコンピュータ（ＰＣ）やマイクロコンピュータ等が使用できる。記憶装置４４は、例えば、予め制御プログラムやパラメータ等を格納しておくＲＯＭ、作業領域として一時的にプログラムやデータを展開するＲＡＭ、制御プログラムや処理データ等を保存するためのハードディスク（ＨＤＤ）等からなる。演算処理装置４３はＣＰＵであり、プログラムにしたがって上記各部の制御や各種の演算処理等を行う。入力装置４５は、例えば、各種の制御内容の数値設定等の入力を行い、または動作開始や停止の指示を行うための操作キー等を含み、入力装置４５として、例えば、キーボード、タッチパネル、マウス等の汎用の入力媒体を使用できる。
　上記制御装置４２は、チャンバ内に原料ガスとしてのＳｉ含有ガスとドーピングガスとを含む第一の成膜ガスを導入して誘電体が形成された基板４１の処理面を曝露し、基板の単結晶表面（選択成長させる面）に第一の薄膜を形成すると共に、誘電体表面に膜が形成される前に第一の成膜ガスの供給を停止する（第一の成膜工程）。次に、チャンバ内に原料ガスとしてのＳｉ含有ガスとドーピングガスを含む第二の成膜ガスを導入して基板４１の処理面を曝露し、基板の単結晶表面に第二の薄膜を形成すると共に、誘電体表面に膜が形成される前に第二の成膜ガスの供給を停止する（第二の成膜工程）。そして、基板４１の処理面をエッチングガスとしての塩素含有ガスに曝露してエッチングする（エッチング工程）ようにエピタキシャル膜の選択成長装置を制御装置４２によりシーケンス制御する。この制御装置４２は、所望の膜厚のエピタキシャル膜を成長させるため、上記一連の操作を複数回連続してシーケンス制御する。
　即ち、本実施形態の選択成長装置は、加熱制御系２３及びガスバルブ流量制御系３０を備え、さらに装置全体の動作を制御可能なシーケンス制御装置４２を備えている。これにより、低濃度から高濃度までのＩｎ－ｓｉｔｕドーピングエピタキシャル膜を原子層オーダで制御できる選択成長技術を実現することができる。
　次に、上記の熱ＣＶＤ装置（エピタキシャル膜の選択成長装置）を用いて実施する本発明の一実施形態に係るＩｎ－ｓｉｔｕドープエピタキシャル膜の選択成長方法につい説明する。図４は、本発明の一実施形態に係るＩｎ－ｓｉｔｕドープエピタキシャル膜の選択成長方法を示すフローチャートである。
　図４に示すように、単結晶表面と誘電体表面を有する基板４１を熱ＣＶＤ装置のチャンバ２１内に搬入し、サセプタ２２へ載置する（ステップ１；以下、「Ｓ１」のように表記する）。ここで単結晶とは、例えば、単結晶シリコン（Ｓｉ（１００））などである。誘電体とは、例えば、シリコン酸化膜やシリコン窒化膜などである。そして、ヒータ２３を制御して、次の成膜工程を行なう温度まで、予め基板温度を上昇させる。
　次に、図４に示すように、第一の成膜工程を行なう（Ｓ２）。この成膜工程では、ドーパント（例えばリン（Ｐ））が高濃度にドープされたＳｉ含有膜（第一の薄膜）を成膜する。ここで高濃度とは、ドーパント含有濃度、例えばＰの濃度が５×１０19ａｔｏｍｓ／ｃｍ3を超える膜である。この成膜工程では、原料ガスとしてＳｉ含有ガス、例えばＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8、ＳｉＨ3ＣＨ3などを適宜供給する。これと同時に、ドーピングガスとしてＰ含有ガス、例えばＰＨ3を第一の流量比率で供給する。このとき、基板４１の温度をＳｉ含有ガスの熱分解温度より高く、かつデバイスの許容する温度より低く適宜設定しておくと、単結晶表面にＰがＩｎ－ｓｉｔｕドーピングされたＳｉ含有膜がエピタキシャル成長する。
　このとき、誘電体表面、即ちシリコン酸化膜表面やシリコン窒化膜表面への膜の形成の開始は、Ｓｉなどの単結晶表面よりも遅くなる。Ｓｉなどの単結晶表面には膜がエピタキシャル成長し、シリコン酸化膜表面やシリコン窒化膜などの誘電体表面にはまだ膜が形成されないときに、この第一の成膜工程を終了する。なお、Ｓｉ含有膜にゲルマニウム（Ｇｅ）を添加してもよく、この場合には原料ガスとしてＳｉ含有ガスと共にＧｅ含有ガス、例えばＧｅＨ4ガスを添加する。
　次に、図４において、第二の成膜工程を行なう（Ｓ３）。この成膜工程では、上記第一の薄膜よりも低濃度にＰドープされたＳｉ含有膜（第二の薄膜）を成膜する。ここで低濃度とは、Ｐが１×１０19ａｔｏｍｓ／ｃｍ3以下である膜である。第二の成膜工程では、第一の成膜工程と同様に、Ｓｉ含有ガスを供給するが、同時に供給するドーピングガスの供給量を第二の流量比率として少なくすることで、ドーピング濃度を適宜調整して１×１０19ａｔｏｍｓ／ｃｍ3以下とする。このとき、ドーピングガスの供給は全くなくてもよい。この工程でも、Ｓｉなどの単結晶表面、すなわち第一の成膜工程で堆積されたエピタキシャル成長したＳｉ含有膜の表面には膜がエピタキシャル成長し、シリコン酸化膜表面やシリコン窒化膜などの誘電体表面に膜が形成される前に、この第二の成膜工程を終了する。なお、Ｓｉ含有膜にＧｅを添加してもよく、この場合には原料ガスとしてＳｉ含有ガスとともにＧｅ含有ガス、例えばＧｅＨ4ガスを添加する。第二の流量比率は第一の流量比率より少なく、意図的にドーピングガスの供給を行わずにゼロとすることもできる。
　次に、図４において、エッチング工程を行なう（Ｓ４）。このエッチング工程では、シリコン酸化膜表面やシリコン窒化膜などの誘電体表面に形成された核や核形成以前の段階の堆積物や付着物、即ち膜になる前の堆積物や付着物を除去する。エッチングガスとしては塩素含有ガス、例えばＣｌ2などを使用する。シリコン含有膜よりも、膜になる前の核や核形成以前の状態は安定性が低く、より低い温度でエッチングされる。したがって、単結晶表面にエピタキシャル成長した膜を殆どエッチングすることなく、シリコン酸化膜表面やシリコン窒化膜などの誘電体表面をクリーニングすることができる。
　なお、誘電体表面に膜が形成された状態でエッチングを行っても本発明の効果を得ることはできる。しかしながら、以下のことから、誘電体表面に膜が形成される前にエッチングを行うと、単結晶表面への単結晶膜（エピタキシャル膜）の選択成長の効率が良く、かつ、表面荒れも抑えることができるので、誘電体表面に膜が形成される前にエッチングを行うことが好ましい。
　これは、膜が形成される前の核形成以前の状態では、膜となったあとよりも安定性が低くてエッチングが容易だからである。例えば、膜が形成される前の状態は、膜の状態よりも低い温度でエッチング除去できるなどの利点があり、エッチングの間、単結晶表面に形成された膜の方はあまりエッチングせずに、誘電体表面における膜が形成されるより前の状態の材料（核となった材料および／または核形成前の材料）を選択的に除去できる。より詳しくは、誘電体表面に形成された膜と単結晶表面に形成されたエピタキシャル膜は、ともに同じような組成のＳｉ含有膜であるから、結晶性などに起因する若干の膜質の違いがあったとしてもそのエッチングに対する安定性の違いは（膜になっているかなってないかに比べて）比較的小さいと推測される。もしも誘電体表面に膜が形成されてからこれをエッチング除去しようとすれば、単結晶表面に堆積したエピタキシャル膜もかなりエッチングされる（結果として選択成長の効率が悪い。エピタキシャル膜の表面も荒れてしまう）。しかし誘電体表面に膜になる以前の状態（特に核発生以前の状態）で成膜を止めてエッチングをすれば、既に単結晶表面に形成されたエピタキシャル膜をあまりエッチングすることなく誘電体表面に発生している核のみを容易にエッチングすることができ、これを繰り返せば所望の膜厚の選択エピタキシャル成長ができる。
　以上、図４に示す方法で製造した結果、シリコンなどの単結晶表面にはシリコン含有膜がエピタキシャル成長し、シリコン酸化膜表面やシリコン窒化膜などの誘電体表面には成膜されない状態、ないしは誘電体表面への成膜が低減した状態で、シリコン含有膜のエピタキシャル膜の選択成長が行なえる。
　また、以上の図４のＳ１～Ｓ４の１サイクルの工程で、所望の膜厚より薄いエピタキシャル成長膜しか得られないときには、さらにＳ２～Ｓ４の工程を所望の膜厚を得るまで繰り返す。即ち、第一の成膜工程、第二の成膜工程及びエッチング工程を繰り返すことより、所望の膜厚のＩｎ－Ｓｉｔｕドープされたエピタキシャル膜の選択成長が可能となる。
　各成膜の工程における、原料ガスとしてのシリコン含有ガスとドーピングガスとの導入時のチャンバ内の圧力（プロセス圧力）は適宜選択されるが、ドープされたエピタキシャル膜が成長する領域としての単結晶表面のパターン開口面積への成長速度の依存が少ない成長を行うためには、プロセス圧力を１０Ｐａ未満の低圧力で実行することが望ましい。図５に、圧力を１Ｐａとした場合の成長速度のパターン開口面積依存性を示す。図５は単結晶表面のパターン開口面積が１ｍｍ四方（１ｍｍ２）の場合で規格化したドープされたエピタキシャル膜の成長速度のパターン開口面積依存性である。１Ｐａの低圧力でＩｎ－ｓｉｔｕドープエピタキシャル成長を行った場合は、１ｍｍ四方（１ｍｍ２）の成長速度を１として規格化した場合に、パターン開口面積を０．８ｍｍ２、０．４ｍｍ２、０．１４ｍｍ２、０．１ｍｍ２、０．０６ｍｍ２としても成長速度の変化量は、０．５％以下である。プロセス圧力の下限の程度は特に定めないが、あえて定める場合には実用的な成膜速度の観点から０．０１Ｐａ以上が望ましい。つまり、プロセス圧力は、０．０１Ｐａ以上１０Ｐａ未満が望ましい。なお、カーボン濃度及びドープ濃度はガス供給ユニット３０により流量制御できる。
　このように、プロセス圧力を１０Ｐａ未満、好ましくは０．０１Ｐａ以上１０Ｐａ未満とすることにより、基板４１表面に形成される、選択成長により膜を形成すべき面である単結晶表面が暴露している領域の大きさ（単結晶表面のパターン開口面積）を変化させても、成長速度のバラツキを低減することができる。
　図６及び図７を参照して、本発明の一実施形態に係る選択成長方法を用いて各Ｉｎ－ｓｉｔｕドープエピタキシャル膜を選択成長した場合のガス流量比とカーボン濃度及びＰドープ濃度の関係を説明する。図６は、本発明の一実施形態に係る選択成長方法を用いた場合であって、原料ガスとしてＳｉ2Ｈ6とＳｉＨ3ＣＨ3との混合ガスを用いた場合の各エピタキシャル膜の総供給ガス流量（供給するＳｉ2Ｈ6とＳｉＨ3ＣＨ3の合計流量）に対するＳｉＨ3ＣＨ3ガス流量比とカーボン濃度との関係を示す説明図である。図７は、本発明の一実施形態に係る選択成長方法を用いた場合であって、原料ガスとしてＳｉ2Ｈ6とＳｉＨ3ＣＨ3との混合ガスを用い、かつドーピングガスとしてＰＨ3を用いた場合の各エピタキシャル膜の総供給ガス流量（供給するＳｉ2Ｈ6、ＳｉＨ3ＣＨ3およびＰＨ3の合計流量）に対するＰＨ3ガスの流量比とＰ濃度との関係を示す説明図である。
　図６及び図７に示すように、本発明の一実施形態に係る熱ＣＶＤ装置を用いて各種ガスを供給してガス流量比のみを制御することにより、カーボン濃度及びＰドープ濃度を制御できることが分かる。また、比抵抗と二次イオン質量分析（ＳＩＭＳ；Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）によるドープ濃度測定の結果から、活性化率は１００％であった。これは、本発明の一実施形態に係る熱ＣＶＤ装置で成膜した場合、導入ガスの熱分解反応が支配的であるためと考えられる。従って、本発明の一実施形態によれば、従来のようにイオン注入後の活性化アニールを必要とせず、活性化アニール温度よりも低温で所望のドープ濃度のエピタキシャル膜を形成できる。
　表１は、本発明の一実施形態に係る方法を用いて各Ｉｎ－ｓｉｔｕドープエピタキシャル膜を選択成長した場合の表面粗れとＰドープ濃度との関係を示す表である。表１に示すように、Ｐドープ濃度１×１０19ａｔｏｍｓ／ｃｍ3以下の場合に、表面平坦性が著しく向上する。すなわち表１において、Ｐドープ濃度５×１０19ａｔｏｍｓ／ｃｍ3以上の時にＳＥＭ表面に表面粗れが見られているが、Ｐドープ濃度１×１０19ａｔｏｍｓ／ｃｍ3の時には、表面粗れが確認されなかった。つまりＰドープ濃度１×１０19ａｔｏｍｓ／ｃｍ3以下の場合に表面粗れの低減効果は非常に向上する。従って、表面平坦性を向上させるためには、第二の薄膜のドープ濃度は１×１０19ａｔｏｍｓ／ｃｍ3以下であることが望ましい。
Figure JPOXMLDOC01-appb-T000001
　また、表面粗さが小さいドープ濃度１×１０19ａｔｏｍｓ／ｃｍ3以下を第二の薄膜とした場合の、本発明の一実施形態に係る選択成長方法における表面粗さと第二の薄膜の厚さとの関係を調査した結果、第二の薄膜が０ｎｍすなわち第二の薄膜がない場合には、表面粗れが確認されたが、第二の薄膜の厚みが０．５ｎｍの時には表面粗れが確認されなかった。第二の薄膜の１原子層はおよそ０．５ｎｍ程度であると推定されるので、表面粗さに改善が見られていることは、第二の薄膜が第一の薄膜を被覆することにより、表面粗さが改善できているということを示唆している。
　つまり実質的に第二の薄膜が１原子層以上、少なくとも第一の薄膜に付着すれば、表面粗さが改善されたことが示唆されている。従って、第二の成膜工程にて形成される第二の薄膜の膜厚は１原子層以上であればよい。
　なお、第二の成膜工程で成長させる膜厚の上限値については、膜の平坦性を良好に保つ観点からは特に存在しない。また、スループット等の観点から第二の薄膜はなるべく薄く形成することが望ましい。またあまり厚いと、膜厚方向に均一なドープ濃度の膜が得られなくなる。ただしこの許容値について議論することはあまり実際的ではなく、ソース・ドレイン部の電気的特性に対して問題があるかどうかで決められるべきものである。一例として、この成膜をソース・ドレイン部の選択成長に用いてＭＯＳＦＥＴを形成したあとソース・ドレイン部にコンタクトホール形成ののち電極形成してその電気的特性をチェックしたところ、第一の薄膜の厚みが１ｎｍかつドープ濃度１×１０20ａｔｏｍｓ／ｃｍ3で、第二の薄膜がドープ濃度１×１０18ａｔｏｍｓ／ｃｍ3のとき、第二の薄膜が少なくとも２ｎｍ以下では電気的特性について問題がないことを確認した。
　以上説明したように、本実施形態の選択成長方法及び装置によれば、Ｐ等を高濃度ドープした第一の薄膜の形成後にＰ等を低濃度ドープして成長した第二の薄膜を形成し、その後Ｃｌ2を照射してエッチングを行う。これにより、従来のＩｎ－ｓｉｔｕドープエピタキシャル膜の選択成長と比較して表面粗さを改善することができる。これは、高濃度にＰ等がドープされたエピタキシャル膜はＣｌ2によってエッチングされるが、低濃度にＰ等がドープされたエピタキシャル膜を表面とすることにより、Ｃｌ2によるエッチングが抑制されたためであると考えられる。
　即ち、高濃度のＰ等をＩｎ－ｓｉｔｕでドープした層にＣｌ2が曝されるとエッチングが起って表面平坦性が劣化するため、Ｃｌ2に曝される前にＰ等を低濃度にＩｎ－ｓｉｔｕドープしたキャップ層を形成し、その後Ｃｌ2を照射する交互照射法を用いる。
　また、従来のＩｎ－ｓｉｔｕドープエピタキシャル膜の選択成長と比較して効率の良い選択成長が行なえるため、選択成長工程の時間を短縮でき、生産性を向上させることができる。
　さらに、本発明の一実施形態に係るＩｎ－ｓｉｔｕドープエピタキシャル膜は、導入されたガスの熱分解反応による成長であるため、エピタキシャル膜の成長中にドーパントが活性化されるので、活性化アニール工程が不要となり、従来のイオン注入が必要な方式よりも大幅に生産性を向上することができる。そして、活性化アニールが不要であるため、ドーパントの拡散などの問題も解消され、極薄膜のソース／ドレイン層の形成が可能である。
　このように、本発明の一実施形態によれば、高濃度にＰ等がドーピングされた第一の薄膜上に該第一の薄膜よりも低濃度にＰ等がドーピングされた第二の薄膜を形成した状態で、エッチングガスによるエッチングを行っている。上述の、第一の薄膜よりも低濃度ドーピングの第二の薄膜は、第一の薄膜よりも上記エッチングガスによるエッチングを受けにくい。従って、第二の薄膜がエッチングガスのエッチングに対する第一の薄膜の保護膜として機能することになり、実質的に、第二の薄膜を第一の薄膜のマスクとして、選択エッチングを行うことができる。よって、原料ガスとドーピングガスとを同時に供給して選択成長させるＩｎ－ｓｉｔｕドープ選択成長を用いてＰ等を高濃度にドーピングしても、単結晶表面上に選択成長させたエピタキシャル膜の表面の平坦性の劣化を低減させることができ、高濃度にＰ等がドーピングされ、かつ表面平坦性の劣化を低減したエピタキシャル膜を形成することができる。
　ここで、上記第二の薄膜は第一の薄膜と同一のドーピングがなされた同一の材料であり、上述のように第二の薄膜の膜厚等をユーザの許容値に従って適宜設定すれば電気的特性上特に問題は無いので、上記エッチングに対するマスクとしての第二の薄膜を除去する必要も無い。何故ならば、第二の薄膜は、エッチングに対するマスクとして機能すると共に、形成すべきエピタキシャル膜の一部としても機能することができるからである。よって、選択エッチングのための、エピタキシャル膜に対するマスクを別途に設けなくても、基板４１上の誘電体の選択エッチングを行うことができる。
　すなわち、本発明では、Ｐ等が高濃度ドーピングされた第一の薄膜を形成し、該第一の薄膜上に第一の薄膜よりも低濃度にＰ等がドーピングされた第二の薄膜を形成してから、エッチングガスによるエッチングを行うことで、結果的に、Ｐ等がドーピングされたエピタキシャル膜の選択成長と、該エピタキシャル膜の平坦性を確保しつつ誘電体上に形成された堆積物を除去するという選択エッチングとを同時に行うことができる。
　なお、上述の説明では、Ｐをドープする場合において平坦性の劣化を抑制する基準の一例として、第二の薄膜へのＰのドープ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以下であることを例示しているが、第二の薄膜に対するＰの低濃度ドーピングを上記数値以下に設定することが本質では無い。“第二の薄膜へのＰのドープ濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下にする”ということは一基準であって、本発明では、表１に示すように、ドーピング濃度を小さくするとエッチングガスによるエッチングにより表面粗れが無くなる、ないしは低減されることに着目し、高濃度ドーピング時よりもエッチングによるエッチングが少なくとも低減されるドーピング濃度にて第二の薄膜を形成することが本質である。従って、第二の薄膜に対するエッチングガスによるエッチングが、所望の高濃度ドーピング時よりも低減されていれば良く、そのために、該所望の高濃度のドーピング濃度よりも低い所定のドーピング濃度で第二の薄膜を形成すれば良いのである。
　よって、Ａｓ等のＰ以外のドーピングを行う場合であっても、第二の薄膜へのドーピング濃度を第一の薄膜へのドーピング濃度よりも低くし、エッチングガスによるエッチングが低減されれば本発明を適用することができる。
　以下、本発明に係るＩｎ－Ｓｉｔｕドープエピタキシャル膜の選択成長方法の実施例及び比較例を挙げて、本発明をさらに詳しく説明する。
　〔実施例〕
　本実施例では、本発明の一実施形態に係る選択成長方法を用いて、高濃度ＰドープＳｉＣを作製したした場合について説明する。
　図１から図３に示した構成の本発明の一実施形態に係る選択成長装置（熱ＣＶＤ装置）を用い、基板４１としては、８インチＳｉ（１００）板の表面に１００ｎｍの酸化膜（誘電体）がパターンニングされた基板を用いた。
　本実施例では、まず、基板４１を成膜室１５に搬入し準備するまでについて説明し、次いでエピタキシャル膜の選択成長を行なう方法について説明する。
　まず、基板を成膜室に搬入し準備するまでについて説明する。
　酸化膜パターン付基板４１の露出したＳｉ最表面には、大気中の酸素や水分などによる自然酸化膜、あるいは金属成分や有機物成分が付着しているので、これを除去するために塩酸過酸化水混合液やアンモニア過酸化水素水等で洗浄処理する。このため、一般的にＳｉ層の表面上には２ｎｍ程度のシリコン酸化膜（ＳｉＯ2膜）が形成される。このシリコン酸化膜は、希釈フッ化水素酸水溶液中にて予めエッチング除去しておく。この希釈フッ化水素酸水溶液で処理されたＳｉ層の表面は水素（Ｈ）によって終端される。
　上記酸化膜パターン付基板４１は、前述のように交換室１１および搬送室１４を経由して成膜室１５のサセプタ２２の上に搭載される。成膜室１５の内部は例えば５×１０-7Ｐａの超高真空まで排気される。成膜室１５において、サセプタ２２上に設置された酸化膜パターン付基板４１は、さらにヒータ２３によってＳｉ含有ガスの熱分解温度以上である６００℃程度に加熱昇温される。
　次に、基板表面に露出したＳｉの上にＰドープＳｉＣエピタキシャル膜を選択成長させる方法について説明する。図８は、本実施例に係る選択成長方法の説明図である。
　本実施例では、まず、図８の工程８１のように、先に述べた予め６００℃に加熱された基板４１上に、原料ガスとしてのＳｉ2Ｈ6およびＳｉＨ3ＣＨ3、ならびにドーピングガスとしてのＰＨ3を成膜室１５に同時供給して成膜室圧力０．１Ｐａとし、高濃度にＰドープされたエピタキシャルＳｉＣ膜（第一の薄膜）を成長した。基板４１上に形成された誘電体としてのＳｉＯ2上に膜が形成されるよりも充分前に、図８の工程８２のようにＰの濃度が１×１０19ａｔｏｍｓ／ｃｍ3以下の低濃度となるようＰＨ3ガスの供給を停止し、Ｓｉ2Ｈ6ガスおよびＳｉＨ3ＣＨ3ガスについては供給を続けながら引き続き成膜室圧力０．１Ｐａとし、低濃度にＰドープされたエピタキシャルＳｉＣ膜（第二の薄膜）を成長した。基板４１上に形成された誘電体としてのＳｉＯ2上に膜が形成されるよりも前の核発生までの段階で、Ｓｉ2Ｈ6ガスおよびＳｉＨ3ＣＨ3ガスの供給を止め、成膜を停止した。その後、図８の工程８３のようにエッチングガスとしてのＣｌ2ガスを供給し、ＳｉＯ2上に形成される核を除去した。
　その後、さらに図８の工程８１～工程８３を４９回繰り返し、約１００ｎｍの膜厚まで成膜させた。
　図９は、本実施例における各導入ガス（Ｓｉ2Ｈ6、ＳｉＨ3ＣＨ3、ＰＨ3、Ｃｌ2）のタイムチャートの一部を示す説明図である。横軸は時間であり、縦軸は各導入ガスの導入流量（相対値）である。
　図９に示すように、基板温度が６００℃に達した後、時間Ｔ１にて原料ガスであるＳｉ2Ｈ6およびＳｉＨ3ＣＨ3、ならびにドーピングガスであるＰＨ3を導入開始した。次に、時間Ｔ２においてＰＨ3の供給を止めた。次に、時間Ｔ３においてＳｉ2Ｈ6、ＳｉＨ3ＣＨ3の供給を止め、エッチングガスであるＣｌ2を導入開始した。次に、時間Ｔ４においてＣｌ2の供給を止めた。さらにＴ４において、Ｓｉ2Ｈ6、ＳｉＨ3ＣＨ3、ＰＨ3を導入開始することで再び成膜を開始し、以下これを繰り返した。すなわち、Ｔ１とＴ２との間が第一の成膜工程となり、Ｔ２とＴ３との間が第二の成膜工程となり、Ｔ３とＴ４との間がエッチング工程となる。
　なお、導入ガスのタイムチャートは、これに限定されるものではなく、例えば、Ｔ２においてドーピングガスＰＨ3の供給は完全に停止しなくてもよく、減量するだけでもよい。この場合Ｔ２からＴ３までの間のＰＨ３の供給量は、その間に堆積される膜のＰドーピング量が１×１０19ｃｍ3以下となるように減量する必要があり、Ｔ３においてＳｉ2Ｈ6、ＳｉＨ3ＣＨ3とともにＰＨ3の供給も停止する必要がある。また例えば、第一の薄膜層を形成する第一の成膜工程と第二の薄膜層を形成する第二の成膜工程との間にガスを供給しない時間を設けても構わない。また第二の成膜工程と塩素を含有するエッチングガスを導入するエッチング工程との間に、ガスを供給しない時間を設けても構わない。ここで、このようなガスを供給しない時間を排気時間と呼ぶこととする。コンタミネーションの観点からは、排気時間を設けたほうが良い場合もあるが、反面で１サイクルのプロセス時間が長くなるので、排気時間を入れるかどうか、入れるとしたらどのくらいの時間にするかは要求される膜と装置の設計事項に基づいて決定されるべきである。
　以上によりエピタキシャル選択成長したＰドープＳｉＣ膜の断面および表面の走査型電子顕微鏡による観察結果の写真を図１０Ａ，１０Ｂに示す。図１０Ａは上記断面のＳＥＭ写真を示す図であり、図１０Ｂは上記表面のＳＥＭ写真を示す図である。図１０Ａ、１０Ｂに示すように、表面粗れが発生していないことが分かる。これは、低濃度のＰドーピング層形成工程（第二の成膜工程）を塩素ガスの照射工程（エッチング工程）の前に挿入することにより、表面のＰ原子の存在が少なくなり、選択的なＰのエッチングが抑制され、表面粗れがなくなったと考えられる。
　なお、ドーピングガスであるＰＨ3ガスは、プロセスに影響を与えないガスで希釈されたＰＨ3、具体的にはＨ2希釈されたＰＨ3を使用しても、ほぼ同じ結果が得られた。
　〔比較例〕
　本比較例では、上記実施例と同じ構成の熱ＣＶＤ装置、同じ方法で準備された基板上に、従来の選択成長方法で高濃度ＰドープＳｉＣを作製した場合を説明する。特に説明しない限り、本比較例では前述の実施例と同じ条件で処理を行なった。
　図１１は、比較例の選択成長方法の説明図である。上記実施例と同じ方法で準備され、予め６００℃に加熱された基板に、原料ガスとしてのＳｉ2Ｈ6およびＳｉＨ3ＣＨ3、ならびにドーピングガスとしてのＰＨ3を成膜室１５に同時供給して成膜室圧力０．１Ｐａとし、図１１の工程１１１のように熱分解反応により高濃度にＰドープされたエピタキシャルＳｉＣ膜を成長した。ＳｉＯ2上に膜が形成されるよりも前の核発生までの段階で、Ｓｉ2Ｈ6、ＳｉＨ3ＣＨ3、ＰＨ3の供給を止めた。その後、図１１の工程１１２のように塩素ガスを供給し、ＳｉＯ2上に形成される核を除去した。上記工程１１１および工程１１２を９９回繰り返し、実施例と同じ約１００ｎｍの膜厚まで成膜させた。合計繰り返し回数が、実施例では５０回で済んでいるのに対し、本比較例では１００回も行なっている理由は、選択成長速度が遅かったためである。
　本比較例において選択成長速度が遅くなる理由は、塩素に基板を曝露する工程（エッチング工程）で、ＳｉＯ2表面に発生した核が除去されるだけでなく、Ｓｉ露出面に堆積したＰドープＳｉＣ膜も相当量エッチングされてしまうからであると考えられる。このため、本比較例での成膜と塩素曝露の工程の１サイクルで堆積できるＰドープＳｉＣ膜の膜厚は、上記実施例の場合の約半分に過ぎず、上記実施例と同じだけの膜厚を得るために２倍ものサイクル回数を必要とした。従って、本比較例では、上記実施例と同じ膜厚のＰドープＳｉＣを選択成長させるために、実施例の約２倍もの時間がかかってしまった。
　以上により選択成長を行った本比較例のＰドープＳｉＣの走査型電子顕微鏡による断面と表面の観察結果の写真をそれぞれ図１２Ａ、１２Ｂに示す。断面（図１２Ａ）及び表面（図１２Ｂ）の写真から分かるように、表面粗れが発生していた。このときのＰドープの濃度は１×１０20ａｔｏｍｓ／ｃｍ3であった。この表面粗れの原因は、高濃度にＰがドーピングされている場合、Ｐ原子が表面に多く存在し、ＰとＳｉの結合エネルギーがＳｉ－Ｓｉ結合よりも小さく、Ｃｌ2により選択的にＰがエッチングされてしまうためと考えられる。

Claims (12)

  1. 　処理面に単結晶表面と誘電体表面とをもつ基板の前記単結晶表面に、ドーパントがドープされた第一の薄膜をエピタキシャル成長により形成する第一の工程と、
    　前記第一の薄膜の表面に、前記第一の薄膜より低い濃度で前記ドーパントがドープされた第二の薄膜をエピタキシャル成長により形成する第二の工程と、
    　前記基板の処理面をエッチングガスに曝露して前記誘電体表面に付着した材料を除去するエッチング工程と
    　を有することを特徴とするドープエピタキシャル膜の選択成長方法。
  2. 　前記第一の工程は、前記基板の処理面を原料ガスと第一の流量比率のドーピングガスに曝露し、前記単結晶表面に前記第一の薄膜を形成し、
    　前記第二の工程は、前記基板の処理面を原料ガスと第二の流量比率のドーピングガスに曝露し、前記第一の薄膜の表面に前記第二の薄膜を形成することを特徴とする請求項１に記載のドープエピタキシャル膜の選択成長方法。
  3. 　前記第一の工程では、前記誘電体表面に膜が形成される前に前記第一の薄膜の形成を停止することを特徴とする請求項１に記載のドープエピタキシャル膜の選択成長方法。
  4. 　前記第二の流量比率は、前記第一の流量比率よりも少ないか、又はゼロであることを特徴とする、請求項１に記載のドープエピタキシャル膜の選択成長方法。
  5. 　前記第二の工程において、前記ドーピングガスの意図的な供給を行なわないことを特徴とする請求項２に記載のドープエピタキシャル膜の選択成長方法。
  6. 　前記単結晶がシリコン（Ｓｉ（１００））であり、前記誘電体がシリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項１に記載のドープエピタキシャル膜の選択成長方法。
  7. 　前記第一及び第二の薄膜を形成する原料ガスがＳｉ含有ガスであり、前記ドーパントがリン（Ｐ）であり、前記ドーピングガスがリン（Ｐ）含有ガスであることを特徴とする請求項２に記載のドープエピタキシャル膜の選択成長方法。
  8. 　前記第一の薄膜の前記ドーパントの含有濃度が５×１０19ａｔｏｍｓ／ｃｍ3を超え、前記第二の薄膜の前記ドーパントの含有濃度が１×１０19ａｔｏｍｓ／ｃｍ3以下であることを特徴とする請求項７に記載のドープエピタキシャル膜の選択成長方法。
  9. 　前記第一の工程および前記第二の工程における前記原料ガスおよび前記ドーピングガスの導入時の前記基板が配置されるチャンバ内の圧力は、０．０１Ｐａ以上１０Ｐａ未満であることを特徴とする請求項２に記載のドープエピタキシャル膜の選択成長方法。
  10. 　前記第一の工程、前記第二の工程、及び前記エッチング工程を一連の工程として複数回連続して行うことを特徴とする請求項１に記載のドープエピタキシャル膜の選択成長方法。
  11. 　真空排気可能なチャンバと、
    　前記チャンバ内に設けられ、少なくとも単結晶表面と誘電体表面とをもつ基板を保持可能な基板ホルダと、
    　原子層薄膜制御が可能な複数のガスバルブを有し、前記チャンバ内に原料ガス、ドーパントを含むドーピングガス、およびエッチングガスを流量制御して導入するガスバルブ流量制御系と、
    　前記ガスバルブ流量制御系を制御する制御装置と
    　を備え、
    　前記制御装置は、
    　前記基板の処理面を前記原料ガスおよび前記ドーピングガスに曝露し、前記単結晶表面に前記ドーパントがドープされた第一の薄膜を形成するように、前記チャンバ内に前記原料ガスと前記ドーピングガスとを含む第一の成膜ガスを導入する第一の導入、
    　前記基板の処理面を少なくとも前記原料ガスに曝露し、前記第一の薄膜の表面に前記第一の薄膜よりも低濃度に前記ドーパントがドープされた第二の薄膜を形成するように、前記チャンバ内に少なくとも前記原料ガスを含む第二の成膜ガスを導入する第二の導入、および、
    　前記基板の処理面を前記エッチングガスに曝露してエッチングするように、前記チャンバ内に前記エッチングガスを導入する第三の導入
    　を順に実行するように前記ガスバルブ導入系を制御することを特徴とするドープエピタキシャル膜の選択成長装置。
  12. 　前記制御装置は、前記第一、第二及び第三の導入工程を一連の工程として複数回連続して実行するように前記ガスバルブ導入系を制御することを特徴とする請求項１１に記載のドープエピタキシャル膜の選択成長装置。
PCT/JP2010/073169 2009-12-22 2010-12-22 ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置 WO2011078240A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011547599A JPWO2011078240A1 (ja) 2009-12-22 2010-12-22 ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
US13/478,854 US20120258582A1 (en) 2009-12-22 2012-05-23 Method and apparatus for selectively growing doped epitaxial film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289961 2009-12-22
JP2009-289961 2009-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/478,854 Continuation US20120258582A1 (en) 2009-12-22 2012-05-23 Method and apparatus for selectively growing doped epitaxial film

Publications (1)

Publication Number Publication Date
WO2011078240A1 true WO2011078240A1 (ja) 2011-06-30

Family

ID=44195767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/073169 WO2011078240A1 (ja) 2009-12-22 2010-12-22 ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置

Country Status (3)

Country Link
US (1) US20120258582A1 (ja)
JP (1) JPWO2011078240A1 (ja)
WO (1) WO2011078240A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175337A (ja) * 2013-03-06 2014-09-22 Tokyo Electron Ltd 選択エピタキシャル成長法および成膜装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
WO2020124205A1 (en) * 2018-12-19 2020-06-25 National Research Council Of Canada Method of fabricating an avalanche photodiode employing single diffusion
KR20200136133A (ko) * 2019-05-27 2020-12-07 삼성전자주식회사 반도체 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182147A (ja) * 2007-01-26 2008-08-07 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2009004604A (ja) * 2007-06-22 2009-01-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体装置および半導体層の形成方法
JP2009076907A (ja) * 2007-09-19 2009-04-09 Asm America Inc チャンネルに対して設計されたひずみを与えるストレッサー

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182147A (ja) * 2007-01-26 2008-08-07 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2009004604A (ja) * 2007-06-22 2009-01-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体装置および半導体層の形成方法
JP2009076907A (ja) * 2007-09-19 2009-04-09 Asm America Inc チャンネルに対して設計されたひずみを与えるストレッサー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175337A (ja) * 2013-03-06 2014-09-22 Tokyo Electron Ltd 選択エピタキシャル成長法および成膜装置

Also Published As

Publication number Publication date
JPWO2011078240A1 (ja) 2013-05-09
US20120258582A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP3660897B2 (ja) 半導体装置の製造方法
TWI512792B (zh) 選擇性磊晶製程控制
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US8642454B2 (en) Low temperature selective epitaxy of silicon germanium alloys employing cyclic deposit and etch
TW201218255A (en) Integrated platform for in-situ doping and activation of substrates
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
JP4228458B2 (ja) 半導体装置の製造方法
TWI673772B (zh) 形成經摻雜鍺的方法
US20160126337A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
WO2018052475A1 (en) Integrated system and method for source/drain engineering
JP3914064B2 (ja) 混晶膜の成長方法及び装置
JP5018473B2 (ja) 半導体装置の製造方法
WO2011078240A1 (ja) ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
JP4394120B2 (ja) 基板処理装置および半導体装置の製造方法
TWI719085B (zh) 用以清潔砷化銦鎵(或三五族)基板的方法及解決方案
KR101763363B1 (ko) 에피택시 전의 인 시츄 프리 클린
JP3986202B2 (ja) 選択成長方法
KR102357328B1 (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
US6858503B1 (en) Depletion to avoid cross contamination
US20240203742A1 (en) Contact layer formation with microwave annealing for nmos devices
TWI520335B (zh) 形成半導體結構的方法與設備
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
TW202418585A (zh) 用於經摻雜半導體磊晶層的含碳帽層

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10839470

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011547599

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10839470

Country of ref document: EP

Kind code of ref document: A1