JP3914064B2 - 混晶膜の成長方法及び装置 - Google Patents

混晶膜の成長方法及び装置 Download PDF

Info

Publication number
JP3914064B2
JP3914064B2 JP2002053533A JP2002053533A JP3914064B2 JP 3914064 B2 JP3914064 B2 JP 3914064B2 JP 2002053533 A JP2002053533 A JP 2002053533A JP 2002053533 A JP2002053533 A JP 2002053533A JP 3914064 B2 JP3914064 B2 JP 3914064B2
Authority
JP
Japan
Prior art keywords
source gas
mixed crystal
crystal film
silicon
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002053533A
Other languages
English (en)
Other versions
JP2003257868A (ja
Inventor
孝江 助川
豪一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002053533A priority Critical patent/JP3914064B2/ja
Priority to US10/288,515 priority patent/US6806158B2/en
Publication of JP2003257868A publication Critical patent/JP2003257868A/ja
Application granted granted Critical
Publication of JP3914064B2 publication Critical patent/JP3914064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Description

【0001】
【発明の属する技術分野】
本発明は、混晶膜の成長方法及び装置に係り、例えばヘテロ接合バイポーラトランジスタのベース層として炭素及びボロンをドープしたシリコン−ゲルマニウム混晶膜を気相エピタキシャル成長させるのに用いて好適なものである。
【0002】
【従来の技術】
ICに用いられるバイポーラトランジスタの高速化のためには、高濃度かつ薄膜化されたベース層の形成が不可欠である。
【0003】
近年、シリコン系バイポーラ素子や超格子素子等への応用の期待からシリコン−ゲルマニウム(Si(1-x)Gex)混晶膜をベース層に用いたヘテロ接合バイポーラトランジスタHBTが注目されている。かかるHBTの実用化のためにシリコン基板上にシリコン−ゲルマニウム混晶膜を気相エピタキシャル成長させる手法が検討されている。
【0004】
シリコン−ゲルマニウム混晶膜をベース層に用いたHBTでは、ホモ接合バイポーラトランジスタに比べてエミッタからベースへのキャリア注入を大きくすることができ、ベース抵抗やベース走行距離を増大することなく、エミッタ接地直流動作におけるコレクタ電流とベース電流との比hFEを確保することができる。
【0005】
一般的に、npn型HBTの製造では、シリコン−ゲルマニウム混晶膜のCVD成膜中にドーピングガスを用いてドープ層をin situ.にて成膜する技術が有効である。p型ベース層となるシリコン−ゲルマニウム混晶膜の成長には、ボロン(B:ホウ素)原料としてジボランガス(B26)が用いられることがある。
【0006】
また、ベース層形成以後の熱工程において、ボロンのTED(Transient Enhanced Diffusion)に伴うベース幅増大(濃度減)を抑制するために、炭素(C)を添加しておくことが有効とされている。
【0007】
【発明が解決しようとする課題】
しかしながら、シリコン−ゲルマニウム混晶膜にボロン、さらには炭素をドープするような場合に、なんらかの要因により、それら不純物の所望の膜中濃度が得られないことがある。その結果、例えば炭素が所望の領域に十分に取り込まれなかった場合には、ベース層形成以後の熱プロセスにおいてボロンの拡散が生じ、ベース走行距離や濃度、エミッタ/ベース接合位置をコントロールすることができない等の問題が生じることがあった。
【0008】
本発明は上記の点に鑑みてなされたものであり、シリコン−ゲルマニウム混晶膜を成長させる際に、所望の領域に炭素等の不純物を高精度にドープし、ボロン等の不純物が拡散するのを効果的に抑制できるようにすることを目的とする。
【0009】
【課題を解決するための手段】
本発明の混晶膜の成長方法及び装置は、原料ガスを反応室に導入して、上記反応室内に置かれた基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長方法及び装置を対象とする。そして、シリコン原料ガス、ゲルマニウム原料ガス、ボロン等の第1の不純物原料ガス、第1の不純物の混晶膜中での拡散を抑制するための炭素等の第2の不純物原料ガスを用いてシリコン−ゲルマニウム混晶膜を成長させる際に、第2の不純物原料ガスの供給タイミングを第1の不純物原料ガスの供給タイミングに対して早く設定し、シリコン−ゲルマニウム混晶膜の任意の深さ領域で第2の不純物の濃度を第1の不純物の濃度と同等、若しくは、上記第1の不純物の濃度より高くするようにした。
【0011】
【発明の実施の形態】
以下、図面を参照して、本発明の混晶膜の成長方法、装置、及び半導体装置の諸実施形態について説明する。
【0012】
(本発明の作用原理)
本発明者らは、鋭意研究を重ねた結果、以下に述べる作用原理に基づいてシリコン−ゲルマニウム混晶膜を成長させることにより、所望の領域に炭素等の不純物を高精度にドープし得るとの結論を得るに至った。
【0013】
シリコン−ゲルマニウム混晶膜の成長処理では、詳細は後述するが、シリコン原料ガス、ゲルマニウム原料ガス、ボロン原料ガス、炭素原料ガスが、一のガス供給配管を介して気相エピタキシャル成長処理が行われる反応室へと導入される。
【0014】
炭素等の不純物濃度は低濃度であることが求められることから、その原料ガスの流量は低流量とされていた。その結果、ガス供給配管の長さ等によっては、所望の領域にて不純物を取り込みにくくなり、所望の濃度よりも膜中の濃度が低くなることが懸念される。これは、低流量に流量制御された原料ガスがガス供給配管を介して反応室に到達するまでに応答遅れが生じ、所望のドープ位置から遅れて膜中に取り込まれるためであると考えられる。
【0015】
一方、シリコン−ゲルマニウム混晶膜への炭素の添加濃度を所定濃度に調節する必要はあるので、単純に炭素原料ガスの流量を増やすだけでは上記のような応答遅れを解決することにはならない。
【0016】
そこで、以下に述べる各実施形態のように、シリコン−ゲルマニウム混晶膜を成長させる際に、膜中への炭素の添加濃度を所定濃度に調節する条件下で、炭素原料ガスの流量を高くするとともに供給濃度を低くするようにしたものである。
【0017】
(第1の実施形態)
図1〜9を参照して、本発明の混晶膜の成長方法、装置、及び半導体装置の第1の実施形態について説明する。まず、図2〜4を参照して、npn型ヘテロ接合バイポーラトランジスタHBTの製造方法の一例について説明する。図2(a)に示すように、p型のシリコン半導体基板101の表層にリン等のn型不純物をイオン注入して、n+拡散領域102を形成する。このn+拡散領域102がコレクタ層として機能することになる。
【0018】
続いて、いわゆるLOCOS法により半導体基板101の素子分離領域にフィールド酸化膜103を形成し、活性領域104を形成する。その後、CVD法により全面にシリコン酸化膜105を形成し、その上にCVD法により多結晶シリコン膜106を形成した後、更にその上にCVD法によりシリコン酸化膜107を形成する。
【0019】
続いて、図2(b)に示すように、フォトリソグラフィー及びそれに続くドライエッチングにより、シリコン酸化膜105、多結晶シリコン膜106、及びシリコン酸化膜107からなる多層膜のうちベース層を形成すべき領域を加工し、n+拡散領域102の表面の一部を露出させるベース開口部108をパターン形成する。多結晶シリコン膜106は、後の工程で形成されるベース層の引き出し層110とされる。
【0020】
続いて、図2(c)に示すように、ベース開口部108の底部及び内壁を覆うようにシリコン酸化膜107の全面にシリコン−ゲルマニウム混晶膜109を気相エピタキシャル成長させる。このとき、シリコン−ゲルマニウム混晶膜109は、ベース開口部108の底で露出したn+拡散領域102の表面を覆う底部109aが単結晶に、その他の部位(後の工程で形成されるシリコン−ゲルマニウム混晶膜109の側壁部109bを含む)が多結晶に自己整合的に形成される。なお、シリコン−ゲルマニウム混晶膜109の気相エピタキシャル成長処理の詳細については後述する。
【0021】
続いて、図3(a)に示すように、ベース開口部108内を埋め込む膜厚に全面にマスク材となるフォトレジスト111を塗布する。
【0022】
続いて、図3(b)に示すように、フォトレジスト111の全面を異方性エッチングし、ベース開口部108の所定深さのみにフォトレジスト111を残す。
【0023】
続いて、図3(c)に示すように、フォトレジスト111をマスクとしてシリコン−ゲルマニウム混晶膜109を異方性ドライエッチングし、ベース開口部108内のみにシリコン−ゲルマニウム混晶膜109をフォトレジスト111に倣った深さまで残す。
【0024】
そして、図4(a)に示すように、フォトレジスト111を灰化処理等により除去することにより、単結晶からなる平坦な底部109aと当該底部109aに対して垂直となる多結晶からなる側壁部109bとが一体形成されてなるベース層112が形成される。ベース層112は、ベース引き出し層110と側壁部109bを介して電気的に接続されることになる。
【0025】
続いて、図4(b)に示すように、CVD法により全面にシリコン酸化膜を堆積し、その全面を異方性エッチング(エッチバック)することにより、ベース層112の底部109aの中央部位の表面を露出させ、残りの底部109a上から側壁部109b及びシリコン酸化膜107上を覆うサイドウォール113を形成する。サイドウォール113は、ベース層112のベース開口部108の部位をテーパ状に開口する。
【0026】
続いて、図4(c)に示すように、CVD法により全面にn型多結晶シリコン膜又はアモルファスシリコン膜を堆積し、これをフォトリソグラフィー及びそれに続くドライエッチングにより加工して、底部位でベース層112の底部109aと接続されるエミッタ層114を形成する。このとき、n型多結晶シリコン膜又はアモルファスシリコン膜を堆積する際の熱の作用及びその後の熱処理により、その中に含有されたn型不純物の一部がベース層112の底部109aの表層に拡散し、浅い接合が形成される。これにより、ベース層112−エミッタ層114間のより確実な接続がなされることになる。
【0027】
しかる後、層間絶縁膜や配線層等の形成を経て、本実施形態のHBTを完成させる。
【0028】
以下、HBTのベース層112となるシリコン−ゲルマニウム混晶膜109の気相エピタキシャル成長処理について説明する。
【0029】
図1を参照して、シリコン−ゲルマニウム混晶膜の成長装置の概略構成について説明する。石英製の反応室1には、基板2を載置するための基板保持手段であるサセプタ3が設けられており、このサセプタ3が回転軸3aにより回転自在とされている。また、反応室1の天井部及び床部には、基板2を加熱するための加熱手段であるタングステンハロゲンランプ4が配設されている。
【0030】
また、真空ロードロック室5及びウェハ搬送チャンバが備えられており、ゲートバルブ5aを介して反応室1に接続されている。真空ロードロック室5は減圧のための配管6及びバルブ7を介して真空排気を行うための減圧手段であるドライポンプ8に接続されている。また、反応室1は排気のための配管10及びバルブ11を介してドライポンプ8に接続されている。
【0031】
反応室1にはガス供給配管12が接続されており、ガス供給配管12に対してシリコン(Si)原料ガス供給手段であるガスボンベ13、マスフローコントローラ18、バルブ23と、ゲルマニウム(Ge)原料ガス供給手段であるガスボンベ14、マスフローコントローラ19、バルブ24と、ボロン(B:ホウ素)原料ガス供給手段であるガスボンベ15、マスフローコントローラ20、バルブ25と、炭素(C)原料ガス供給手段であるガスボンベ16、マスフローコントローラ21、バルブ26とがバルブ28を介して並列に接続されている。バルブ28はガス排気配管29を介してドライポンプ8に接続されており、各原料ガスをガス供給配管12を介して反応室1へと供給するか、排気するかを切り換える。なお、この例ではボロンを使用するが、リンを使用することも可能である。
【0032】
さらに、ガス供給配管12には、キャリアガスとして供給する水素ガス(H2)の供給手段であるガスボンベ17、マスフローコントローラ22、バルブ27が接続されている。
【0033】
以上述べたように構成された装置では、ガス供給配管12の径が0.635[cm](1/4[インチ])程度で、バルブ28から反応室1までの長さが1.5[m]以上とされている。ガス供給配管12の長さが1.5[m]以上とされているのは、反応室1や各原料ガス供給手段の配置関係等の装置構成上の理由とともに、各原料ガスを十分に混合させるための距離を稼ぐことが理由の一つとされている。
【0034】
また、本実施形態では、シリコン原料ガスとしてモノシラン(SiH4)を使用し、ガスボンベ13のガス濃度が100[%]とされている。また、ゲルマニウム原料ガスとしてゲルマン(Gen2n+2)を使用し、ガスボンベ14のガス濃度が1.5[%]とされている。また、ボロン原料ガスとしてジボラン(B26)を使用し、ガスボンベ15のガス濃度が100[ppm]とされている。また、炭素原料ガスとしてメチルシラン(CH3SiH3)を使用し、ガスボンベ16のガス濃度が1.0[%]とされている。
【0035】
次に、シリコン−ゲルマニウム混晶膜109を気相エピタキシャル成長させる手順について説明する。図2(b)に示すように、シリコン−ゲルマニウム混晶膜109の成長前では、シリコン半導体基板101上にシリコン酸化膜105、多結晶シリコン膜106、シリコン酸化膜107の三層が形成されており、ベース開口部108にシリコン半導体基板101の表面の一部が露出した状態となっている。
【0036】
なお、本実施形態では、ブランケット成長を例として説明する。ブランケット成長では成長温度以外は通常のシリコンエピタキシャル層と同様に均一なシリコン−ゲルマニウム混晶エピタキシャル層を容易に成長させることができる。ただし、成長後に、不要な部分を除去する必要がある。
【0037】
まず、シリコン半導体基板101等に付着する有機物やパーティクルを除去するためにSC1(H22/NH4OH/H2O=2/1/110)により40℃程度の温度下で洗浄処理を行う。さらに、金属汚染物及びベース開口部108のシリコン表面に形成された自然酸化膜を5%程度に薄めたフッ化水素(HF)を含む洗浄液により除去する。その後、常圧或いは減圧下でイソプロピルアルコール(IPA)を用いて乾燥させる。
【0038】
一方、真空ロードロック室5を大気圧にした後(ゲートバルブ5aは閉めておく)、図2(b)に示した状態の基板(以下、基板2とする)を上記IPA乾燥後10分以内に真空ロードロック室5に導入し、バルブ7を開けてドライポンプ8により真空ロードロック室5の真空排気を行う。
【0039】
また、バルブ11を開けてドライポンプ8により反応室1の真空排気を行い、反応室1を1.1×104[Pa](80[Torr])程度の圧力とする。反応室1にはガス供給配管12を介して水素ガスを20[mls]程度の流量で供給しておき、タングステンハロゲンランプ4により1170[℃]程度まで昇温させ、塩化水素ガス(HCl)を供給して反応室1内のクリーニングを行う。
【0040】
その後、反応室1に水素ガスを20[mls]程度の流量で供給しつつ、550[℃]程度まで降温させた後、ゲートバルブ5aを開けてサセプタ3上に基板2を載置してゲートバルブ5aを閉める。
【0041】
次に、反応室1に水素ガスを20[mls]程度の流量で供給しつつ、反応室1の真空排気を行い、反応室1を1.1×104[Pa](80[Torr])程度の圧力とした後、タングステンハロゲンランプ4により基板2の表面温度を800〜900[℃]程度まで昇温させて、シリコン表面に形成された自然酸化膜を水素還元により除去する。この自然酸化膜の除去処理はサセプタ3とともに基板2を回転させながら行う。
【0042】
続いて、図5に示すプロファイルに従ってシリコン−ゲルマニウム混晶膜109の底部109aを気相エピタキシャル成長させる。この混晶膜の成長処理もサセプタ3とともに基板2を回転させながら行う。
【0043】
本実施形態では、図5に示すように、ゲルマニウム(Ge)濃度をコレクタ層側からエミッタ層側へと連続的に変える傾斜型のプロファイルに従ってシリコン−ゲルマニウム混晶膜109を成長させる。
【0044】
すなわち、シリコン−ゲルマニウム混晶膜の歪状態を維持するようにゲルマニウム(Ge)濃度を10〜20[%]程度で均一にする濃度均一層を形成後(図5中領域a)、ゲルマニウム(Ge)濃度をエミッタ層側に向かって徐々に低下させ(図5中領域b)、その後0[%]まで低下させる(図5中領域c)。
【0045】
ベース層のコレクタ層側のゲルマニウム(Ge)組成比が増加すると、ベース走行時間が短くなる傾向がある。また、ベース層のエミッタ層側のゲルマニウム(Ge)組成比が増加するとベース走行時間が長くなる傾向がある。したがって、上記のようにベース層のゲルマニウム(Ge)濃度をコレクタ層側からエミッタ層側へと連続的に減少させることにより、ベース走行時間を短くして高速での動作が可能となる。
【0046】
また、ゲルマニウム(Ge)濃度一定領域の途中から0[%]まで低下させるまでの間ボロン(B)をドープする(図5中領域d)。ボロン(B)濃度はキャリア濃度と移動度との関係から1×1019〜1×1020[atoms/cm3]程度とする。
【0047】
また、ボロン(B)をドープする領域にはボロン(B)の拡散を防止するために炭素(C)を1×1020[atoms/cm3]程度ドープする。
【0048】
その後、キャップシリコン層を形成する。キャップシリコン層は、エミッタ/ベース接合場所をコントロールし、エミッタ/ベースリークが起きないようにするとともに、シリコン−ゲルマニウム混晶膜の表面変質を抑えるために必要とされる。
【0049】
上記プロファイルに従って成長処理を行うために、反応室1への水素ガスの供給(流量20[mls]程度)及び反応室1の真空排気を続けつつ、タングステンハロゲンランプ4を調整して、基板2の表面温度を700[℃]程度まで降温させる。
【0050】
そして、バッファ層を形成するために、反応室1への水素ガスの供給(流量20[mls]程度)及び反応室1の真空排気を継続しつつ、シリコン原料ガスである100[%]モノシランをガス供給配管12を介して導入してシリコン膜を成膜する。このとき、シリコン原料ガスの流量をマスフローコントローラ18により50[sccm]程度に調整し、所定時間バッファ層を成膜する。
【0051】
次に、シリコン−ゲルマニウム混晶膜を成長させるために、タングステンハロゲンランプ4を調整して反応室1内(基板2)の温度を650[℃]程度まで下げ、シリコン原料ガスである100[%]モノシランとゲルマニウム原料ガスである1.5[%]ゲルマンとをガス供給配管12を介して導入する。このとき、所望のゲルマニウム組成比の混晶膜が得られるように、シリコン原料ガスの流量をマスフローコントローラ18により20[sccm]程度に、ゲルマニウム原料ガスの流量をマスフローコントローラ19により50[sccm]程度に調整し、103[s]程度成膜する。
【0052】
続いて、シリコン原料ガス及びゲルマニウム原料ガスの導入を継続しつつ、ボロン原料ガスである100[ppm]ジボランをガス供給配管12を介して導入する。このとき、1×1019〜1×1020[atoms/cm3]程度の濃度となるようにボロン原料ガスを水素希釈するとともに流量をマスフローコントローラ20により34[sccm]程度に調整する。
【0053】
ここで、ボロン拡散抑制に必要とされる炭素原料ガスである1[%]メチルシランを、シリコン−ゲルマニウム混晶膜の2〜5[nm]程度の成膜分、時間換算して25[s]程度だけボロン原料ガスであるジボランよりも先出しする。このとき、炭素原料ガスの流量をマスフローコントローラ21により9[sccm]程度に調整する。
【0054】
続いて、ゲルマニウム濃度傾斜領域の成長に移るため、ゲルマニウム原料ガスである1.5[%]ゲルマンの流量をマスフローコントローラ24により連続的に減少させていく。その間、ボロン原料ガスである希釈されたジボラン及び炭素原料ガスである1.0[%]メチルシランは継続して反応室1に導入する。
【0055】
その後、ゲルマニウム原料ガスである1.5[%]ゲルマンの流量を0[sccm]とすると同時にボロン原料ガスである希釈されたジボランの流量も0[sccm]とする。なお、炭素原料ガスである1.0[%]メチルシランはそのまま流量を変えずに反応室1に導入し、ゲルマニウム(Ge)0[%]の状態で2[nm]程度の膜厚で成長させる。
【0056】
なお、ベース厚はベース走行距離を決めるため制御されなければならない。図6に示すように、シリコン−ゲルマニウム混晶膜の成膜レートはボロン濃度、換言すればボロン流量に依存することが確認されている。炭素ガス濃度を0.15[%]に固定した条件下では、ボロン濃度1×1019[atoms/cm3]あたり1[%]以下程度と弱い相関ではあるが、シリコン−ゲルマニウム混晶膜の成膜レートがボロン濃度(ボロン流量)に比例して上昇するので、この点を考慮して成膜時間を設定する。
【0057】
次に、キャップシリコン層を形成するために、タングステンハロゲンランプ4により700[℃]程度の温度で安定させて、シリコン原料ガスである100[%]モノシランをガス供給配管12を介して導入する。このとき、シリコン原料ガスの流量をマスフローコントローラ18により50[sccm]程度の流量に調整し、50[nm]程度の膜厚でキャップシリコン層を形成する。
【0058】
以上述べた本実施形態のプロセスにより、シリコン−ゲルマニウム混晶膜に濃度約0.15[%]の炭素を添加することができる。したがって、ベース層形成以後の熱工程においてボロンのTED(Transient Enhanced Diffusion)に伴うベース幅増大(濃度減)を抑制することができる。なお、ボロンの拡散を十分に抑制するためには炭素濃度を0.3[%]程度とするのが理想的であり、炭素濃度を高くするよう設定してもかまわない。ただし、炭素濃度が高いほどトランジスタ特性が劣化してしまうため、炭素濃度は0.5[%]以下とする。
【0059】
しかも、本実施形態のプロセスにより、図7のSIMS分析結果に示すように、炭素(C)とボロン(B)とのシリコン−ゲルマニウム混晶膜中への取り込みにずれが生じないようにして、シリコン−ゲルマニウム混晶膜の任意の深さ領域で炭素の濃度をボロンの濃度より高くしたので、ベース層形成以後の熱プロセスにおいてボロンの拡散を効果的に抑制することができ、例えばベース走行距離や濃度、エミッタ/ベース接合位置を的確にコントロールすることができる。なお、炭素の濃度をボロンの濃度と同等とすることでも同様の効果が得られる。
【0060】
図11には、炭素(C)とボロン(B)との膜中への取り込みにずれが生じていることを示すSIMS分析結果を示す。この結果は、ガス供給配管の径が0.635[cm](1/4[インチ])程度で、長さが1.5[m]以上とされている点は上記第1の実施形態と同じであるが、炭素原料ガスであるメチルシランのガスボンベガス濃度を10[%]とし、炭素原料ガスの流量をマスフローコントローラ21により5[sccm]程度に調整した場合のものである。また、炭素原料ガスとボロン原料ガスとを同時にガス供給配管に供給している。
【0061】
この例では、炭素原料ガスの流量が低流量であるため、炭素原料ガスがガス供給配管12を介して即時に反応室1まで到達できずに応答遅れが生じたものと考えられる。そのため、炭素が各領域に十分に取り込まれずに、ベース層形成以後の熱プロセスにおいてボロンの拡散が生じ、ベース走行距離や濃度、エミッタ/ベース接合位置をコントロールすることができない等の問題が生じることがあった。
【0062】
それに対して、図7には、本実施形態のプロセスにより成長させたシリコン−ゲルマニウム混晶膜のSIMS分析結果を示したが、既述したように、炭素原料ガスであるメチルシランのガスボンベガス濃度を1.0[%]とし、炭素原料ガスの流量をマスフローコントローラ21により9[sccm]程度に調整している。また、炭素原料ガスをボロン原料ガスよりも先出しして、炭素原料ガスのガスボンベ16からの供給タイミングをボロン原料ガスのガスボンベ15からの供給タイミングに対して早くしている。
【0063】
このように、シリコン−ゲルマニウム混晶膜への炭素の添加濃度を所定濃度(本実施形態では0.15[%])に調節する条件下で、炭素原料ガスの供給濃度を低くし、その分流量を稼ぐことにより、上記のような応答遅れをなくすことができる。したがって、シリコン−ゲルマニウム混晶膜の任意の深さ領域で炭素の濃度をボロンの濃度と同等若しくは高くして、熱プロセスにおけるボロンの拡散を効果的に抑制することができる。
【0064】
炭素のボロンに対する応答遅れは、1.1×104[Pa](80[Torr])の圧力下において、ガス供給配管の径が0.635[cm](1/4[インチ])程度で、長さが1.5[m]以上とされている場合、総量110[sccm]の原料ガスの流量に対して5[sccm]以下程度の流量で生じると考えられる。
【0065】
図8、9を参照して、応答遅れ時間を見積もった例を説明する。図8は、シリコン(Si)原料ガスであるモノシランと、ゲルマニウム(Ge)原料ガスであるゲルマンと、炭素(C)原料ガスであるメチルシランとを同時出しにて成長させたシリコン−ゲルマニウム混晶膜のSIMS分析結果である。同図に示すのは、炭素原料ガスである10[%]メチルシランの流量を2[sccm]とした場合の結果である。このSIMS分析結果において、ゲルマニウムの濃度が飽和する深さから炭素の濃度が飽和するまでの距離と成膜レートとから応答遅れ[s]を見積もった。
【0066】
図9には、炭素原料ガスである10[%]メチルシランの流量と上記のようにSIMS分析結果から見積もった応答遅れ[s]との関係を示す。例えば、10[%]メチルシランを炭素原料ガスとして使用し、シリコン−ゲルマニウム混晶膜に濃度0.3[%]以上の炭素を添加する場合、炭素原料ガスの流量は2[sccm]とすれば十分であるが、この場合、図9に示すように応答遅れが激しく、膜中濃度が均一とならないことが分かる。
【0067】
(第2の実施形態)
図10には、第2の実施形態の混晶膜の成長装置の概略構成を示す。以下では、上記第1の実施形態との相違点のみを説明し、第1の実施形態と同一部分についての説明は省略する。
【0068】
図10に示すように、炭素原料ガス供給手段であるガスボンベ16、マスフローコントローラ21、バルブ26に、水素ガス供給手段であるガスボンベ30、マスフローコントローラ31、バルブ32が並列に接続されている。
【0069】
また、上記第1の実施形態では炭素原料ガスであるメチルシランのガスボンベガス濃度を1.0[%]としたが、本実施形態ではメチルシランのガス濃度を10[%]程度としている。
【0070】
このようにした第2の実施形態では、炭素原料ガスである10[%]メチルシランを水素ガスにより希釈、例えば上記第1の実施形態と同様に1.0[%]メチルシランとなるよう希釈してバルブ28からガス供給配管12に供給する。したがって、上記第1の実施形態と同様に、シリコン−ゲルマニウム混晶膜に所定濃度(本実施形態では0.15[%])の炭素を添加するという条件下で、炭素原料ガスの供給濃度を低くし、その分流量を稼ぐことにより、シリコン−ゲルマニウム混晶膜の任意の深さ領域で炭素の濃度をボロンの濃度と同等若しくは高くして、熱プロセスにおけるボロンの拡散を効果的に抑制することができる。
【0071】
なお、上記第1、2の実施形態では、炭素原料ガスとしてメチルシランを用いたが、アセチレン(C22)、エチレン( 2 4 )、プロペン(C36)、等を用いてもよい。ただし、アセチレン、エチレン、プロペン等のガスは、メチルシランに比べて分解温度が高いために大流量が必要とされ、導入効率が悪くなる。また、大流量が必要であるという性質上、反応室や配管内に反応生成物が付着しやすくなり、コスト面、メンテナンス面等で劣る。
【0072】
最近では単結合(C−C)を持たないメチルシランガスが主流とされている。かかるメチルシランは分解効率が高いので、シリコン−ゲルマニウム混晶膜の低温成長が可能となる。成長温度の低温化は、シリコン−ゲルマニウム混晶膜表面モフォロジと結晶性向上のために必須とされ、メチルシランを用いる利点は多い。
【0073】
また、上記実施形態では、1.3×103〜1.7×104[Pa](10〜180[Torr])の圧力下でシリコン−ゲルマニウム混晶膜をエピタキシャル成長させたが、その理由は、UHV法等の高真空下でのエピタキシャル成長と比較して成長速度が速くなり、生産性が大幅に向上するからである。
【0074】
また、上記実施形態では、550〜750[℃]の温度下でシリコン−ゲルマニウム混晶膜をエピタキシャル成長させたが、その理由は主としてシリコン−ゲルマニウム混晶膜の臨界膜厚によるものである。高速化を図るためには、ゲルマニウム濃度を15[%]以上とする必要があるが、成膜温度とともに薄い膜厚では格子緩和が起こってしまう。750[℃]では20[nm]で臨界膜厚に達するため現実的ではない。また、550[℃]では生産性を考慮すると現実的ではない。
【0075】
以下、本発明の諸態様を付記としてまとめて記載する。
【0076】
(付記1) 原料ガスを反応室に導入して、上記反応室内に置かれた基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長方法であって、上記原料ガスは、シリコン原料ガス、ゲルマニウム原料ガス、第1の不純物原料ガス、上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを含み、上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度を上記第1の不純物の濃度と同等若しくは高くすることを特徴とする混晶膜の成長方法。
【0077】
(付記2) 上記第1の不純物原料ガスはボロン又はリン原料ガスであることを特徴とする付記1に記載の混晶膜の成長方法。
【0078】
(付記3) 上記第2の不純物原料ガスは炭素原料ガスであることを特徴とする付記1又は2に記載の混晶膜の成長方法。
【0079】
(付記4) 上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度を上記第1の不純物の濃度と同等若しくは高くするように上記第2の不純物原料ガスの供給濃度、流量、上記第2の不純物原料ガス供給源からの供給タイミングの少なくともいずれか一つを定めることを特徴とする付記1〜3のいずれか1項に記載の混晶膜の成長方法。
【0080】
(付記5) 上記シリコン−ゲルマニウム混晶膜への上記第2の不純物の添加濃度を所定濃度に調節する条件下で、上記第2の不純物原料ガスの流量を高くするとともに供給濃度を低くすることを特徴とする付記1〜4のいずれか1項に記載の混晶膜の成長方法。
【0081】
(付記6) 上記第2の不純物原料ガス供給源からの供給タイミングを上記第1の不純物原料ガス供給源からの供給タイミングに対して早くすることを特徴とする付記1〜5のいずれか1項に記載の混晶膜の成長方法。
【0082】
(付記7) 上記第2の不純物原料ガス供給源からの供給を止めるタイミングを上記第1の不純物ガス供給源からの供給を止めるタイミングに対して遅くすることを特徴とする付記1〜6のいずれか1項に記載の混晶膜の成長方法。
【0083】
(付記8) 上記各原料ガスは各ガス供給源から一のガス供給配管を介して上記反応室に導入されることを特徴とする付記1〜7のいずれか1項に記載の混晶膜の成長方法。
【0084】
(付記9) 上記ガス供給配管の長さは1.5[m]以上とされていることを特徴とする付記8に記載の混晶膜の成長方法。
【0085】
(付記10) 上記第2の不純物原料ガス供給源のガス濃度が10[%]未満とされていることを特徴とする付記1〜9のいずれか1項に記載の混晶膜の成長方法。
【0086】
(付記11) 上記第2の不純物原料ガス供給源の第2の不純物原料ガスは希釈して供給することを特徴とする付記1〜9のいずれか1項に記載の混晶膜の成長方法。
【0087】
(付記12) 上記第2の不純物原料ガスの流量を5[sccm]以上とすることを特徴とする付記1〜11のいずれか1項に記載の混晶膜の成長方法。
【0088】
(付記13) 上記反応室内の温度を550〜750[℃]とすることを特徴とする付記1〜12のいずれか1項に記載の混晶膜の成長方法。
【0089】
(付記14) 上記反応室内の圧力を1.3×103〜1.7×104[Pa]とすることを特徴とする付記1〜13のいずれか1項に記載の混晶膜の成長方法。
【0090】
(付記15) 上記各原料ガスとともにキャリアガスとして水素ガスを供給することを特徴とする付記1〜14のいずれか1項に記載の混晶膜の成長方法。
【0091】
(付記16) 半導体基板上にバイポーラトランジスタのベース層として上記シリコン−ゲルマニウム混晶膜を成長させることを特徴とする付記1〜15のいずれか1項に記載の混晶膜の成長方法。
【0092】
(付記17) 原料ガスを反応室に導入して、上記反応室内に置かれた基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長方法であって、上記原料ガスは、シリコン原料ガス、ゲルマニウム原料ガス、第1の不純物原料ガス、上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを含み、上記シリコン−ゲルマニウム混晶膜への上記第2の不純物の添加濃度を所定濃度に調節する条件下で、上記第2の不純物原料ガスの流量を高くするとともに供給濃度を低くすることを特徴とする混晶膜の成長方法。
【0093】
(付記18) 上記第1の不純物原料ガスはボロン又はリン原料ガスであることを特徴とする付記17に記載の混晶膜の成長方法。
【0094】
(付記19) 上記第2の不純物原料ガスは炭素原料ガスであることを特徴とする付記17又は18に記載の混晶膜の成長方法。
【0095】
(付記20) 上記第2の不純物原料ガス供給源からの供給タイミングを上記第1の不純物原料ガス供給源からの供給タイミングに対して早くすることを特徴とする付記17〜19のいずれか1項に記載の混晶膜の成長方法。
【0096】
(付記21) 上記各原料ガスは各ガス供給源から一のガス供給配管を介して上記反応室に導入されることを特徴とする付記17〜20のいずれか1項に記載の混晶膜の成長方法。
【0097】
(付記22) 上記ガス供給配管の長さは1.5[m]以上とされていることを特徴とする付記21に記載の混晶膜の成長方法。
【0098】
(付記23) 上記第2の不純物原料ガス供給源のガス濃度が10[%]未満とされていることを特徴とする付記17〜22のいずれか1項に記載の混晶膜の成長方法。
【0099】
(付記24) 上記第2の不純物原料ガス供給源の第2の不純物原料ガスは希釈して供給することを特徴とする付記17〜23のいずれか1項に記載の混晶膜の成長方法。
【0100】
(付記25) 上記第2の不純物原料ガスの流量を5[sccm]以上とすることを特徴とする付記17〜24のいずれか1項に記載の混晶膜の成長方法。
【0101】
(付記26) 上記反応室内の温度を550〜750[℃]とすることを特徴とする付記17〜25のいずれか1項に記載の混晶膜の成長方法。
【0102】
(付記27) 上記反応室内の圧力を1.3×103〜1.7×104[Pa]とすることを特徴とする付記17〜26のいずれか1項に記載の混晶膜の成長方法。
【0103】
(付記28) 半導体基板上にバイポーラトランジスタのベース層として上記シリコン−ゲルマニウム混晶膜を成長させることを特徴とする付記17〜27のいずれか1項に記載の混晶膜の成長方法。
【0104】
(付記29) 原料ガスを用いて基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長装置であって、上記基板を保持するための基板保持手段が配設された反応室と、上記原料ガスとしてシリコン原料ガスを供給するためのシリコン原料ガス供給手段と、上記原料ガスとしてゲルマニウム原料ガスを供給するためのゲルマニウム原料ガス供給手段と、上記原料ガスとして第1の不純物原料ガスを供給するための第1の不純物原料ガス供給手段と、上記原料ガスとして上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを供給するための第2の不純物原料ガス供給手段と、上記原料ガスを上記反応室に導入するための一のガス供給配管とを備え、上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度を上記第1の不純物の濃度と同等若しくは高くすることを特徴とする混晶膜の成長装置。
【0105】
(付記30) 原料ガスを用いて基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長装置であって、上記基板を保持するための基板保持手段が配設された反応室と、上記原料ガスとしてシリコン原料ガスを供給するためのシリコン原料ガス供給手段と、上記原料ガスとしてゲルマニウム原料ガスを供給するためのゲルマニウム原料ガス供給手段と、上記原料ガスとして第1の不純物原料ガスを供給するための第1の不純物原料ガス供給手段と、上記原料ガスとして上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを供給するための第2の不純物原料ガス供給手段と、上記原料ガスを上記反応室に導入するための一のガス供給配管とを備え、上記シリコン−ゲルマニウム混晶膜への上記第2の不純物の添加濃度を所定濃度に調節する条件下で、上記第2の不純物原料ガスの流量を高くするとともに供給濃度を低くすることを特徴とする混晶膜の成長装置。
【0106】
(付記31) シリコン−ゲルマニウム混晶膜を有する半導体装置であって、上記シリコン−ゲルマニウム混晶膜には第1の不純物及び上記第1の不純物の拡散を抑制するための第2の不純物がドープされており、上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度が上記第1の不純物の濃度と同等若しくは高くされていることを特徴とする半導体装置。
【0107】
(付記32) 上記第1の不純物はボロン又はリンであることを特徴とする付記31に記載の半導体装置。
【0108】
(付記33) 上記第2の不純物は炭素であることを特徴とする付記31又は32に記載の半導体装置。
【0109】
(付記34) 半導体基板にベース層、エミッタ層、コレクタ層が形成されたバイポーラトランジスタが構成されており、上記ベース層として上記シリコン−ゲルマニウム混晶膜を有することを特徴とする付記31〜33のいずれか1項に記載の半導体装置。
【0110】
【発明の効果】
以上述べたように本発明によれば、例えばシリコン−ゲルマニウム混晶膜にボロン及び炭素をドープするような場合に、第2の不純物原料ガスの供給タイミングを第1の不純物原料ガスの供給タイミングに対して早く設定することにより、シリコン−ゲルマニウム混晶膜の任意の深さ領域で炭素の濃度をボロンの濃度と同等、若しくは、ボロンの濃度より高くして、熱プロセスにおけるボロンの拡散を効果的に抑制することができる。
【図面の簡単な説明】
【図1】第1の実施形態の混晶膜の成長装置の概略構成を示す図である。
【図2】実施形態のヘテロ接合バイポーラトランジスタの製造方法を工程順に示す概略断面図である。
【図3】実施形態のヘテロ接合バイポーラトランジスタの製造方法を工程順に示す概略断面図である。
【図4】実施形態のヘテロ接合バイポーラトランジスタの製造方法を工程順に示す概略断面図である。
【図5】シリコン−ゲルマニウム混晶膜のプロファイルを示す図である。
【図6】シリコン−ゲルマニウム混晶膜の成膜レートとボロン流量との関係を示す特性図である。
【図7】本実施形態のシリコン−ゲルマニウム混晶膜のSIMS分析結果を示す図である。
【図8】モノシランとゲルマンとメチルシランとを同時出しにて成長させたシリコン−ゲルマニウム混晶膜のSIMS分析結果を示す図である。
【図9】10[%]メチルシランの流量と見積もった応答遅れ[s]との関係を示す図である。
【図10】第2の実施形態の混晶膜の成長装置の概略構成を示す図である。
【図11】従来例のシリコン−ゲルマニウム混晶膜のSIMS分析結果を示す図である。
【符号の説明】
1 反応室
2 基板
3 サセプタ
4 タングステンハロゲンランプ
5 真空ロードロック室
8 ドライポンプ
12 ガス供給配管
13〜17 ガスボンベ
18〜22 マスフローコントローラ
23〜27 バルブ
28 バルブ
30 ガスボンベ
31 マスフローコントローラ
32 バルブ
101 シリコン半導体基板
102 n+拡散領域
103 フィールド酸化膜
104 活性領域
105 シリコン酸化膜
106 多結晶シリコン膜
107 シリコン酸化膜
108 ベース開口部
109 シリコン−ゲルマニウム混晶膜
109a 底部
109b 側壁部
110 引き出し層
111 フォトレジスト
112 ベース層
113 サイドウォール
114 エミッタ層

Claims (3)

  1. 原料ガスを反応室に導入して、上記反応室内に置かれた基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長方法であって、
    上記原料ガスは、シリコン原料ガス、ゲルマニウム原料ガス、第1の不純物原料ガス、上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを含み、
    上記第2の不純物原料ガスの供給タイミングを上記第1の不純物原料ガスの供給タイミングに対して早く設定、上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度を、上記第1の不純物の濃度と同等、若しくは、上記第1の不純物の濃度より高くすることを特徴とする混晶膜の成長方法。
  2. 上記各原料ガスは各ガス供給源から一のガス供給配管を介して上記反応室に導入されることを特徴とする請求項1に記載の混晶膜の成長方法。
  3. 原料ガスを用いて基板上にシリコン−ゲルマニウム混晶膜を成長させる混晶膜の成長装置であって、
    上記基板を保持するための基板保持手段が配設された反応室と、
    上記原料ガスとしてシリコン原料ガスを供給するためのシリコン原料ガス供給手段と、
    上記原料ガスとしてゲルマニウム原料ガスを供給するためのゲルマニウム原料ガス供給手段と、
    上記原料ガスとして第1の不純物原料ガスを供給するための第1の不純物原料ガス供給手段と、
    上記原料ガスとして上記第1の不純物の混晶膜中での拡散を抑制するための第2の不純物原料ガスを供給するための第2の不純物原料ガス供給手段と、
    上記原料ガスを上記反応室に導入するための一のガス供給配管とを備え、
    上記第2の不純物原料ガスの供給タイミングを上記第1の不純物原料ガスの供給タイミングに対して早く設定、上記シリコン−ゲルマニウム混晶膜の任意の深さ領域で上記第2の不純物の濃度を、上記第1の不純物の濃度と同等、若しくは、上記第1の不純物の濃度より高くすることを特徴とする混晶膜の成長装置。
JP2002053533A 2002-02-28 2002-02-28 混晶膜の成長方法及び装置 Expired - Fee Related JP3914064B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002053533A JP3914064B2 (ja) 2002-02-28 2002-02-28 混晶膜の成長方法及び装置
US10/288,515 US6806158B2 (en) 2002-02-28 2002-11-06 Mixed crystal layer growing method and device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002053533A JP3914064B2 (ja) 2002-02-28 2002-02-28 混晶膜の成長方法及び装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006287928A Division JP4404888B2 (ja) 2006-10-23 2006-10-23 混晶膜の成長方法

Publications (2)

Publication Number Publication Date
JP2003257868A JP2003257868A (ja) 2003-09-12
JP3914064B2 true JP3914064B2 (ja) 2007-05-16

Family

ID=27750921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002053533A Expired - Fee Related JP3914064B2 (ja) 2002-02-28 2002-02-28 混晶膜の成長方法及び装置

Country Status (2)

Country Link
US (1) US6806158B2 (ja)
JP (1) JP3914064B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163394A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden kristalliner Schichten und auf kristallinen Substraten
DE60332344D1 (de) * 2002-05-29 2010-06-10 Nxp Bv Verfahren zur herstellung eines sige heteroübergang-bipolartransistors
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
TW200531157A (en) * 2004-02-10 2005-09-16 Renesas Tech Corp Method for manufacturing semiconductor device
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
KR100706798B1 (ko) * 2005-09-28 2007-04-12 삼성전자주식회사 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
KR101369355B1 (ko) * 2006-07-31 2014-03-04 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 층 형성 동안에 형태를 제어하는 방법
CN103981568A (zh) 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
US8598020B2 (en) * 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163013A1 (en) * 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6905542B2 (en) * 2001-05-24 2005-06-14 Arkadii V. Samoilov Waveguides such as SiGeC waveguides and method of fabricating the same

Also Published As

Publication number Publication date
US20030162370A1 (en) 2003-08-28
US6806158B2 (en) 2004-10-19
JP2003257868A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
US6905972B2 (en) Semiconductor device and method for manufacturing the same
JP3914064B2 (ja) 混晶膜の成長方法及び装置
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US5266504A (en) Low temperature emitter process for high performance bipolar devices
TW511129B (en) Manufacturing method for semiconductor device
JP2003168689A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2005011915A (ja) 半導体装置、半導体回路モジュールおよびその製造方法
JPH0744189B2 (ja) インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ
US20080023725A1 (en) Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
JPH04219927A (ja) 半導体装置の製造方法
JP2006196564A (ja) 半導体装置及びその製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP2000077425A (ja) バイポーラトランジスタ
JPWO2011078240A1 (ja) ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
US7556048B2 (en) In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor
JP4404888B2 (ja) 混晶膜の成長方法
JPH04106980A (ja) 半導体装置及びその製造方法
JP2003318187A (ja) バイポーラトランジスタの製造方法
JP2004193454A (ja) 半導体装置およびその製造方法
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
Dutartre Silicon epitaxy: new applications
JP2956616B2 (ja) 半導体装置の製造方法
JP2004221195A (ja) 半導体装置および半導体装置の製造方法
JPH09213635A (ja) ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JP2008186899A (ja) 半導体装置、並びにバイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070201

R150 Certificate of patent or registration of utility model

Ref document number: 3914064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees