JP2000077425A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2000077425A JP2000077425A JP10249358A JP24935898A JP2000077425A JP 2000077425 A JP2000077425 A JP 2000077425A JP 10249358 A JP10249358 A JP 10249358A JP 24935898 A JP24935898 A JP 24935898A JP 2000077425 A JP2000077425 A JP 2000077425A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- bipolar transistor
- doped
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
に基づくダメージの発生などによりデバイス特性が劣化
しないバイポーラトランジスタを提供することを目的と
する。 【解決手段】 第1の伝導型を有するSiコレクタ層2
と、第2の伝導型を有するSiGeベース層4と、第1
の伝導型を有するSiエミッタ層6とを有する構造のバ
イポーラトランジスタに対して、Siコレクタ層2とS
iGeベース層4との間及びSiGeベース層4とSi
エミッタ層6の間に炭素という電気的に不活性な不純物
を含有する不純物拡散抑制層となるCドープSi層2及
び5を形成することにより、熱処理などの際に発生する
不純物の拡散を抑制する。
Description
ジスタに関する。
構造を持つ物の場合、n型不純物を含むコレクタ層、p
型不純物を含むベース層、n型不純物を含むエミッタ層
から構成されている。高性能のバイポーラトランジスタ
を得るためには、これを構成する上記の各層の不純物プ
ロファイルを可能な限りコントロールし、急峻にする必
要がある。逆に言えば、何らかの要因によって不純物プ
ロファイルが、当初の設計からずれてしまった場合、デ
バイス特性は低下する。特に、ベース領域の不純物が、
コレクタやエミッタ側に拡散してしまった場合、キャリ
アが感じるベース層の厚み(実効的なベース長)が増加
し、高速動作特性や、遮断周波数特性が悪くなる。
は、主として結晶成長中の熱拡散によって引き起こされ
る。通常、バイポーラトランジスタの製造に当たって
は、イオン注入を中心としたドーピング技術を駆使し
て、コレクタ層、ベース層、エミッタ層を順にして形成
してゆく。ところが、このようなイオン注入によるドー
ピング技術では、不純物原子を注入後、不純物を活性化
させるために熱処理を行う必要がある。この熱処理工程
において、不純物原子が活性化すると同時に、不純物原
子が本来存在すべきはずの層の外に拡散してしまう事が
ある。これが熱拡散による不純物プロファイルのくずれ
である。また、イオン注入を用いず、エピタキシャル成
長のみによってコレクタ層、ベース層、エミッタ層を形
成してゆく場合にも、エピタキシャル成長時の基板の加
熱によって各層の不純物プロファイルが崩れてしまう。
さらに、この様な方法でトランジスタを作製した場合、
オートドーピングと呼ばれる現象が問題となる。オート
ドーピングとは、比較的高濃度にドーピングされた下地
の半導体層の上にエピタキシャル層を形成する時に、基
板の加熱によって下地の半導体層中の不純物が一旦雰囲
気ガス中に飛び出し、再び成長中の層に取り込まれると
いう現象をさす。ベースのp型不純物として最もよく用
いられるホウ素(B)の場合、上記の熱拡散やオートド
ーピングを起こし易いことが知られおり、高性能トラン
ジスタを製造するためには、上記の原因による不純物プ
ロファイルのくずれを抑制することが不可欠である。
法によって不純物プロファイルのくずれの抑制を図ろう
とする試みが考えられている。
い、つまり拡散係数の小さい元素を不純物として選ぶ方
法である。
物原子の拡散を最小限におさえるために、できるだけ低
温でエピタキシャル成長を行う方法である。
を抑制するために、電気的に不活性で拡散抑制効果のあ
る窒素(N)原子をp型半導体層(主にはBがドーピン
グされている)ベース領域全域にドーピングする方法で
ある(特開平8−78674号公報)。
ヘテロバイポーラトランジスタにおいて、ベース層全域
にBとともにCをドーピングすることでB原子の拡散を
抑制する方法である(L.D.Lanzarotti
et al, Tech.Dig. Int. Ele
ctron Devices Meet., 249
(1996))。
第1番目の方法の場合、バイポーラトランジスタの製造
に使用できる不純物は限られており、特に、p型不純物
としては、拡散係数の比較的大きなBを使用せざるを得
ない状況にある。また、上記の第2番目の方法だけで
は、充分に不純物拡散を抑制する事は不可能であり、低
温のエピタキシャル成長では半導体層の成長に時間がか
かってしまう。さらに、上記の第3番目の方法では、N
を効率的にドーピングする方法はイオン注入しかなく、
この方法では限られた領域にコントロールしてドーピン
グするのが難しく、N濃度も高いため注入によるダメー
ジも大きくなってしまい、高性能デバイスを作製するの
が困難である。また、上記の第4番目の方法では、Cや
N原子を1×1019/cm3もの高濃度でベース層にド
ーピングするため、ベース層の結晶性が劣化したり、キ
ャリアがベース層を走行中にこれらの不純物によって散
乱され、キャリア寿命が短くなる等の現象が発生し、デ
バイス特性が悪化してしまう。
制とデバイス特性の性能向上を同時に達成する事は非常
に困難である。そこで本発明は、不純物拡散を抑制しつ
つ、しかもイオン注入に基づくダメージの発生などによ
りデバイス特性が劣化しないバイポーラトランジスタを
提供することを主たる目的とする。
めに本発明のバイポーラトランジスタは、高濃度にドー
ピングされたバイポーラトランジスタのベース層を、拡
散抑制効果のある電気的に不活性な不純物、例えばCを
ドーピングされた薄い半導体層で挟む構成となってお
り、この構成により、ベース領域の結晶性の劣化をもた
らすことなく、ベース層からの不純物の拡散を抑制する
ことが可能となる。
制層は、ベース層やコレクタ層やエミッタ層とは独立し
て形成してもよく、ベース層やコレクタ層やエミッタ層
の内部に形成してやってもよい。
の発明のバイポーラトランジスタは、第1の伝導型を有
するコレクタ層と、第2の伝導型を有するベース層と、
第1の伝導型を有するエミッタ層と、前記コレクタ層と
前記ベースとの間及び前記ベース層と前記エミッタ層の
間に形成された電気的に不活性な不純物を含有する不純
物拡散抑制層とを有する構成となっている。
ラトランジスタは、第1の伝導型を有するコレクタ層
と、第2の伝導型を有するベース層と、第1の伝導型を
有するエミッタ層とを有し、前記ベース層中の前記エミ
ッタ層及び前記コレクタ層と接する領域の一部に電気的
に不活性な不純物がドーピングされた不純物拡散抑制層
が形成されていることを特徴とする構成となっている。
ーラトランジスタは、第1の伝導型を有するコレクタ層
と、第2の伝導型を有するベース層と、第1の伝導型を
有するエミッタ層とを有し、前記エミッタ層及び前記コ
レクタ層内部の少なくとも前記ベース層と接する側の領
域に電気的に不活性な不純物がドーピングされた不純物
拡散抑制層が形成されていることを特徴とする構成とな
っている。
純物としては、炭素やフッ素などを挙げることができる
が、エピタキシャル成長する際に結晶中に取り込みやす
い炭素を用いることが好ましい。
るバイポーラトランジスタについて図面を参照しながら
説明する。
の形態1における半導体装置(npn型SiGeヘテロ
バイポーラトランジスタ)の主要部の構造を示す断面図
を示す。なお、上記のようにnpn型SiGeヘテロバ
イポーラトランジスタを例に挙げて説明を行うのは、不
純物の拡散を防止しつつ、不純物添加された層をエピタ
キシャル成長により薄く形成することが望まれるデバイ
スであるからである。但し、本発明がヘテロバイポーラ
トランジスタ以外の一般的なバイポーラトランジスタに
も適用できることは言うまでもない。
ーラトランジスタの製造方法について順を追って説明す
る。
1の前処理について説明する。Si基板1はまず、硫酸
−過酸化水素水混合溶液やアンモニア−過酸化水素水混
合溶液にて洗浄を行い、ウエハー上の付着物を除去す
る。さらに、フッ酸溶液を用いてSi基板1表面の自然
酸化膜を取り去る。
例えば、超高真空化学気相成長法(UHV−CVD法)
によるエピタキシャル装置内に投入する。そして、一
旦、装置内を1×10-9Torr以下の真空にした後、
水素ガス雰囲気中で800℃〜900℃の温度に基板を
加熱し、清浄Si基板1表面を露出させる。
長させるわけであるが、いずれのエピタキシャル層も、
基板を500℃から700℃程度に加熱した状態で行
う。また、望ましくは、原料ガスは装置内で1×10-3
ないし1×10-2Torrの圧力になるように調整して
導入する。
タ層2を数百nm程度の厚さで成長させる。このときコ
レクタ層には5×1016/cm3程度のn型不純物であ
るリン(P)をドーピングする。このため、原料ガスと
しては、Siの原料となるジシラン(Si2H6)ガス
と、不純物の原料となるホスフィン(PH3)ガスを同
時に装置内に導入し、コレクタ層2の成長が終わった段
階で、原料ガスの導入をやめる。なお、不純物であるP
の濃度は、Si2H6ガスとPH3ガスの装置内での分圧
を変えることに制御可能である。上述のようにしてSi
コレクタ層2を形成した後、Si2H6ガスと、Cの原料
であるメチルシラン(SiH3CH3)を装置内に導入
し、不純物拡散抑制のためのCをドーピングしたSi層
3(不純物拡散抑制層)を、20nmないし30nm程
度エピタキシャル成長させる。このエピタキシャル層3
中でのCの濃度は、1×1019/cm3程度になるよう
に、Si2H6ガスとSiH3CH3ガスの分圧を調整す
る。このようなCの濃度にした理由は下記の通りであ
る。すなわち、Cの濃度が1×1018/cm3を下回る
と、不純物(この場合はP)の拡散を十分に抑制する効
果が少なくなってしまい、逆にCの濃度が1×1020/
cm3を上回ると、Cの導入に基づいて不純物拡散抑制
層自体をエピタキシャル成長させる時に欠陥が発生して
しまい、結晶性の良好な層をエピタキシャル成長できな
いからである。
プSi層3の上に、ベース層4を形成する。ベース層
は、Geが10%から30%程度含まれているSiGe
混晶からなっており、p型不純物のBが5×1018/c
m3程度ドーピングされている。ベース層4形成時に
は、原料ガスとして、Si2H6、モノゲルマン(GeH
4)さらにジボラン(B2H6)を同時に装置内に導入す
る。次にベース層4の上に、エピタキシャル成長された
CドープSi層3と同様の方法でCがドーピングされた
Si層5を形成する。最後に、エピタキシャル成長され
たCドープSi層5の上に、5×1017/cm3程度の
濃度のPをドーピングしたSiエミッタ層6を形成す
る。原料ガスは、Siコレクタ層の成長時に用いた物と
同様のSi2H6とPH3ガスである。
におけるバイポーラトランジスタによれば、ベース中の
Bが、コレクタやエミッタ層に拡散するのを抑制できる
だけでなく、コレクタ及びエミッタ層中にドーピングさ
れているP原子がベースへ拡散するのを抑制するような
効果が期待できる。また、エミッタ層をエピタキシャル
成長させている間のB原子のオートドーピングも同時に
抑制することができる。
層のドーピングを全てUHV−CVD法で作製したが、
各層のドーピングをイオン注入法で行ってもよい。この
場合でも、拡散抑制のための半導体層3及び5があるた
め、不純物原子の拡散は抑制できる。
る際にSi2H6、GeH4及びB2H 6を原料ガスとして
用いたが、このベース層形成の初期と終期に上記の原料
ガスに更にSiH3CH3を加えてやれば、ベース層のコ
レクタ層及びエミッタ層と接する領域の一部を不純物拡
散抑制領域として用いることも可能であり、この場合に
は上記のCドープSi層3及び5を形成しなくてもよい
ことになる。
の形態2におけるnpn型SiGeヘテロバイポーラト
ランジスタの主要部の構造を示す断面図を示す。本実施
の形態が上記の実施の形態1と異なるのは、拡散抑制の
ためのCがドープされたSi層が、それぞれコレクタ、
エミッタ内部に形成されている点である。
ーラトランジスタの製造方法について順を追って説明す
る。
Si基板7の洗浄等を行い、エピタキシャル成長を行う
装置内で清浄表面を露出させる。本実施の形態において
も、清浄Si基板表面上に各エピタキシャル層を基板を
500℃から700℃程度に加熱した状態で成長させ、
成長中の原料ガスの圧力は、1×10-3ないし1×10
-2Torrとする。
に導入し、Pだけが5×1016/cm3程度ドーピング
されたSiコレクタ層8を形成する。次にコレクタ層8
の成長終了前に、Si2H6ガスとPH3ガスに加えて、
SiH3CH3ガスを導入し、CとPがドーピングされた
Si層9を20nmないし30nm程度形成する。この
時も上記の実施の形態1の際と同様な理由により、C原
子の濃度は1×1019/cm3程度になるように、Si
H3CH3ガスの圧力を調整する。以上の工程により、コ
レクタ層内部のベース領域と接する側に不純物拡散抑制
領域が形成されたことになる。
018/cm3程度ドーピングされたSiGe混晶(Ge
が10%から30%程度含まれている)をエピタキシャ
ル成長させる。次に装置内に、Si2H6、PH3、Si
H3CH3を入れ、CとPがドーピングされたSiエミッ
タ層11を成長させる。この時、C濃度は1×1019/
cm3、Pの濃度は5×1017/cm3になるように各原
料ガスの分圧を設定しておく。エピタキシャル層11が
20nmないし30nm程度成長したところで、SiH
3CH3ガスの装置への導入を取りやめ、Pだけが5×1
017/cm3程度ドーピングされたSiエミッタ層12
を形成する。以上の工程により、エミッタ層内部のベー
ス領域と接する側に不純物拡散抑制領域が形成されたこ
とになる。
におけるバイポーラトランジスタによれば、ベース中の
Bが、コレクタやエミッタ層に拡散するのを抑制できる
だけでなく、コレクタ及びエミッタ層中にドーピングさ
れているP原子がベースへ拡散するのを抑制するような
効果が期待できる。また、エミッタ層とベース層中に拡
散抑制層5もしくは11が形成されているため、エミッ
タ層をエピタキシャル成長させている間のB原子のオー
トドーピングも同時に抑制できる。
もに説明を行ったが、上記の各実施の形態において、S
iの原料となるガスとしては、上述以外に、モノシラン
(SiH4)、ジクロルシラン(SiH2Cl2)等のガ
スを用いることもでき、n型不純物のガスとしては、ア
ルシン(AsH3)を用いても良い。また、Cの原料ガ
スとしては、メタン、エチレン、アセチレンを用いるこ
とができる。
Geヘテロバイポーラトランジスタを例にとって説明し
たが、本発明による素子構造による不純物の拡散抑制効
果は、ベースにSiを用いたSi−npn型及びpnp
型バイポーラトランジスタに対しても適用できる。さら
に、エピタキシャル成長させたSiやSiGeだけでな
く、ポリシリコンやアモルファスシリコン層においても
同様の効果が期待できる。つまり、不純物をドーピング
したポリシリコン層やアモルファスシリコン層を、Cが
ドーピングしたされた層で挟むことによって、有効に不
純物の拡散を抑制することができるのである。
におけるバイポーラトランジスタによれば、不純物拡散
抑制層には、P等の不純物が一切混入されていないた
め、不純物拡散を最も抑制することができる。
バイス構造でB原子の拡散が抑制されるメカニズムにつ
いて簡単に説明する。まず最初にC原子とB原子を同一
の場所にドーピングした場合のB原子の拡散抑制メカニ
ズムを説明する。SiやSiGe中では、一旦、格子位
置に入ったB原子は、外部から加えられた熱などのエネ
ルギーによって格子間位置にあるSi原子(Si se
lf−interstitial)と入れ替わる。この
格子間位置に達したB原子は、次に格子位置にあるSi
と入れ変わる。この様な過程を繰り返してB原子は次々
と結晶中を拡散してゆくのである。この過程から明らか
なように、B原子が拡散するためには、まず、格子間位
置にあるSi原子の存在が不可欠である。ところが、B
原子とともにC原子をSiやSiGe中に同時にドーピ
ングしてやると、C原子が格子間位置にあるSi原子と
入れ替わってしまい(C原子が格子間位置Siを消費す
る)、格子間位置にあるSi原子の濃度が減少する。
位置Siが存在しなくなるので拡散できなくなるのであ
る。
Bをドープした層をCをドープした層で挟んだ場合のB
の拡散抑制メカニズムを説明する。この構造において、
Bがコレクタ側やエミッタ側に拡散していく場合、B原
子は、まずC原子がドーピングしてある領域を通過しな
ければならない。しかしながら、C原子がドーピングし
てある領域には、B原子の拡散に必要な格子間位置Si
の濃度が低くなっており、この領域を通り抜けて拡散し
ていく確率は低くなる。つまり、B原子にとってC原子
がドーピングしてある領域が一種の障壁のようになって
おり、拡散が起こりにくいのである。ベース層の内部で
もB原子自体が動きにくい状態になっており、このよう
な効果によっても不純物のベース領域からの外方拡散が
抑制されているものと考えられる。
記実施の形態のように均一に不純物をベースにドーピン
グした場合だけでなく、傾斜的にドーピングしたような
不純物プロファイルを持つベース層においても、不純物
プロファイルの崩れを抑制できる。
ジスタによれば、高濃度に不純物がドーピングされた半
導体中の不純物拡散が抑制され、不純物プロファイルが
急峻となる。これにより、目的としたデバイス特性を有
する半導体装置を再現性よく製造することが可能とな
る。
ンジスタの構造を示す断面図
ンジスタの構造を示す断面図
Claims (5)
- 【請求項1】 第1の伝導型を有するコレクタ層と、第
2の伝導型を有するベース層と、第1の伝導型を有する
エミッタ層と、前記コレクタ層と前記ベースとの間及び
前記ベース層と前記エミッタ層の間に形成された電気的
に不活性な不純物を含有する不純物拡散抑制層とを有す
るバイポーラトランジスタ。 - 【請求項2】 第1の伝導型を有するコレクタ層と、第
2の伝導型を有するベース層と、第1の伝導型を有する
エミッタ層とを有し、前記ベース層中の前記エミッタ層
及び前記コレクタ層と接する領域の一部に電気的に不活
性な不純物がドーピングされた不純物拡散抑制層が形成
されていることを特徴とするバイポーラトランジスタ。 - 【請求項3】 第1の伝導型を有するコレクタ層と、第
2の伝導型を有するベース層と、第1の伝導型を有する
エミッタ層とを有し、前記エミッタ層及び前記コレクタ
層内部の少なくとも前記ベース層と接する側の領域に電
気的に不活性な不純物がドーピングされた不純物拡散抑
制層が形成されていることを特徴とするバイポーラトラ
ンジスタ。 - 【請求項4】 電気的に不活性な不純物が炭素であるこ
とを特徴とする請求項1〜3いずれかに記載のバイポー
ラトランジスタ。 - 【請求項5】 不純物拡散抑制層が、化学気相堆積、分
子線エピタキシー、反応性スパッタリングからなる群か
ら選択されるいずれかの結晶成長法により形成されてい
ることを特徴する請求項1〜3いずれかに記載のバイポ
ーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24935898A JP3549408B2 (ja) | 1998-09-03 | 1998-09-03 | バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24935898A JP3549408B2 (ja) | 1998-09-03 | 1998-09-03 | バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077425A true JP2000077425A (ja) | 2000-03-14 |
JP3549408B2 JP3549408B2 (ja) | 2004-08-04 |
Family
ID=17191847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24935898A Expired - Fee Related JP3549408B2 (ja) | 1998-09-03 | 1998-09-03 | バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549408B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6576535B2 (en) | 2001-04-11 | 2003-06-10 | Texas Instruments Incorporated | Carbon doped epitaxial layer for high speed CB-CMOS |
US6667489B2 (en) | 2001-11-29 | 2003-12-23 | Hitachi, Ltd. | Heterojunction bipolar transistor and method for production thereof |
JP2004186675A (ja) * | 2002-12-02 | 2004-07-02 | Semiconductor Components Industries Llc | 狭いドーピング・プロファイルを有する高性能半導体デバイスを作成する構造および方法 |
EP1528598A1 (en) * | 2003-10-31 | 2005-05-04 | Texas Instruments Deutschland Gmbh | Vertical PNP transistor and method of manufacturing the same |
US7009279B2 (en) | 2003-05-12 | 2006-03-07 | Hitachi, Ltd. | Semiconductor device configured for suppressed germanium diffusion from a germanium-doped regions and a method for fabrication thereof |
JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
US7173274B2 (en) * | 2001-01-30 | 2007-02-06 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
JP2008135775A (ja) * | 2001-06-11 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | SiGeバイポーラの歩留りを向上させるC打込み |
DE102005047221B4 (de) * | 2005-10-01 | 2015-08-06 | APSOL GmbH | Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung |
-
1998
- 1998-09-03 JP JP24935898A patent/JP3549408B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7173274B2 (en) * | 2001-01-30 | 2007-02-06 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
US7713829B2 (en) | 2001-01-30 | 2010-05-11 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
JP2008153684A (ja) * | 2001-01-30 | 2008-07-03 | Internatl Business Mach Corp <Ibm> | シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 |
US6576535B2 (en) | 2001-04-11 | 2003-06-10 | Texas Instruments Incorporated | Carbon doped epitaxial layer for high speed CB-CMOS |
JP2008135775A (ja) * | 2001-06-11 | 2008-06-12 | Internatl Business Mach Corp <Ibm> | SiGeバイポーラの歩留りを向上させるC打込み |
US6667489B2 (en) | 2001-11-29 | 2003-12-23 | Hitachi, Ltd. | Heterojunction bipolar transistor and method for production thereof |
US7358546B2 (en) | 2002-04-30 | 2008-04-15 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
JP2004186675A (ja) * | 2002-12-02 | 2004-07-02 | Semiconductor Components Industries Llc | 狭いドーピング・プロファイルを有する高性能半導体デバイスを作成する構造および方法 |
DE10352765B4 (de) * | 2002-12-02 | 2013-03-28 | Semiconductor Components Industries, Llc | Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil |
JP2006511084A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
US7009279B2 (en) | 2003-05-12 | 2006-03-07 | Hitachi, Ltd. | Semiconductor device configured for suppressed germanium diffusion from a germanium-doped regions and a method for fabrication thereof |
DE10351100B4 (de) * | 2003-10-31 | 2007-02-08 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor |
EP1528598A1 (en) * | 2003-10-31 | 2005-05-04 | Texas Instruments Deutschland Gmbh | Vertical PNP transistor and method of manufacturing the same |
DE102005047221B4 (de) * | 2005-10-01 | 2015-08-06 | APSOL GmbH | Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JP3549408B2 (ja) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917051B2 (ja) | シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 | |
JP4060580B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US6559021B2 (en) | Method of producing a Si-Ge base heterojunction bipolar device | |
US5620907A (en) | Method for making a heterojunction bipolar transistor | |
JPH0744189B2 (ja) | インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ | |
KR20080075143A (ko) | 변형-보상 준안정 화합물기반 이종접합 양극성 트랜지스터 | |
JP3600591B2 (ja) | 半導体装置の製造方法 | |
US7786510B2 (en) | Transistor structure and manufacturing method thereof | |
JP3549408B2 (ja) | バイポーラトランジスタ | |
EP0779652A2 (en) | Method for making a heterojunction bipolar transistor | |
JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
JP4823154B2 (ja) | へテロ接合バイポーラトランジスタ | |
JP2576574B2 (ja) | バイポーラトランジスタ | |
JP2003297761A (ja) | エピタキシャル成長方法 | |
JP3505892B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH021933A (ja) | 半導体装置の製造方法 | |
WO2004077570A1 (ja) | バイポーラトランジスタおよび集積回路装置 | |
Oda et al. | Ultra-Low-Power SiGe HBTs using High-Precision RT-CVD Epitaxial Growth | |
JP2001126989A (ja) | 半導体薄膜の形成方法 | |
KR20050060404A (ko) | 이종접합 쌍극자 트랜지스터 제조방법 | |
JP2000012703A (ja) | 半導体装置及びその製造方法 | |
ITO et al. | Self-Aligned SiGe HBTs with Doping Level Inversion Using Selective Epitaxy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |