JP2003297761A - エピタキシャル成長方法 - Google Patents

エピタキシャル成長方法

Info

Publication number
JP2003297761A
JP2003297761A JP2002100960A JP2002100960A JP2003297761A JP 2003297761 A JP2003297761 A JP 2003297761A JP 2002100960 A JP2002100960 A JP 2002100960A JP 2002100960 A JP2002100960 A JP 2002100960A JP 2003297761 A JP2003297761 A JP 2003297761A
Authority
JP
Japan
Prior art keywords
epitaxial growth
impurity
layer
bipolar transistor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002100960A
Other languages
English (en)
Inventor
Teruto Onishi
照人 大西
Toru Saito
徹 齋藤
Yoshihiko Kanzawa
好彦 神澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002100960A priority Critical patent/JP2003297761A/ja
Publication of JP2003297761A publication Critical patent/JP2003297761A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 不純物拡散を抑制するためにカーボン(C)
を導入するバイポーラトランジスタ形成において、高濃
度カーボンにより結晶性が劣化する。 【解決手段】 高濃度にドーピングされたバイポーラト
ランジスタのベース層において、拡散抑制効果のある電
気的に不活性な不純物、例えばCをドーピングされた薄
い半導体層を挿入する構成となっており、この構成によ
り、ベース領域の結晶性の劣化をもたらすことなく、ベ
ース層からの不純物の拡散を抑制することが可能とな
る。また、Cはエピタキシャル成長時に膜上に吸着させ
た化合物から供給することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はバイポーラトランジ
スタの製造方法に関し、特にエピタキシャル成長ベース
層を用いるバイポーラトランジスタなどの高性能なバイ
ポーラトランジスタのエピタキシャル成長方法に関する
ものである。
【0002】
【従来の技術】バイポーラトランジスタがnpn型の構
造を持つ物の場合、n型不純物を含むコレクタ層、p型
不純物を含むベース層、n型不純物を含むエミッタ層か
ら構成されている。高性能のバイポーラトランジスタを
得るためには、これを構成する上記の各層の不純物プロ
ファイルを可能な限りコントロールし、急峻にする必要
がある。逆に言えば、何らかの要因によって不純物プロ
ファイルが、当初の設計からずれてしまった場合、デバ
イス特性は低下する。特に、ベース領域の不純物が、コ
レクタやエミッタ側に拡散してしまった場合、キャリア
が感じるベース層の厚み(実効的なベース長)が増加
し、高速動作特性や、遮断周波数特性が悪くなる。
【0003】上記のような不純物プロファイルのくずれ
は、主として結晶成長中の熱拡散によって引き起こされ
る。通常、バイポーラトランジスタの製造に当たって
は、イオン注入を中心としたドーピング技術を駆使し
て、コレクタ層、ベース層、エミッタ層を順にして形成
してゆく。ところが、このようなイオン注入によるドー
ピング技術では、不純物原子を注入後、不純物を活性化
させるために熱処理を行う必要がある。この熱処理工程
において、不純物原子が活性化すると同時に、不純物原
子が本来存在すべきはずの層の外に拡散してしまうこと
がある。これが熱拡散による不純物プロファイルのくず
れである。また、イオン注入を用いず、エピタキシャル
成長のみによってコレクタ層、ベース層、エミッタ層を
形成してゆく場合にも、エピタキシャル成長時の基板の
加熱によって各層の不純物プロファイルが崩れてしま
う。バイポーラトランジスタの性能向上のためにヘテロ
接合を形成する方法がある。シリコントランジスタでそ
のようなヘテロ接合を設けるには広いバンドギャップの
材料(ベース上に成長したGaP、SiC、アモルファ
スSi)を使用する方法と、狭いバンドギャップの材料
(ベースにSiGe合金)を使用する手法が開発されて
いる(特開平6ー77245号公報)。
【0004】また、SiGeをベース層に用いたヘテロ
バイポーラトランジスタにおいて、ベース層全域にボロ
ン(B)とともにカーボン(C)を約1×1019/cm
3ドーピングすることでB原子の拡散を抑制する方法が
ある(L.D.Lanzarotti et al,
Tech. Dig. Int. ElectronD
evices Meet., 249 (199
6))。
【0005】
【発明が解決しようとする課題】しかしながら、C原子
を1×1019/cm3もの高濃度でベース層にドーピン
グするため、ベース層の結晶性が劣化したり、キャリア
がベース層を走行中にこれらの不純物によって散乱さ
れ、キャリア寿命が短くなる等の現象が発生し、デバイ
ス特性が悪化してしまう。
【0006】以上の様に従来の方法では、不純物拡散抑
制とデバイス特性の性能向上を同時に達成することは非
常に困難である。
【0007】そこで本発明は、不純物拡散を抑制でき、
結晶性を劣化させないエピタキシャル成長方法を提供す
ることを主たる目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては、シリコン基板上にエピタキシャ
ル成長により半導体層を成長させるに際し、エピタキシ
ャル成長途中で少なくとも1度以上成長を中断し、電気
的に不活性な元素を含む化合物を前記エピタキシャル膜
上に吸着させ、その後再度エピタキシャル成長を継続す
る。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0010】(実施の形態1)本実施例は、本発明を適
用したバイポーラトランジスタの一例である。このバイ
ポーラトランジスタは、高濃度にドーピングされたベー
ス層において、拡散抑制効果のある電気的に不活性な不
純物、例えばCをドーピングされた薄い半導体層を挿入
する構成となっている。換言すれば、コレクタ領域、第
一の不純物を有するベース領域、エミッタ領域を有する
バイポーラトランジスタであって、電気的に不活性な第
二の不純物(例えばC)を含有する半導体層を前記ベー
ス領域中に配したことを特徴とするバイポーラトランジ
スタである。
【0011】この構成により、ベース領域の結晶性の劣
化をもたらすことなく、ベース層からの不純物の拡散を
抑制することが可能となる。すなわち、第二の不純物
が、第一の不純物の拡散を抑制するという作用効果を奏
する。
【0012】ただし、Cはエピタキシャル成長時に膜上
に吸着させた化合物から供給することを特徴とする。
【0013】従って、具体的には、本実施例のバイポー
ラトランジスタは、第1の伝導型を有するコレクタ層
と、第2の伝導型を有するベース層と、第1の伝導型を
有するエミッタ層と、前記コレクタ層と前記ベースとの
間に形成された電気的に不活性な不純物を含有する不純
物拡散抑制層とを有する構成となっている。
【0014】上記の構成において、電気的に不活性な不
純物としては、炭素やフッ素などを挙げることができる
が、エピタキシャル成長する際に結晶中に取り込みやす
い炭素を用いることが好ましい。
【0015】(実施の形態2)以下、第二の実施例であ
るバイポーラトランジスタのエピタキシャル成長ベース
層について図面を参照しながら説明する。
【0016】図1に本実施例におけるnpn型SiGe
ヘテロバイポーラトランジスタの主要部のプロセスフロ
ーを示す。なお、npn型SiGeヘテロバイポーラト
ランジスタを例に挙げて説明を行うのは、不純物の拡散
を防止しつつ、不純物添加された層をエピタキシャル成
長により薄く形成することがより望まれるデバイスであ
るからである。但し、本発明がヘテロバイポーラトラン
ジスタ以外の一般的なエピタキシャル成長ベース層を形
成したバイポーラトランジスタにも適用できることは言
うまでもない。
【0017】次に、本実施例におけるバイポーラトラン
ジスタのSiGeベース層の製造方法について順を追っ
て説明する。
【0018】まず、エピタキシャル成長を行うSi基板
について説明する。Si基板はコレクタになる領域でリ
ン(P)の注入により形成する。例えば、注入エネルギ
ー300keV、ドーズ量1.2E13atoms/c
2のP注入でSi基板表面が約5E16atoms/
cm3の濃度になる。また、エピタキシャル成長前の洗
浄としてSi基板はまず、硫酸−過酸化水素水混合溶液
やアンモニア−過酸化水素水混合溶液にて洗浄を行い、
ウエハー上の異物を除去する。さらに、フッ酸溶液を用
いてSi基板表面の自然酸化膜を取り去る。
【0019】以上の様にして前処理したSi基板を、例
えば、超高真空化学気相成長法(UHV−CVD法)に
よるエピタキシャル装置内に投入する。そして、一旦、
装置内を1×10-9Torr(1Torr=133.322Pa)以下の
真空にした後、水素ガス雰囲気中で800℃〜900℃
の温度に基板を加熱し、清浄Si基板表面を露出させ
る。
【0020】次にSi基板上にエピタキシャル層を成長
させるわけであるが、いずれのエピタキシャル層も、基
板を500℃から700℃程度に加熱した状態で行う。
また、望ましくは、原料ガスは装置内で1×10-3ない
し1×10-2Torrの圧力になるように調整して導入
する。
【0021】Si基板の上にジシラン(Si26)ガス
とモノゲルマン(GeH4)ガスを用いてSiGe0.15
層(スペーサー層)を約40nm成長させる。最終デバ
イスでは、このスペーサー層中にPN接合が形成される
ように条件設定される。また、この層の中には電気的に
活性なBまたはPを意図的に導入していない。
【0022】その後、成長チャンバ内にメチルシラン
(SiH3CH3)を導入し、モノレイヤ程度のメチルシ
ランが吸着するまでSi基板をメチルシランガスにさら
す。このときの表面でのCの濃度は、1E20/cm3
程度になる。
【0023】この後、再度、水素ガス雰囲気中で800
℃〜900℃の温度に基板を加熱し、表面を清浄化した
後、C付着SiGe層3の上に、ベース層4を形成す
る。ベース層は、Geが15%から0%まで傾斜させた
SiGe混晶からなっており、p型不純物のBが6E1
8/cm3程度ドーピングされ約40nmの膜厚であ
る。ベース層形成時には、原料ガスとして、Si26
GeH4、さらにジボラン(B26)を同時に装置内に
導入する。次にベース層の上に、エピタキシャル成長さ
れたSi層を50nm形成する。最後に、エピタキシャ
ル成長されたSi層の上に、7E20/cm3程度の濃
度のPをドーピングしたポリシリコンエミッタ層を約3
30nm形成する。その後、RTA法により900℃、
10秒の熱処理を行った。
【0024】図2にSIMS法により分析したB,Pの
不純物プロファイルを示す。SiGe傾斜部とSiGe
スペーサー層の間に挿入したC層のカーボン濃度は約1
E20cm-3であった。
【0025】BのプロファイルからもC層部にBのパイ
ルアップ現象がみられ拡散が抑制されている様子がわか
る。なお、深さ300nm付近のカーボンはポリシリコ
ン堆積時の大気中からの吸着カーボンであり、リンのパ
イルアップが見られることからも、そこがポリシリコン
とエピタキシャルベースの界面であることがわかる。
【0026】以上のようにして形成された本実施の形態
における製造方法によれば、B原子の拡散抑制のための
カーボンを任意の位置にδドーピング的に配置すること
ができ、結晶性を劣化させずに多くのカーボンを導入す
ることができる。
【0027】なお、上記実施例では、トランジスタの各
層のドーピングを全てUHV−CVD法で作製したが、
各層のドーピングをイオン注入法で行ってもよい。この
場合でも、拡散抑制のためのC層があるため、コレクタ
側への不純物原子の拡散は抑制できる。また、上記実施
例ではSiGe傾斜部とSiGeスペーサー部の間でカ
ーボン吸着工程を実施したが、デバイス設計においてそ
の他の部位にC層を導入することは容易である。
【0028】(実施の形態3)次に図3に本発明の実施
例3におけるnpn型SiGeヘテロバイポーラトラン
ジスタの主要部のプロセスフローを示す。本実施例が実
施の形態2の場合と異なるのは、メチルシラン吸着を堆
積チャンバと異なる別のチャンバにて実施されている点
である。
【0029】次に以下では本実施例におけるバイポーラ
トランジスタの製造方法について順を追って説明する。
【0030】まず、上記の実施の形態2と同様の手順で
Si基板の洗浄等を行い、エピタキシャル成長を行う装
置内で清浄表面を露出させる。本実施例においても、清
浄Si基板表面上に各エピタキシャル層を基板を500
℃から700℃程度に加熱した状態で成長させ、成長中
の原料ガスの圧力は、1×10-3ないし1×10-2To
rrとする。
【0031】次にSi基板上にエピタキシャル層を成長
させるわけであるが、いずれのエピタキシャル層も、基
板を500℃から700℃程度に加熱した状態で行う。
【0032】Si基板の上にジシラン(Si26)ガス
とモノゲルマン(GeH4)ガスを用いてSiGe0.15
層(スペーサー層)を約40nm成長させる。その後、
一度成長チャンバからウエハを搬送用チャンバに移動さ
せる。この搬送用チャンバとは、通常の真空装置はウエ
ハを出し入れするためのロードロック室およびウエハを
処理するための複数の処理チャンバを備え、それらのチ
ャンバ間でウエハをやりとりするための搬送用のチャン
バのことである。さらに、このチャンバは通常、容積が
大きく、真空度も処理チャンバよりは悪化していること
が多い。本実施例ではこの真空度が悪化した搬送用チャ
ンバで約10分放置したのち、再度処理チャンバに戻し
た。
【0033】この後、再度、ベース層を形成する。ベー
ス層は、Geが15%から0%まで傾斜させたSiGe
混晶からなっており、p型不純物のBが6E18/cm
3程度ドーピングされている 。ベース層形成時には、
原料ガスとして、Si26、GeH4、さらにジボラン
(B26)を同時に装置内に導入する。次にベース層の
上に、エピタキシャル成長されたSi層を約30nm形
成する。最後に、エピタキシャル成長されたSi層の上
に、3E20/cm3程度の濃度のPをドーピングした
ポリシリコンエミッタ層を約330nm形成する。その
後、RTA法により900℃、10秒の熱処理を行っ
た。
【0034】図4にSIMS法により分析したCの不純
物プロファイルを示す。SiGe傾斜部とSiGeスペ
ーサー層の間に挿入したC層のカーボン濃度は約3E1
8cm-3であった。真空度が悪化した雰囲気でも1E1
8cm-3程度のカーボンが吸着することがわかった。
【0035】なお、実施例1と同様に深さ約300nm
のカーボンはポリシリコン堆積時のものである。
【0036】以上のようにして形成された本実施例にお
ける製造方法によれば、チャンバー間の移送中にカーボ
ンを吸着させることが可能になる。エピタキシャル成長
のベースを形成するときに不純物ドープ用チャンバとノ
ンドープチャンバを運用上分けることはよく行われるこ
とである。そこで、本実施例におけるスペーサー層と傾
斜ベース層とを異なるチャンバで堆積するときにチャン
バ間移送中の搬送用チャンバでカーボンを吸着させるこ
とができるとスループットの向上が図れることになる。
【0037】なお、上記実施例では、搬送チャンバで放
置を行っていたが、強制的にカーボンを含む化合物を搬
送チャンバに導入することによって放置時間を短縮する
ことは容易である。さらに、Si層の成長を別のチャン
バで実施し、傾斜ベース層とSi層との界面にカーボン
を導入しても構わない。このときはエミッタ側へのボロ
ン拡散が抑制でき、ベースーエッミタ接合部の不純物濃
度の安定性により耐圧やリーク電流特性の安定性が向上
することになる。
【0038】以上本発明の実施の形態について図面とと
もに説明を行ったが、上記の各実施の形態において、S
iの原料となるガスとしては、上述以外に、モノシラン
(SiH4)、ジクロルシラン(SiH2Cl2)等のガ
スを用いることもでき、n型不純物のガスとしては、ア
ルシン(AsH3)を用いても良い。また、Cの原料ガ
スとしては、メタン、エチレン、アセチレンなどの炭化
水素系有機物を用いることができる。ただし、使用する
材料に酸素やボロン、窒素、リンを含まない化合物であ
ることが望ましい。なぜならそれらは絶縁膜や電気的に
活性な不純物となりデバイス特性を劣化させるためであ
る。
【0039】また、上記実施の形態では、npn型Si
Geヘテロバイポーラトランジスタを例にとって説明し
たが、本発明による素子構造による不純物の拡散抑制効
果は、ベースにSiを用いたSi−npn型及びpnp
型バイポーラトランジスタに対しても適用できる。さら
に、エピタキシャル成長させたSiやSiGeだけでな
く、ポリシリコンやアモルファスシリコン層においても
同様の効果が期待できる。つまり、不純物をドーピング
したポリシリコン層やアモルファスシリコン層を、Cが
ドーピングしたされた層で挟むことによって、有効に不
純物の拡散を抑制することができるのである。
【0040】次に以下では上記の実施の形態に示したデ
バイス構造でB原子の拡散が抑制されるメカニズムにつ
いて簡単に説明する。まず最初にC原子とB原子を同一
の場所にドーピングした場合のB原子の拡散抑制メカニ
ズムを説明する。SiやSiGe中では、一旦、格子位
置に入ったB原子は、外部から加えられた熱などのエネ
ルギーによって格子間位置にあるSi原子(Si se
lf−interstitial)と入れ替わる。この
格子間位置に達したB原子は、次に格子位置にあるSi
と入れ変わる。この様な過程を繰り返してB原子は次々
と結晶中を拡散してゆくのである。この過程から明らか
なように、B原子が拡散するためには、まず、格子間位
置にあるSi原子の存在が不可欠である。ところが、B
原子とともにC原子をSiやSiGe中に同時にドーピ
ングしてやると、C原子が格子間位置にあるSi原子と
入れ替わってしまい(C原子が格子間位置Siを消費す
る)、格子間位置にあるSi原子の濃度が減少する。
【0041】すると、B原子は、入れ替わるべき格子間
位置Siが存在しなくなるので拡散できなくなるのであ
る。
【0042】次に上記実施の形態の素子構造、つまり、
Bをドープした層をCをドープした層で挟んだ場合のB
の拡散抑制メカニズムを説明する。この構造において、
Bがコレクタ側やエミッタ側に拡散していく場合、B原
子は、まずC原子がドーピングしてある領域を通過しな
ければならない。しかしながら、C原子がドーピングし
てある領域には、B原子の拡散に必要な格子間位置Si
の濃度が低くなっており、この領域を通り抜けて拡散し
ていく確率は低くなる。つまり、B原子にとってC原子
がドーピングしてある領域が一種の障壁のようになって
おり、拡散が起こりにくいのである。ベース層の内部で
もB原子自体が動きにくい状態になっており、このよう
な効果によっても不純物のベース領域からの外方拡散が
抑制されているものと考えられる。
【0043】なお、本発明で提案した素子構造では、上
記実施の形態のように均一に不純物をベースにドーピン
グした場合だけでなく、傾斜的にドーピングしたような
不純物プロファイルを持つベース層においても、不純物
プロファイルの崩れを抑制できる。
【0044】
【発明の効果】以上のように本発明のバイポーラトラン
ジスタ製造方法によれば、高濃度に不純物がドーピング
された半導体中の不純物拡散が抑制され、不純物プロフ
ァイルが急峻となる。これにより、目的としたデバイス
特性を有する半導体装置を再現性よく製造することが可
能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態2におけるバイポーラトラ
ンジスタの製造方法を示す図
【図2】本発明の実施の形態2で作成したバイポーラト
ランジスタの不純物プロファイルを示す図
【図3】本発明の実施の形態3におけるバイポーラトラ
ンジスタの製造方法を示す図
【図4】本発明の実施の形態3で作成したバイポーラト
ランジスタの不純物プロファイルを示す図
フロントページの続き (72)発明者 神澤 好彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F003 AP06 BB01 BB04 BF06 BM01 BP08 BP31 5F045 AA07 AB01 AC01 AC08 AC19 AD09 AD10 AD11 AD12 AD13 AE15 AE17 AF02 AF03 DA58 HA04 HA16

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上にエピタキシャル成長に
    より半導体層を成長させる製造方法において、エピタキ
    シャル成長途中で少なくとも1度以上成長を中断し、電
    気的に不活性な元素を含む化合物を前記エピタキシャル
    膜上に吸着させ、その後再度エピタキシャル成長を継続
    することを特徴とするエピタキシャル成長方法。
  2. 【請求項2】 シリコン基板上にエピタキシャル成長に
    より半導体層を成長させる製造方法において、電気的に
    活性な不純物を含まない半導体層をエピタキシャル成長
    し、その後、電気的に不活性な元素を含む化合物を前記
    エピタキシャル膜上に吸着させ、その後、電気的に活性
    な不純物を含む半導体層をエピタキシャル成長すること
    を特徴とする請求項1のエピタキシャル成長方法。
  3. 【請求項3】 電気的に不活性な元素を含む化合物をエ
    ピタキシャル膜上に吸着させるチャンバとエピタキシャ
    ル成長させるチャンバとを異ならせることを特徴とする
    請求項1または2のエピタキシャル成長方法。
  4. 【請求項4】 電気的に不活性な元素とはカーボンであ
    ることを特徴とする請求項1または2のエピタキシャル
    成長方法。
  5. 【請求項5】 電気的に不活性な元素を含む化合物とは
    有機シラン系化合物または炭化水素系化合物であること
    を特徴とする請求項1または2のエピタキシャル成長方
    法。
  6. 【請求項6】 コレクタ領域、第一の不純物を有するベ
    ース領域、エミッタ領域を有するバイポーラトランジス
    タであって、電気的に不活性な第二の不純物を含有する
    半導体層を前記ベース領域中に配したことを特徴とする
    バイポーラトランジスタ。
  7. 【請求項7】 第二の不純物が、第一の不純物の拡散を
    抑制することを特徴とする請求項6に記載のバイポーラ
    トランジスタ。
JP2002100960A 2002-04-03 2002-04-03 エピタキシャル成長方法 Pending JP2003297761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002100960A JP2003297761A (ja) 2002-04-03 2002-04-03 エピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002100960A JP2003297761A (ja) 2002-04-03 2002-04-03 エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JP2003297761A true JP2003297761A (ja) 2003-10-17

Family

ID=29388538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002100960A Pending JP2003297761A (ja) 2002-04-03 2002-04-03 エピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JP2003297761A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1528598A1 (en) * 2003-10-31 2005-05-04 Texas Instruments Deutschland Gmbh Vertical PNP transistor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1528598A1 (en) * 2003-10-31 2005-05-04 Texas Instruments Deutschland Gmbh Vertical PNP transistor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4917051B2 (ja) シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP4060580B2 (ja) ヘテロ接合バイポーラトランジスタ
US5620907A (en) Method for making a heterojunction bipolar transistor
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
JP2005011915A (ja) 半導体装置、半導体回路モジュールおよびその製造方法
US20090075447A1 (en) Method and fabricating a mono-crystalline emitter
JP3600591B2 (ja) 半導体装置の製造方法
JP3914064B2 (ja) 混晶膜の成長方法及び装置
JP4773101B2 (ja) 半導体装置の製造方法
JP3549408B2 (ja) バイポーラトランジスタ
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
JPH04106980A (ja) 半導体装置及びその製造方法
JP2003297761A (ja) エピタキシャル成長方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ
JPH02152239A (ja) 半導体装置の製造方法
JP2004221195A (ja) 半導体装置および半導体装置の製造方法
JP2001126989A (ja) 半導体薄膜の形成方法
JP2000012703A (ja) 半導体装置及びその製造方法
Oda et al. DC and AC performances in selectively grown SiGe-base HBTs
KR20020012077A (ko) 이종접합 쌍극자 트랜지스터 제조방법
Ohi et al. Electrical characterization of junctions and bipolar transistors formed with in situ doped low-temperature (800 degrees C) epitaxial silicon
ITO et al. Self-Aligned SiGe HBTs with Doping Level Inversion Using Selective Epitaxy
JP2004134548A (ja) ヘテロ接合バイポーラトランジスタの製造方法