JP2000012703A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000012703A JP2000012703A JP10170781A JP17078198A JP2000012703A JP 2000012703 A JP2000012703 A JP 2000012703A JP 10170781 A JP10170781 A JP 10170781A JP 17078198 A JP17078198 A JP 17078198A JP 2000012703 A JP2000012703 A JP 2000012703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier
- semiconductor device
- region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 キャリア生成用不純物を高濃度に含む領域の
上のスペーサー層におけるドーパントガスの残留分圧に
起因する不純物の混入を防止する。 【解決手段】 ＨＣＭＯＳにおいて、ＳｉＧｅバッファ
層３の上に、ＳｉＧｅからなるｎ型高濃度ドープ層４
と、ＳｉＧｅからなるスペーサー層５と、Ｓｉからなる
ｎチャネル層６とが設けられている。ＳｉＧｅバッファ
層３及びスペーサー層５におけるＧｅ組成率は１０％で
あり、ｎ型高濃度ドープ層４におけるＧｅ組成率は２０
％である。ＳｉＧｅ層中のＧｅ組成率を２０％から１０
％に低減することにより、ＳｉＧｅ層中の不純物濃度を
１／５程度に低減することができることから、スペーサ
ー層５におけるキャリア生成用不純物の濃度を低減する
ことができる。
上のスペーサー層におけるドーパントガスの残留分圧に
起因する不純物の混入を防止する。 【解決手段】 ＨＣＭＯＳにおいて、ＳｉＧｅバッファ
層３の上に、ＳｉＧｅからなるｎ型高濃度ドープ層４
と、ＳｉＧｅからなるスペーサー層５と、Ｓｉからなる
ｎチャネル層６とが設けられている。ＳｉＧｅバッファ
層３及びスペーサー層５におけるＧｅ組成率は１０％で
あり、ｎ型高濃度ドープ層４におけるＧｅ組成率は２０
％である。ＳｉＧｅ層中のＧｅ組成率を２０％から１０
％に低減することにより、ＳｉＧｅ層中の不純物濃度を
１／５程度に低減することができることから、スペーサ
ー層５におけるキャリア生成用不純物の濃度を低減する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、主に半導体装置の
製造工程における技術、特に不純物ドーピング技術とそ
れを用いて作成される半導体装置に関するものである。
製造工程における技術、特に不純物ドーピング技術とそ
れを用いて作成される半導体装置に関するものである。
【０００２】
【従来の技術】半導体デバイスの製造工程において、シ
リコン単結晶層やポリシリコン層などの半導体層に不純
物をドーピングする技術はデバイス中の素子の特性を決
定づける上で非常に重要な位置を占めている。その理由
は、素子内における不純物の濃度分布などが素子の特性
を大きく左右するためである。すなわち、高い性能を有
する素子を得るためには、ドーパントの濃度や濃度の空
間的分布を可能な限り高精度に制御することが必要であ
る。そこで、所望の不純物濃度や不純物の濃度分布を得
るために、これまで様々なドーピング技術が開発されて
きた。
リコン単結晶層やポリシリコン層などの半導体層に不純
物をドーピングする技術はデバイス中の素子の特性を決
定づける上で非常に重要な位置を占めている。その理由
は、素子内における不純物の濃度分布などが素子の特性
を大きく左右するためである。すなわち、高い性能を有
する素子を得るためには、ドーパントの濃度や濃度の空
間的分布を可能な限り高精度に制御することが必要であ
る。そこで、所望の不純物濃度や不純物の濃度分布を得
るために、これまで様々なドーピング技術が開発されて
きた。
【０００３】ここで、現在、高性能素子を形成するため
のドーピング技術の１つとして、ドーピングされるべき
結晶をエピタキシャル成長させる時に、不純物も同時供
給させてやり、結晶成長させながらドーピングも同時に
行なうというin-situ ドーピング技術がある。この方法
によると、不純物の濃度分布を高い精度で制御すること
が可能である。すなわち、in-situ ドーピングにおいて
は、成長速度を制限してやれば、原子層オーダーで組成
制御を行なうことが原理的には可能である。また、不純
物を半導体層内に結晶格子の構成要素として取り込みな
がら導入できるので、基本的には、イオン注入法のごと
く結晶格子内の半導体原子と注入イオンとの置換を行な
う（活性化の）ための熱処理は不要である。さらに、半
導体層の表面付近の浅い領域に高濃度の不純物をドープ
する場合でも、深い領域にドープする場合とほぼ同様の
成長時間で良い。つまり、イオン注入法のごとくイオン
注入エネルギーを変える必要はない。
のドーピング技術の１つとして、ドーピングされるべき
結晶をエピタキシャル成長させる時に、不純物も同時供
給させてやり、結晶成長させながらドーピングも同時に
行なうというin-situ ドーピング技術がある。この方法
によると、不純物の濃度分布を高い精度で制御すること
が可能である。すなわち、in-situ ドーピングにおいて
は、成長速度を制限してやれば、原子層オーダーで組成
制御を行なうことが原理的には可能である。また、不純
物を半導体層内に結晶格子の構成要素として取り込みな
がら導入できるので、基本的には、イオン注入法のごと
く結晶格子内の半導体原子と注入イオンとの置換を行な
う（活性化の）ための熱処理は不要である。さらに、半
導体層の表面付近の浅い領域に高濃度の不純物をドープ
する場合でも、深い領域にドープする場合とほぼ同様の
成長時間で良い。つまり、イオン注入法のごとくイオン
注入エネルギーを変える必要はない。
【０００４】かかるin-situ ドーピング技術の特徴を生
かしたデバイスとしては、種々のヘテロデバイスを挙げ
ることができる。ヘテロデバイスとは、本来互いにバン
ドギャップ値の異なる複数の半導体結晶層を積層するこ
とにより高性能の素子を得ようとするものである。その
ため、ヘテロデバイスの作成にはヘテロエピタキシャル
成長技術を用いるのが一般的であり、このエピタキシャ
ル成長の際に不純物原子を添加すれば容易に所望の不純
物濃度分布を実現できる。したがって、in-situ ドーピ
ング技術はヘテロデバイス内の不純物濃度を制御するた
めに適した技術といえる。
かしたデバイスとしては、種々のヘテロデバイスを挙げ
ることができる。ヘテロデバイスとは、本来互いにバン
ドギャップ値の異なる複数の半導体結晶層を積層するこ
とにより高性能の素子を得ようとするものである。その
ため、ヘテロデバイスの作成にはヘテロエピタキシャル
成長技術を用いるのが一般的であり、このエピタキシャ
ル成長の際に不純物原子を添加すれば容易に所望の不純
物濃度分布を実現できる。したがって、in-situ ドーピ
ング技術はヘテロデバイス内の不純物濃度を制御するた
めに適した技術といえる。
【０００５】例えば、in-situ ドーピング技術が重要な
意味を持つヘテロデバイスの例として、ヘテロ電界効果
トランジスタを挙げることができる。ヘテロ電界効果ト
ランジスタは、ヘテロ接合により発生したエネルギーバ
ンドの不連続部（ヘテロ界面）にキャリアを蓄積して、
これをチャネル領域として利用する素子である。
意味を持つヘテロデバイスの例として、ヘテロ電界効果
トランジスタを挙げることができる。ヘテロ電界効果ト
ランジスタは、ヘテロ接合により発生したエネルギーバ
ンドの不連続部（ヘテロ界面）にキャリアを蓄積して、
これをチャネル領域として利用する素子である。
【０００６】図５は、文献１（Sadek ら IEEE Transact
ions on electron devices Vol.43No.8 p.1224-1232）
により報告されているヘテロ電界効果トランジスタの１
種であるＨＣＭＯＳの断面図である。同図に示すよう
に、Ｓｉ基板６１の上には、ＳｉＧｅ緩和バッファ層６
２と、ＳｉＧｅバッファ層６３と、ｎ型高濃度ドープ層
６４と、スペーサー層６５と、ｎチャネル層６６と、ｐ
チャネル層６７と、Ｓｉキャップ層６８と、ゲート絶縁
膜６９とが順次掲載されている。また、基板上には、ｎ
チャネル型電界効果トランジスタ（以下、ｎ−ＨＭＯＳ
と呼ぶ），ｐチャネル型電界効果トランジスタ（以下、
ｐ−ＨＭＯＳと呼ぶ）のゲート電極７３，７８がそれぞ
れ設けられている。また、ゲート電極７３の両側方に位
置するＳｉＧｅバッファ層６３，ｎ型高濃度ドープ層６
４，スペーサー層６５，ｎチャネル層６６，ｐチャネル
層６７及びＳｉキャップ層６８の各部分領域にはｎ型不
純物が導入されて、ｎ−ＨＭＯＳのソース領域７０及び
ドレイン領域７１が形成されている。さらに、ゲート電
極７８の両側方に位置するＳｉＧｅバッファ層６３，ｎ
型高濃度ドープ層６４，スペーサー層６５，ｎチャネル
層６６，ｐチャネル層６７及びＳｉキャップ層６８の各
部分領域にはｐ型不純物が導入されて、ｐ−ＨＭＯＳの
ソース領域７５及びドレイン領域７６が形成されてい
る。ここで、ＳｉＧｅ緩和バッファ層６２内において
は、Ｓｉ基板６１内の単結晶Ｓｉの格子定数よりも格子
定数の大きい結晶面を得るためにＧｅ組成率が０から３
０％まで段階的に増大している。また、ＳｉＧｅバッフ
ァ層６３は、ＳｉＧｅ緩和バッファ層６２で発生した結
晶欠陥がチャネル層６６，６７に悪影響を与えるのを防
ぐ目的で設けられたものである。ｎ型高濃度ドープ層６
４は、ｎチャネル層６６にキャリアを供給するための層
であり、スペーサー層６５はｎ型高濃度ドープ層６４内
のイオン化した不純物がｎチャネル層６６に侵入してキ
ャリアが散乱を受けるのを防ぐ目的で、両者を空間的に
分離すべく設けられたものである。上記ＳｉＧｅバッフ
ァ層６３，ｎ型高濃度ドープ層６４及びスペーサー層６
５は、いずれもＧｅ組成率が３０％のＳｉＧｅにより構
成されている。
ions on electron devices Vol.43No.8 p.1224-1232）
により報告されているヘテロ電界効果トランジスタの１
種であるＨＣＭＯＳの断面図である。同図に示すよう
に、Ｓｉ基板６１の上には、ＳｉＧｅ緩和バッファ層６
２と、ＳｉＧｅバッファ層６３と、ｎ型高濃度ドープ層
６４と、スペーサー層６５と、ｎチャネル層６６と、ｐ
チャネル層６７と、Ｓｉキャップ層６８と、ゲート絶縁
膜６９とが順次掲載されている。また、基板上には、ｎ
チャネル型電界効果トランジスタ（以下、ｎ−ＨＭＯＳ
と呼ぶ），ｐチャネル型電界効果トランジスタ（以下、
ｐ−ＨＭＯＳと呼ぶ）のゲート電極７３，７８がそれぞ
れ設けられている。また、ゲート電極７３の両側方に位
置するＳｉＧｅバッファ層６３，ｎ型高濃度ドープ層６
４，スペーサー層６５，ｎチャネル層６６，ｐチャネル
層６７及びＳｉキャップ層６８の各部分領域にはｎ型不
純物が導入されて、ｎ−ＨＭＯＳのソース領域７０及び
ドレイン領域７１が形成されている。さらに、ゲート電
極７８の両側方に位置するＳｉＧｅバッファ層６３，ｎ
型高濃度ドープ層６４，スペーサー層６５，ｎチャネル
層６６，ｐチャネル層６７及びＳｉキャップ層６８の各
部分領域にはｐ型不純物が導入されて、ｐ−ＨＭＯＳの
ソース領域７５及びドレイン領域７６が形成されてい
る。ここで、ＳｉＧｅ緩和バッファ層６２内において
は、Ｓｉ基板６１内の単結晶Ｓｉの格子定数よりも格子
定数の大きい結晶面を得るためにＧｅ組成率が０から３
０％まで段階的に増大している。また、ＳｉＧｅバッフ
ァ層６３は、ＳｉＧｅ緩和バッファ層６２で発生した結
晶欠陥がチャネル層６６，６７に悪影響を与えるのを防
ぐ目的で設けられたものである。ｎ型高濃度ドープ層６
４は、ｎチャネル層６６にキャリアを供給するための層
であり、スペーサー層６５はｎ型高濃度ドープ層６４内
のイオン化した不純物がｎチャネル層６６に侵入してキ
ャリアが散乱を受けるのを防ぐ目的で、両者を空間的に
分離すべく設けられたものである。上記ＳｉＧｅバッフ
ァ層６３，ｎ型高濃度ドープ層６４及びスペーサー層６
５は、いずれもＧｅ組成率が３０％のＳｉＧｅにより構
成されている。
【０００７】また、ｎチャネル層６６は、ｎ−ＨＭＯＳ
において電子が走行する層であり、ｐチャネル層６７は
ｐ−ＨＭＯＳにおいて正孔が走行する層である。Ｓｉキ
ャップ層６８は、ＳｉＧｅ層の上端にもヘテロ界面を利
用したｐチャネル層６７を形成すべく設けられたもので
ある。
において電子が走行する層であり、ｐチャネル層６７は
ｐ−ＨＭＯＳにおいて正孔が走行する層である。Ｓｉキ
ャップ層６８は、ＳｉＧｅ層の上端にもヘテロ界面を利
用したｐチャネル層６７を形成すべく設けられたもので
ある。
【０００８】このＨＣＭＯＳにおいて、ｎチャネル層６
６中の不純物濃度が高いとキャリアが走行中にイオン化
した不純物による散乱を受けるので、キャリアの移動度
が低下する。そこで、高移動度を実現するためには、ｎ
チャネル層６６とは異なる領域であるｎ型高濃度ドープ
層６４内に高濃度の不純物を導入しておき、このｎ型小
濃度ドープ層６４からｎチャネル層６６にキャリアを供
給するように構成されている。つまり、ヘテロ電界効果
トランジスタを作成する際には、チャネル層にキャリア
を供給できる程度に近接し、かつ、キャリアのイオン散
乱が発生しない程度にチャネル層から離れた位置に不純
物をドーピングする必要がある。特に、チャネル層内に
は不純物が導入されないようなドーピング技術が重要と
なる。
６中の不純物濃度が高いとキャリアが走行中にイオン化
した不純物による散乱を受けるので、キャリアの移動度
が低下する。そこで、高移動度を実現するためには、ｎ
チャネル層６６とは異なる領域であるｎ型高濃度ドープ
層６４内に高濃度の不純物を導入しておき、このｎ型小
濃度ドープ層６４からｎチャネル層６６にキャリアを供
給するように構成されている。つまり、ヘテロ電界効果
トランジスタを作成する際には、チャネル層にキャリア
を供給できる程度に近接し、かつ、キャリアのイオン散
乱が発生しない程度にチャネル層から離れた位置に不純
物をドーピングする必要がある。特に、チャネル層内に
は不純物が導入されないようなドーピング技術が重要と
なる。
【０００９】図７は、文献２（R.ｐeopleら Journal of
Vacuum Science Technology 1985A3.p.846-850）に掲
載されている特性図であって、Ｓｉ系ヘテロ電界効果ト
ランジスタの基本構成要素である積層構造、つまり上下
のＳｉ層でＳｉＧｅ層を挟んだ構造を有するｐチャネル
層における移動度のドーピングプロファイル依存性を示
す特性図である。図中、曲線ＨmaはチャネルとなるＳｉ
Ｇｅ層にもｐ型不純物を導入したサンプルＡのホール移
動度を、曲線Ｈmbはｐ型不純物導入層とＳｉＧｅ層を連
続して成長したサンプルＢのホール移動度を、曲線Ｈmc
はｐ型不純物導入層とＳｉＧｅ層の間に不純物を導入し
ないＳｉ層（スペーサー層）を設けたサンプルＣのホー
ル移動度をそれぞれ示す。図６（ａ）〜（ｃ）は、上記
サンプルＡ〜Ｃの構造をそれぞれ示す断面図である。図
７に示すように、曲線Ｈmaに比べ曲線Ｈmb，Ｈmc中の移
動度は室温においても高く、さらに曲線Ｈmc中では曲線
Ｈmb中よりも低温域でより高い移動度を示しているのが
わかる。また、図８は、上記サンプルＢ，Ｃのシートキ
ャリア密度の温度依存性を比較する特性図である。不純
物導入層とチャネルの間に不純物を導入しないサンプル
Ｃ（曲線Ｓcc）では、サンプルＢ（曲線Ｓcb）にくらべ
低温でキャリア密度の低下が発生しているのがわかる。
Vacuum Science Technology 1985A3.p.846-850）に掲
載されている特性図であって、Ｓｉ系ヘテロ電界効果ト
ランジスタの基本構成要素である積層構造、つまり上下
のＳｉ層でＳｉＧｅ層を挟んだ構造を有するｐチャネル
層における移動度のドーピングプロファイル依存性を示
す特性図である。図中、曲線ＨmaはチャネルとなるＳｉ
Ｇｅ層にもｐ型不純物を導入したサンプルＡのホール移
動度を、曲線Ｈmbはｐ型不純物導入層とＳｉＧｅ層を連
続して成長したサンプルＢのホール移動度を、曲線Ｈmc
はｐ型不純物導入層とＳｉＧｅ層の間に不純物を導入し
ないＳｉ層（スペーサー層）を設けたサンプルＣのホー
ル移動度をそれぞれ示す。図６（ａ）〜（ｃ）は、上記
サンプルＡ〜Ｃの構造をそれぞれ示す断面図である。図
７に示すように、曲線Ｈmaに比べ曲線Ｈmb，Ｈmc中の移
動度は室温においても高く、さらに曲線Ｈmc中では曲線
Ｈmb中よりも低温域でより高い移動度を示しているのが
わかる。また、図８は、上記サンプルＢ，Ｃのシートキ
ャリア密度の温度依存性を比較する特性図である。不純
物導入層とチャネルの間に不純物を導入しないサンプル
Ｃ（曲線Ｓcc）では、サンプルＢ（曲線Ｓcb）にくらべ
低温でキャリア密度の低下が発生しているのがわかる。
【００１０】図７，図８から明らかなように、ヘテロ電
界効果トランジスタの特性の高性能化、最適化には不純
物の高精度分布制御技術が不可欠である。
界効果トランジスタの特性の高性能化、最適化には不純
物の高精度分布制御技術が不可欠である。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来のin-situ ドーピング技術においては、以下のような
問題があった。
来のin-situ ドーピング技術においては、以下のような
問題があった。
【００１２】一般に、Ｓｉ系結晶のエピタキシャル成長
技術においては、大口径基板への適合性、量産性、結晶
成長機構の特性などから、化合物半導体の結晶成長に用
いられている固体ソースを用いるＭＢＥ法は適しておら
ず、シランやジシランといった水素化物の気体をソース
として用いるＣＶＤ法が適している。特に、超高真空下
で結晶成長を行なうＵＨＶ−ＣＶＤ法が先に述べた高性
能デバイスの作成法として最適であるが、気体ソースを
用いる結晶成長においてin-situ ドーピングを行なって
いると、本来不純物を導入したくないスペーサー層に不
純物がドープされ特性が低下してしまうという現象があ
った。これは、以下の原因によるものと推定される。
技術においては、大口径基板への適合性、量産性、結晶
成長機構の特性などから、化合物半導体の結晶成長に用
いられている固体ソースを用いるＭＢＥ法は適しておら
ず、シランやジシランといった水素化物の気体をソース
として用いるＣＶＤ法が適している。特に、超高真空下
で結晶成長を行なうＵＨＶ−ＣＶＤ法が先に述べた高性
能デバイスの作成法として最適であるが、気体ソースを
用いる結晶成長においてin-situ ドーピングを行なって
いると、本来不純物を導入したくないスペーサー層に不
純物がドープされ特性が低下してしまうという現象があ
った。これは、以下の原因によるものと推定される。
【００１３】すなわち、in-situ ドーピングを行なうた
めに結晶成長装置内に導入された不純物を含む気体（ド
ーパントガス）は、そのすべてが供給中に結晶中に取り
込まれるわけではなく、その大部分はそのまま結晶成長
装置から排出される。しかし、結晶成長装置に供給され
たドーパントガスはその供給を停止した後も瞬時には結
晶成長装置から排出されるわけではなく、時間の経過と
ともにその残留分圧が低下していくものの、ドーパント
が結晶成長装置の各部に残存している。この残留ガスが
その後に成長させる結晶中にも取り込まれ、希望しない
ドーピングが行なわれてしまう。したがって、ヘテロ電
界効果トランジスタなどにおいて、このガス供給停止後
の残留分圧により、本来不純物を導入したくないスペー
サー層に不純物がドープされ特性が低下してしまうもの
と考えられる。
めに結晶成長装置内に導入された不純物を含む気体（ド
ーパントガス）は、そのすべてが供給中に結晶中に取り
込まれるわけではなく、その大部分はそのまま結晶成長
装置から排出される。しかし、結晶成長装置に供給され
たドーパントガスはその供給を停止した後も瞬時には結
晶成長装置から排出されるわけではなく、時間の経過と
ともにその残留分圧が低下していくものの、ドーパント
が結晶成長装置の各部に残存している。この残留ガスが
その後に成長させる結晶中にも取り込まれ、希望しない
ドーピングが行なわれてしまう。したがって、ヘテロ電
界効果トランジスタなどにおいて、このガス供給停止後
の残留分圧により、本来不純物を導入したくないスペー
サー層に不純物がドープされ特性が低下してしまうもの
と考えられる。
【００１４】本発明は、斯かる点に着目してなされたも
のであって、その目的は、キャリア蓄積領域とキャリア
供給領域との間に介在するスペーサー層へのキャリア生
成用不純物の取り込みを抑制する手段を講ずることによ
り、特性の劣化の少ない半導体装置及びその製造方法を
提供することにある。
のであって、その目的は、キャリア蓄積領域とキャリア
供給領域との間に介在するスペーサー層へのキャリア生
成用不純物の取り込みを抑制する手段を講ずることによ
り、特性の劣化の少ない半導体装置及びその製造方法を
提供することにある。
【００１５】
【課題を解決するための手段】本発明は、上記問題を高
濃度ドーピングを行なう層の結晶を、高濃度ドープ層の
直後に成長させる結晶よりも結晶成長中の不純物の取り
込み効率の高い結晶とすることにより解決する。具体的
には、以下のような半導体装置及びその製造方法に関す
る手段を講じている。
濃度ドーピングを行なう層の結晶を、高濃度ドープ層の
直後に成長させる結晶よりも結晶成長中の不純物の取り
込み効率の高い結晶とすることにより解決する。具体的
には、以下のような半導体装置及びその製造方法に関す
る手段を講じている。
【００１６】本発明の半導体装置の製造方法は、基板上
に、キャリアが供給されるキャリア蓄積領域と、該キャ
リア蓄積領域にキャリアを供給するためのキャリア供給
領域と、上記キャリア蓄積領域と上記キャリア蓄積領域
との間に設けられたスペーサー層とを備えた半導体装置
の製造方法であって、キャリア生成用不純物を含む第１
の気体を供給して、上記キャリア供給領域用の第１の結
晶層を基板上に成長させる第１のステップと、第２の気
体を供給して、上記第１の結晶層の上に、上記キャリア
生成用不純物の取り込み効率が第１の結晶層よりも小さ
い材料からなり、上記スペーサー層用の第２の結晶層を
成長させる第２のステップと、第３の気体を供給して、
上記第２の結晶層の上に、上記キャリア蓄積領域用の第
３の結晶層を成長させる第３のステップとを含んでい
る。
に、キャリアが供給されるキャリア蓄積領域と、該キャ
リア蓄積領域にキャリアを供給するためのキャリア供給
領域と、上記キャリア蓄積領域と上記キャリア蓄積領域
との間に設けられたスペーサー層とを備えた半導体装置
の製造方法であって、キャリア生成用不純物を含む第１
の気体を供給して、上記キャリア供給領域用の第１の結
晶層を基板上に成長させる第１のステップと、第２の気
体を供給して、上記第１の結晶層の上に、上記キャリア
生成用不純物の取り込み効率が第１の結晶層よりも小さ
い材料からなり、上記スペーサー層用の第２の結晶層を
成長させる第２のステップと、第３の気体を供給して、
上記第２の結晶層の上に、上記キャリア蓄積領域用の第
３の結晶層を成長させる第３のステップとを含んでい
る。
【００１７】この方法により、第２のステップにおいて
も、第１のステップで第１の気体に含まれていたキャリ
ア生成用不純物が結晶製造用の装置内に残留しており、
第２の気体の中にキャリア生成用不純物が混入する。そ
のとき、第２の結晶層が第１の結晶層よりもキャリア生
成用不純物の取り込み効率が低い材料により構成されて
いるので、第２の結晶層へのキャリア生成用不純物の混
入量を低減することができる。すなわち、第２の結晶層
から形成されるスペーサ層におけるキャリア生成用不純
物量が多いことによる半導体装置の特性の劣化を有効に
抑制することができる。
も、第１のステップで第１の気体に含まれていたキャリ
ア生成用不純物が結晶製造用の装置内に残留しており、
第２の気体の中にキャリア生成用不純物が混入する。そ
のとき、第２の結晶層が第１の結晶層よりもキャリア生
成用不純物の取り込み効率が低い材料により構成されて
いるので、第２の結晶層へのキャリア生成用不純物の混
入量を低減することができる。すなわち、第２の結晶層
から形成されるスペーサ層におけるキャリア生成用不純
物量が多いことによる半導体装置の特性の劣化を有効に
抑制することができる。
【００１８】上記半導体装置の製造方法において、上記
第２及び第３のステップでは、上記キャリア生成用不純
物を実質的に含まない上記第２及び第３の気体を供給す
ることが好ましい。
第２及び第３のステップでは、上記キャリア生成用不純
物を実質的に含まない上記第２及び第３の気体を供給す
ることが好ましい。
【００１９】この方法により、スペーサー層やキャリア
蓄積領域にキャリア生成用不純物がほとんど存在しない
ことで、動作速度や電流量の大きい特性のよい半導体装
置が得られることになる。
蓄積領域にキャリア生成用不純物がほとんど存在しない
ことで、動作速度や電流量の大きい特性のよい半導体装
置が得られることになる。
【００２０】上記半導体装置の製造方法において、上記
第１の結晶層にＧｅを含ませ、上記第２の結晶層をＳｉ
により構成することができる。
第１の結晶層にＧｅを含ませ、上記第２の結晶層をＳｉ
により構成することができる。
【００２１】上記半導体装置の製造方法において、上記
第１及び第２の結晶層がＳｉ1-x Ｇｅx （０≦ｘ≦１）
により構成されている場合には、上記第２の結晶層のＧ
ｅ組成率が上記第１の結晶層のＧｅ組成率よりも大きい
ことが好ましい。
第１及び第２の結晶層がＳｉ1-x Ｇｅx （０≦ｘ≦１）
により構成されている場合には、上記第２の結晶層のＧ
ｅ組成率が上記第１の結晶層のＧｅ組成率よりも大きい
ことが好ましい。
【００２２】この方法により、Ｓｉ1-x Ｇｅx 層におい
てはＧｅ組成率が大きいほどキャリア生成用不純物の取
り込み効率がよくないことを利用して、スペーサー層に
おけるキャリア生成用不純物量の低減を図ることができ
る。
てはＧｅ組成率が大きいほどキャリア生成用不純物の取
り込み効率がよくないことを利用して、スペーサー層に
おけるキャリア生成用不純物量の低減を図ることができ
る。
【００２３】上記半導体装置の製造方法において、上記
第１及び第２の結晶層の成長には、Ｇｅの水素化物とＳ
ｉの水素化物とを用いることが好ましい。
第１及び第２の結晶層の成長には、Ｇｅの水素化物とＳ
ｉの水素化物とを用いることが好ましい。
【００２４】本発明の半導体装置は、基板と、上記基板
上に設けられ、キャリアが供給されるキャリア蓄積領域
と、キャリア生成用不純物を含み、上記キャリア蓄積領
域にキャリアを供給するためのキャリア供給領域と、上
記キャリア蓄積領域と上記キャリア蓄積領域との間に設
けられ、上記キャリア生成用不純物の取り込み効率が上
記キャリア供給領域よりも小さい材料により構成される
スペーサー層とを備えている。
上に設けられ、キャリアが供給されるキャリア蓄積領域
と、キャリア生成用不純物を含み、上記キャリア蓄積領
域にキャリアを供給するためのキャリア供給領域と、上
記キャリア蓄積領域と上記キャリア蓄積領域との間に設
けられ、上記キャリア生成用不純物の取り込み効率が上
記キャリア供給領域よりも小さい材料により構成される
スペーサー層とを備えている。
【００２５】これにより、スペーサー層がキャリア供給
領域よりもキャリア生成用不純物の取り込み効率が低い
材料により構成されているので、製造工程におけるスペ
ーサー層へのキャリア生成用不純物の混入量を低減する
ことができる。すなわち、スペーサ層におけるキャリア
生成用不純物量が多いことによる半導体装置の特性の劣
化を有効に抑制することができる。
領域よりもキャリア生成用不純物の取り込み効率が低い
材料により構成されているので、製造工程におけるスペ
ーサー層へのキャリア生成用不純物の混入量を低減する
ことができる。すなわち、スペーサ層におけるキャリア
生成用不純物量が多いことによる半導体装置の特性の劣
化を有効に抑制することができる。
【００２６】上記スペーサー層及び上記キャリア蓄積領
域は上記キャリア生成用不純物を実質的に含まないこと
が好ましい。
域は上記キャリア生成用不純物を実質的に含まないこと
が好ましい。
【００２７】上記半導体装置において、上記キャリア供
給領域にＧｅを含ませ、上記スペーサー層をＳｉにより
構成することができる。
給領域にＧｅを含ませ、上記スペーサー層をＳｉにより
構成することができる。
【００２８】上記キャリア供給領域及び上記スペーサー
層がＳｉ1-x Ｇｅx （０≦ｘ≦１）により構成されてい
る場合には、上記スペーサー層のＧｅ組成率が上記キャ
リア供給領域のＧｅ組成率よりも大きいことが好まし
い。
層がＳｉ1-x Ｇｅx （０≦ｘ≦１）により構成されてい
る場合には、上記スペーサー層のＧｅ組成率が上記キャ
リア供給領域のＧｅ組成率よりも大きいことが好まし
い。
【００２９】上記半導体装置において、上記キャリア蓄
積領域は、上記キャリア供給領域内のキャリア生成用不
純物と同一極性のキャリアを走行させるチャネル領域と
して機能させることができる。
積領域は、上記キャリア供給領域内のキャリア生成用不
純物と同一極性のキャリアを走行させるチャネル領域と
して機能させることができる。
【００３０】これにより、キャリア蓄積領域におけるキ
ャリアの走行速度の高い電界効果トランジスタが得られ
ることになる。
ャリアの走行速度の高い電界効果トランジスタが得られ
ることになる。
【００３１】
【発明の実施の形態】以下、本発明の実施形態について
説明する前に、本発明の裏付けとなる実験の結果につい
て説明する。
説明する前に、本発明の裏付けとなる実験の結果につい
て説明する。
【００３２】本発明者達は、以下のＵＨＶ−ＣＶＤ法に
よる結晶成長実験において、ＳｉＧｅ層へのドーパント
不純物（キャリア生成用不純物）の取り込まれ効率は、
ＳｉＧｅ層中のＧｅ組成率に依存することを見出した。
よる結晶成長実験において、ＳｉＧｅ層へのドーパント
不純物（キャリア生成用不純物）の取り込まれ効率は、
ＳｉＧｅ層中のＧｅ組成率に依存することを見出した。
【００３３】図２は、ＳｉＧｅ混晶内にＢ（ボロン）を
導入する場合におけるＢ濃度のＢ2Ｈ6 （ドーパントガ
ス）の圧力依存性を示す特性図である。ただし、同図の
横軸は結晶成長装置内におけるＢ2 Ｈ6 の分圧を制御す
る圧力制御装置の設定値であり、Ｂ2 Ｈ6 の分圧はこの
設定値に比例する。そして、ＵＨＶ−ＣＶＤ装置内にお
けるＳｉのソースガスであるＳｉ2 Ｈ6 と、Ｇｅのソー
スガスであるＧｅＨ4と、ＢのソースガスであるＢ2 Ｈ6
との分圧を変化させながら結晶成長を行なった。その
際、Ｓｉ2 Ｈ6 及びＧｅＨ4 の分圧は数ｍTorr程度であ
り、Ｂ2 Ｈ6 の分圧は１０-7〜１０-6Torr程度であっ
た。また、成長中の基板温度は５５０℃で一定である。
結晶中のＧｅ組成率の評価はＸ線解析又は分光エリプソ
メトリ法により行ない、Ｂ濃度の評価はＳＩＭＳ（二次
イオン検出法）により行なった。
導入する場合におけるＢ濃度のＢ2Ｈ6 （ドーパントガ
ス）の圧力依存性を示す特性図である。ただし、同図の
横軸は結晶成長装置内におけるＢ2 Ｈ6 の分圧を制御す
る圧力制御装置の設定値であり、Ｂ2 Ｈ6 の分圧はこの
設定値に比例する。そして、ＵＨＶ−ＣＶＤ装置内にお
けるＳｉのソースガスであるＳｉ2 Ｈ6 と、Ｇｅのソー
スガスであるＧｅＨ4と、ＢのソースガスであるＢ2 Ｈ6
との分圧を変化させながら結晶成長を行なった。その
際、Ｓｉ2 Ｈ6 及びＧｅＨ4 の分圧は数ｍTorr程度であ
り、Ｂ2 Ｈ6 の分圧は１０-7〜１０-6Torr程度であっ
た。また、成長中の基板温度は５５０℃で一定である。
結晶中のＧｅ組成率の評価はＸ線解析又は分光エリプソ
メトリ法により行ない、Ｂ濃度の評価はＳＩＭＳ（二次
イオン検出法）により行なった。
【００３４】同図において、△はＧｅ組成率が１０％で
あるＳｉＧｅ混晶、■はＧｅ組成率が２０％であるＳｉ
Ｇｅ混晶のＢ濃度の圧力依存性のデータをそれぞれ示
す。同図から明らかなように、任意のドーパントガスの
分圧値において、同じドーパントソースガスの分圧値で
比べると、Ｇｅ組成率が高い（２０％）結晶内のＢ濃度
が高いことがわかる。例えば、Ｇｅ組成率が２０％のサ
ンプル（△参照）のＢ濃度は、Ｇｅ組成率が１０％のサ
ンプルに比べ２〜５倍程度になっている。
あるＳｉＧｅ混晶、■はＧｅ組成率が２０％であるＳｉ
Ｇｅ混晶のＢ濃度の圧力依存性のデータをそれぞれ示
す。同図から明らかなように、任意のドーパントガスの
分圧値において、同じドーパントソースガスの分圧値で
比べると、Ｇｅ組成率が高い（２０％）結晶内のＢ濃度
が高いことがわかる。例えば、Ｇｅ組成率が２０％のサ
ンプル（△参照）のＢ濃度は、Ｇｅ組成率が１０％のサ
ンプルに比べ２〜５倍程度になっている。
【００３５】つまり、ＳｉＧｅ結晶中に１×１０18ｃｍ
-3のＢを導入しようとすると、Ｇｅ組成率が２０％であ
るＳｉＧｅ層内には、Ｇｅ組成率が１０％であるＳｉＧ
ｅ層内の半分のＢ2 Ｈ6 の分圧でよいことがわかる。
-3のＢを導入しようとすると、Ｇｅ組成率が２０％であ
るＳｉＧｅ層内には、Ｇｅ組成率が１０％であるＳｉＧ
ｅ層内の半分のＢ2 Ｈ6 の分圧でよいことがわかる。
【００３６】また、Ｂ2 Ｈ6 の分圧が同じであっても、
Ｇｅ組成率が２０％のＳｉＧｅ層中には２．５×１０16
ｃｍ-3程度のＢが取り込まれているのに対し、Ｇｅ組成
率が１０％のＳｉＧｅ層中には４．７×１０15ｃｍ-3程
度のＢしか取り込まれていない。つまり、ＳｉＧｅ層中
のＧｅ組成率を２０％から１０％に低減することによ
り、ＳｉＧｅ層中のＢ濃度を１／５程度に低減すること
ができる。
Ｇｅ組成率が２０％のＳｉＧｅ層中には２．５×１０16
ｃｍ-3程度のＢが取り込まれているのに対し、Ｇｅ組成
率が１０％のＳｉＧｅ層中には４．７×１０15ｃｍ-3程
度のＢしか取り込まれていない。つまり、ＳｉＧｅ層中
のＧｅ組成率を２０％から１０％に低減することによ
り、ＳｉＧｅ層中のＢ濃度を１／５程度に低減すること
ができる。
【００３７】そして、ＵＨＶ−ＣＶＤ装置内におけるド
ーパントガスの分圧が同じである場合に、ＳｉＧｅ混晶
中のＧｅ組成率が高いほど混晶中に取り込まれるドーパ
ントの濃度が高くなるという傾向は、Ｂ2 Ｈ6 の代わり
にｎ型不純物のソースガスであるＰＨ3 を用いた実験に
おいても確認された。
ーパントガスの分圧が同じである場合に、ＳｉＧｅ混晶
中のＧｅ組成率が高いほど混晶中に取り込まれるドーパ
ントの濃度が高くなるという傾向は、Ｂ2 Ｈ6 の代わり
にｎ型不純物のソースガスであるＰＨ3 を用いた実験に
おいても確認された。
【００３８】以上の現象は、Ｇｅ組成率が高まることに
より結晶の成長速度が増大し、in-situ ドーピング時に
不純物の取り込み効率を低減する要因の１つの考えられ
る，不純物原子の表面偏析による表面活性サイトのブロ
ック効果が弱められるためと思われる。したがって、Ａ
ｓＨ3 を用いたＡｓドープをはじめ、その他の不純物元
素のソースガスを用いた不純物ドープにおいても、同様
の効果が期待できる。
より結晶の成長速度が増大し、in-situ ドーピング時に
不純物の取り込み効率を低減する要因の１つの考えられ
る，不純物原子の表面偏析による表面活性サイトのブロ
ック効果が弱められるためと思われる。したがって、Ａ
ｓＨ3 を用いたＡｓドープをはじめ、その他の不純物元
素のソースガスを用いた不純物ドープにおいても、同様
の効果が期待できる。
【００３９】つまり、不純物をドープしようとするＳｉ
Ｇｅ層内のＧｅ組成率を高めておけば、同じ量の不純物
を結晶内にドープするのに必要な不純物のソースガス量
を低減できる。言い換えると、不純物のソースガスの分
圧が同じであっても、ＳｉＧｅ層中のＧｅ含有量を低減
することにより、ＳｉＧｅ層中に取り込まれる不純物量
を低減することができる。
Ｇｅ層内のＧｅ組成率を高めておけば、同じ量の不純物
を結晶内にドープするのに必要な不純物のソースガス量
を低減できる。言い換えると、不純物のソースガスの分
圧が同じであっても、ＳｉＧｅ層中のＧｅ含有量を低減
することにより、ＳｉＧｅ層中に取り込まれる不純物量
を低減することができる。
【００４０】また、以上の傾向から、ＳｉＧｅ層の中で
もＧｅ組成率が０の場合つまりＳｉ層の場合には、不純
物の取り込まれ効率は大幅に小さくなることがわかる。
もＧｅ組成率が０の場合つまりＳｉ層の場合には、不純
物の取り込まれ効率は大幅に小さくなることがわかる。
【００４１】ここで、既に説明したように、気相成長法
においてドーピングプロファイルの制御を困難にする一
つの原因は、成長室内のドーパントガスの残留分圧であ
る。ドーピングを行なうために結晶成長装置内に導入さ
れたドーパントガスは、ドーパントガスの供給を停止し
た後も完全に結晶成長装置から排出されるまでにある程
度の時間を要する。この時間は、当然ながら結晶成長装
置に導入するドーパントガスの量が多いほど長くなる。
このドーパントガスの供給の停止後、ドーパントガスが
成長室内から完全に排出されるまで結晶成長装置内に留
まるドーパントガスが本来ドーピングを行ないたくない
結晶層に取り込まれるためにドーピングプロファイルが
求めるものとは異なったものとなってしまう。
においてドーピングプロファイルの制御を困難にする一
つの原因は、成長室内のドーパントガスの残留分圧であ
る。ドーピングを行なうために結晶成長装置内に導入さ
れたドーパントガスは、ドーパントガスの供給を停止し
た後も完全に結晶成長装置から排出されるまでにある程
度の時間を要する。この時間は、当然ながら結晶成長装
置に導入するドーパントガスの量が多いほど長くなる。
このドーパントガスの供給の停止後、ドーパントガスが
成長室内から完全に排出されるまで結晶成長装置内に留
まるドーパントガスが本来ドーピングを行ないたくない
結晶層に取り込まれるためにドーピングプロファイルが
求めるものとは異なったものとなってしまう。
【００４２】そこで、本発明では、チャネル層とキャリ
ア供給層との間に介在するスペーサー層の不純物取り込
み効率を低減させる工夫をすることで、スペーサー層５
の不純物濃度あるいは厚みを低減し、デバイスの特性を
改良するようにしている。以下の実施形態において、そ
のための構造及び製造方法を具体的に説明する。
ア供給層との間に介在するスペーサー層の不純物取り込
み効率を低減させる工夫をすることで、スペーサー層５
の不純物濃度あるいは厚みを低減し、デバイスの特性を
改良するようにしている。以下の実施形態において、そ
のための構造及び製造方法を具体的に説明する。
【００４３】（第１の実施形態）図１は、第１の実施形
態に係るヘテロ電界効果トランジスタの１種であるＨＣ
ＭＯＳの断面図である。同図に示すように、Ｓｉ基板１
の上には、ＳｉＧｅ緩和バッファ層２と、ＳｉＧｅバッ
ファ層３と、ｎ型高濃度ドープ層４と、スペーサー層５
と、ｎチャネル層６と、ｐチャネル層７と、Ｓｉキャッ
プ層８と、ゲート絶縁膜とが順次形成されている。ま
た、基板上には、ｎチャネル型電界効果トランジスタ
（以下、ｎ−ＨＭＯＳと呼ぶ），ｐチャネル型電界効果
トランジスタ（以下、ｐ−ＨＭＯＳと呼ぶ）のゲート電
極１３，１８がそれぞれ設けられている。また、ゲート
電極１３の両側方に位置するＳｉＧｅバッファ層３，ｎ
型高濃度ドープ層４，スペーサー層５，ｎチャネル層
６，ｐチャネル層７及びＳｉキャップ層８の各部分領域
にはｎ型不純物が導入されて、ｎ−ＨＭＯＳのソース領
域１０及びドレイン領域１１が形成されている。さら
に、ゲート電極１８の両側方に位置するＳｉＧｅバッフ
ァ層３，ｎ型高濃度ドープ層４，スペーサー層５，ｎチ
ャネル層６，ｐチャネル層７及びＳｉキャップ層８の各
部分領域にはｐ型不純物が導入されて、ｐ−ＨＭＯＳの
ソース領域１５及びドレイン領域１６が形成されてい
る。ここで、ＳｉＧｅ緩和バッファ層２内においては、
Ｓｉ基板１内の単結晶Ｓｉの格子定数よりも格子定数の
大きい結晶面を得るためにＧｅ組成率が０から１０％ま
で段階的に増大している。また、ＳｉＧｅバッファ層３
は、チャネル層にＳｉＧｅ緩和バッファ層２で発生した
結晶欠陥が影響を与えるのを防ぐ目的で設けられたもの
である。ｎ型高濃度ドープ層４は、ｎチャネル層６にキ
ャリアを供給するための層であり、スペーサー層５はｎ
型高濃度ドープ層４内のイオン化した不純物がｎチャネ
ル層６に侵入してキャリアが散乱を受けるのを防ぐ目的
で、両者を空間的に分離すべく設けられたものである。
上記ＳｉＧｅバッファ層３及びスペーサー層５は、いず
れもＧｅ組成率が１０％のＳｉＧｅにより構成されてい
る。一方、上記ｎ型高濃度ドープ層４はＧｅ組成率が２
０％のＳｉＧｅにより構成されている。
態に係るヘテロ電界効果トランジスタの１種であるＨＣ
ＭＯＳの断面図である。同図に示すように、Ｓｉ基板１
の上には、ＳｉＧｅ緩和バッファ層２と、ＳｉＧｅバッ
ファ層３と、ｎ型高濃度ドープ層４と、スペーサー層５
と、ｎチャネル層６と、ｐチャネル層７と、Ｓｉキャッ
プ層８と、ゲート絶縁膜とが順次形成されている。ま
た、基板上には、ｎチャネル型電界効果トランジスタ
（以下、ｎ−ＨＭＯＳと呼ぶ），ｐチャネル型電界効果
トランジスタ（以下、ｐ−ＨＭＯＳと呼ぶ）のゲート電
極１３，１８がそれぞれ設けられている。また、ゲート
電極１３の両側方に位置するＳｉＧｅバッファ層３，ｎ
型高濃度ドープ層４，スペーサー層５，ｎチャネル層
６，ｐチャネル層７及びＳｉキャップ層８の各部分領域
にはｎ型不純物が導入されて、ｎ−ＨＭＯＳのソース領
域１０及びドレイン領域１１が形成されている。さら
に、ゲート電極１８の両側方に位置するＳｉＧｅバッフ
ァ層３，ｎ型高濃度ドープ層４，スペーサー層５，ｎチ
ャネル層６，ｐチャネル層７及びＳｉキャップ層８の各
部分領域にはｐ型不純物が導入されて、ｐ−ＨＭＯＳの
ソース領域１５及びドレイン領域１６が形成されてい
る。ここで、ＳｉＧｅ緩和バッファ層２内においては、
Ｓｉ基板１内の単結晶Ｓｉの格子定数よりも格子定数の
大きい結晶面を得るためにＧｅ組成率が０から１０％ま
で段階的に増大している。また、ＳｉＧｅバッファ層３
は、チャネル層にＳｉＧｅ緩和バッファ層２で発生した
結晶欠陥が影響を与えるのを防ぐ目的で設けられたもの
である。ｎ型高濃度ドープ層４は、ｎチャネル層６にキ
ャリアを供給するための層であり、スペーサー層５はｎ
型高濃度ドープ層４内のイオン化した不純物がｎチャネ
ル層６に侵入してキャリアが散乱を受けるのを防ぐ目的
で、両者を空間的に分離すべく設けられたものである。
上記ＳｉＧｅバッファ層３及びスペーサー層５は、いず
れもＧｅ組成率が１０％のＳｉＧｅにより構成されてい
る。一方、上記ｎ型高濃度ドープ層４はＧｅ組成率が２
０％のＳｉＧｅにより構成されている。
【００４４】また、ｎチャネル層６は、ｎ−ＨＭＯＳに
おいて電子が走行する層であり、ｐチャネル層７はｐ−
ＨＭＯＳにおいて正孔が走行する層である。Ｓｉキャッ
プ層８は、ＳｉＧｅ層の上端にもヘテロ界面を利用した
ｐチャネル層７を形成すべく設けられたものである。
おいて電子が走行する層であり、ｐチャネル層７はｐ−
ＨＭＯＳにおいて正孔が走行する層である。Ｓｉキャッ
プ層８は、ＳｉＧｅ層の上端にもヘテロ界面を利用した
ｐチャネル層７を形成すべく設けられたものである。
【００４５】以上の構造は、図５に示す従来のＨＣＭＯ
Ｓの構造とよく似ているが、本実施形態においては、ｎ
型高濃度ドープ層４のＧｅ組成率がＳｉＧｅバッファ層
のＧｅ組成率よりも高い点が特徴である。すなわち、図
５に示す従来のＨＣＭＯＳにおいては、ＳｉＧｅバッフ
ァ層６３，ｎ型高濃度ドープ層６４及びスペーサー層６
５におけるＧｅ組成率はいずれも３０％であり均一であ
るが、本実施形態では、スペーサー層５におけるＧｅ組
成率が１０％であるのに対し、ｎ型高濃度ドープ層４に
おけるＧｅ組成率は２０％となっており、両者のＧｅ組
成率を異ならせている。
Ｓの構造とよく似ているが、本実施形態においては、ｎ
型高濃度ドープ層４のＧｅ組成率がＳｉＧｅバッファ層
のＧｅ組成率よりも高い点が特徴である。すなわち、図
５に示す従来のＨＣＭＯＳにおいては、ＳｉＧｅバッフ
ァ層６３，ｎ型高濃度ドープ層６４及びスペーサー層６
５におけるＧｅ組成率はいずれも３０％であり均一であ
るが、本実施形態では、スペーサー層５におけるＧｅ組
成率が１０％であるのに対し、ｎ型高濃度ドープ層４に
おけるＧｅ組成率は２０％となっており、両者のＧｅ組
成率を異ならせている。
【００４６】本実施形態によると、すべての層を同じＧ
ｅ組成率のＳｉＧｅにより構成するかすべての層をＳｉ
により構成した従来のトランジスタに比べ、以下のよう
な作用効果を発揮することができる。
ｅ組成率のＳｉＧｅにより構成するかすべての層をＳｉ
により構成した従来のトランジスタに比べ、以下のよう
な作用効果を発揮することができる。
【００４７】第１に、ｎ型高濃度ドープ層４のＧｅ組成
率を２０％として、その上に成長させるスペーサー層５
のＧｅ組成率１０％よりも高くしているので、製造工程
において、ｎ型高濃度ドープ層４の成長中に供給すべき
ドーパントガスの量を減らしても所望の不純物濃度を得
ることができる。そして、ｎ型高濃度ドープ層４の成長
中に供給すべきドーパントガスの量を低減できることか
ら、ドーパントガスの供給停止後一定時間が経過したと
きのドーパントガスの残留分圧を従来の方法よりも小さ
くできるために、スペーサー層５における不純物濃度を
低減することができる。
率を２０％として、その上に成長させるスペーサー層５
のＧｅ組成率１０％よりも高くしているので、製造工程
において、ｎ型高濃度ドープ層４の成長中に供給すべき
ドーパントガスの量を減らしても所望の不純物濃度を得
ることができる。そして、ｎ型高濃度ドープ層４の成長
中に供給すべきドーパントガスの量を低減できることか
ら、ドーパントガスの供給停止後一定時間が経過したと
きのドーパントガスの残留分圧を従来の方法よりも小さ
くできるために、スペーサー層５における不純物濃度を
低減することができる。
【００４８】第２に、ドーピング濃度を低減したい層で
あるスペーサー層５のＧｅ組成率は従来と同様に低くし
ておくことにより、Ｇｅ組成率の高いｎ型高濃度ドープ
層４を不純物濃度低減層に用いた場合に比べ、同じ残留
分圧下で成長させても結晶中の不純物濃度を低くするこ
とが可能となる。このことは、図２において、Ｂ2 Ｈ6
の設定値が同じ０．０２でも、結晶中に取り込まれてい
るＢ濃度が、Ｇｅ組成率が１０％のＳｉＧｅ混晶ではＧ
ｅ組成率が２０％ＳｉＧｅ混晶の半分程度であることか
らも明らかである。
あるスペーサー層５のＧｅ組成率は従来と同様に低くし
ておくことにより、Ｇｅ組成率の高いｎ型高濃度ドープ
層４を不純物濃度低減層に用いた場合に比べ、同じ残留
分圧下で成長させても結晶中の不純物濃度を低くするこ
とが可能となる。このことは、図２において、Ｂ2 Ｈ6
の設定値が同じ０．０２でも、結晶中に取り込まれてい
るＢ濃度が、Ｇｅ組成率が１０％のＳｉＧｅ混晶ではＧ
ｅ組成率が２０％ＳｉＧｅ混晶の半分程度であることか
らも明らかである。
【００４９】その結果、スペーサー層の厚みが変わらな
いとすると、スペーサー層の上に成長されるチャネル層
中にドープされる不純物の濃度を従来のドーピング法を
用いた場合よりも低くすることができ、チャネル層のキ
ャリアの移動度の向上を図ることができる。
いとすると、スペーサー層の上に成長されるチャネル層
中にドープされる不純物の濃度を従来のドーピング法を
用いた場合よりも低くすることができ、チャネル層のキ
ャリアの移動度の向上を図ることができる。
【００５０】また、スペーサー層の厚みを薄くしても両
者間の不純物濃度差を大きくすることも可能になる。そ
の場合には、スペーサー層５の膜厚が薄くなることによ
り、ｎチャネル層６がｎ型高濃度ドープ層４に近づいて
ｎチャネル層６中のキャリア密度が増大するので、デバ
イスの特性の向上を期待することができる。
者間の不純物濃度差を大きくすることも可能になる。そ
の場合には、スペーサー層５の膜厚が薄くなることによ
り、ｎチャネル層６がｎ型高濃度ドープ層４に近づいて
ｎチャネル層６中のキャリア密度が増大するので、デバ
イスの特性の向上を期待することができる。
【００５１】次に、本実施形態に係るＨＣＭＯＳの製造
工程について説明する。
工程について説明する。
【００５２】まず、イオン注入により、ｎウエルとｐウ
エル（いずれも図示せず）が形成されたＳｉ基板１にＲ
ＣＡ法等の洗浄処理を施して表面の不純物を除去した
後、フッ酸処理することにより表面を水素終端させた状
態で結晶成長装置に導入する。
エル（いずれも図示せず）が形成されたＳｉ基板１にＲ
ＣＡ法等の洗浄処理を施して表面の不純物を除去した
後、フッ酸処理することにより表面を水素終端させた状
態で結晶成長装置に導入する。
【００５３】そして、基板をロードロックを介して真空
容器内に導入した後、真空容器内の真空度を１０-9Torr
程度まで上げた後、基板温度を所望の結晶成長温度（５
５０℃程度）まで昇温させる。ここで、水素終端が十分
なされている状態においてはこのまま結晶成長させても
良いし、基板表面の残存自然酸化膜が問題になるようで
あれば水素やシラン、ジシラン等の雰囲気下で９００〜
１１００℃程度に数秒〜数分の間加熱し、自然酸化膜を
除去して基板の清浄表面を露出させた後に、以下の手順
に従って結晶成長を行なう。
容器内に導入した後、真空容器内の真空度を１０-9Torr
程度まで上げた後、基板温度を所望の結晶成長温度（５
５０℃程度）まで昇温させる。ここで、水素終端が十分
なされている状態においてはこのまま結晶成長させても
良いし、基板表面の残存自然酸化膜が問題になるようで
あれば水素やシラン、ジシラン等の雰囲気下で９００〜
１１００℃程度に数秒〜数分の間加熱し、自然酸化膜を
除去して基板の清浄表面を露出させた後に、以下の手順
に従って結晶成長を行なう。
【００５４】結晶成長装置にソースガスを導入する場
合、Ｓｉのソースガスとしてはシラン（ＳｉＨ4 ）やジ
シラン（Ｓｉ2 Ｈ6 ）などの水素化シリコン類を用い、
Ｇｅのソースガスとしてはゲルマン（ＧｅＨ4 ）を用い
ることができる。これらのソースガスは１００％濃度の
ものでもよいし、水素で数％に希釈したものでもよい。
また、ＳｉやＳｉＧｅを成長させるためのソースガスの
分圧は数ｍTorr程度でよい。ＳｉＧｅ中のＧｅ組成率の
制御は、ＳｉソースとＧｅソースの分圧比を変化させる
ことで行なうことができる。例えば全圧を一定に保って
おいて両者の分圧比を変化させてもよいし、例えばＳｉ
ソースの分圧を一定にしておき、Ｇｅソースの分圧だけ
を変化させてもよい。後者の方が制御は容易である。
合、Ｓｉのソースガスとしてはシラン（ＳｉＨ4 ）やジ
シラン（Ｓｉ2 Ｈ6 ）などの水素化シリコン類を用い、
Ｇｅのソースガスとしてはゲルマン（ＧｅＨ4 ）を用い
ることができる。これらのソースガスは１００％濃度の
ものでもよいし、水素で数％に希釈したものでもよい。
また、ＳｉやＳｉＧｅを成長させるためのソースガスの
分圧は数ｍTorr程度でよい。ＳｉＧｅ中のＧｅ組成率の
制御は、ＳｉソースとＧｅソースの分圧比を変化させる
ことで行なうことができる。例えば全圧を一定に保って
おいて両者の分圧比を変化させてもよいし、例えばＳｉ
ソースの分圧を一定にしておき、Ｇｅソースの分圧だけ
を変化させてもよい。後者の方が制御は容易である。
【００５５】まず、基板１の上にＳｉＧｅ緩和バッファ
層２を成長させる。これは格子緩和したＳｉＧｅ層を得
るためであり、Ｇｅ組成を段階的に（例えば５％ずつ）
増やした混晶層を成長させる。ＳｉＧｅ緩和バッファ層
２のトータルの膜厚は１μｍ程度である。このＳｉＧｅ
緩和バッファ層２は格子欠陥を大量に含んでいる。
層２を成長させる。これは格子緩和したＳｉＧｅ層を得
るためであり、Ｇｅ組成を段階的に（例えば５％ずつ）
増やした混晶層を成長させる。ＳｉＧｅ緩和バッファ層
２のトータルの膜厚は１μｍ程度である。このＳｉＧｅ
緩和バッファ層２は格子欠陥を大量に含んでいる。
【００５６】次に、ＳｉＧｅ緩和バッファ層２の上にＧ
ｅ組成率が１０％である単一組成のＳｉＧｅバッファ層
３を成長させる。このＳｉＧｅバッファ層３の厚みは３
０〜５０ｎｍ程度でよい。
ｅ組成率が１０％である単一組成のＳｉＧｅバッファ層
３を成長させる。このＳｉＧｅバッファ層３の厚みは３
０〜５０ｎｍ程度でよい。
【００５７】次に、ＳｉＧｅバッファ層３の上に、Ｇｅ
組成率が２０％のｎ型高濃度ドープ層４を成長させる。
その際のドーピングはＳｉソースとＧｅソースととも
に、不純物を含んだドーパントガスを結晶成長装置に導
入することにより行なわれる。ドーパントガスは燐ドー
プを行なう際はＰＨ3 が用いられ、Ａｓドープを行なう
際はＡｓＨ3 等が用いられる。本実施形態のｎ型高濃度
ドープ層４を形成する場合にはＰＨ3 を用いている。な
お、ドーパントガスは水素で１００〜５００ｐｐｍ程度
に希釈したものを用いたほうが適度な流量となり、分圧
の制御が容易である。
組成率が２０％のｎ型高濃度ドープ層４を成長させる。
その際のドーピングはＳｉソースとＧｅソースととも
に、不純物を含んだドーパントガスを結晶成長装置に導
入することにより行なわれる。ドーパントガスは燐ドー
プを行なう際はＰＨ3 が用いられ、Ａｓドープを行なう
際はＡｓＨ3 等が用いられる。本実施形態のｎ型高濃度
ドープ層４を形成する場合にはＰＨ3 を用いている。な
お、ドーパントガスは水素で１００〜５００ｐｐｍ程度
に希釈したものを用いたほうが適度な流量となり、分圧
の制御が容易である。
【００５８】次に、ｎ型高濃度ドープ層４の成長後、ス
ペーサー層５の成長開始までにＰＨ3 の供給を停止し、
Ｇｅ組成率が１０％で厚みが１〜２ｎｍ程度のスペーサ
ー層を成長させる。スペーサー層の組成はＳｉ0.7 Ｇｅ
0.3 であり、そのＧｅ組成率はｎ型高濃度ドープ層４の
Ｇｅ組成率よりも小さくなっている。
ペーサー層５の成長開始までにＰＨ3 の供給を停止し、
Ｇｅ組成率が１０％で厚みが１〜２ｎｍ程度のスペーサ
ー層を成長させる。スペーサー層の組成はＳｉ0.7 Ｇｅ
0.3 であり、そのＧｅ組成率はｎ型高濃度ドープ層４の
Ｇｅ組成率よりも小さくなっている。
【００５９】このように、ｎ型高濃度ドープ層４のＧｅ
組成率を２０％として、その上に成長させるスペーサー
層５のＧｅ組成率１０％よりも高くしているので、ｎ型
高濃度ドープ層４の成長中に供給すべきドーパントガス
の量を減らしても所望の不純物濃度を得ることができ
る。図２に示すように、上述の成長条件では、結晶中の
硼素の濃度を１×１０18ｃｍ-3としたいとき、Ｇｅ組成
率が２０％のＳｉＧｅ混晶の場合には、Ｂ2 Ｈ6 の設定
値が０．５程度でよく、Ｇｅ組成率が１０％のＳｉＧｅ
混晶にＢ2 Ｈ6 をドープする際の設定値０．９５に比べ
て１／２程度にすることができる。このことにより、ド
ーパントガスを結晶成長装置から排出するために要する
時間を短縮することができる。
組成率を２０％として、その上に成長させるスペーサー
層５のＧｅ組成率１０％よりも高くしているので、ｎ型
高濃度ドープ層４の成長中に供給すべきドーパントガス
の量を減らしても所望の不純物濃度を得ることができ
る。図２に示すように、上述の成長条件では、結晶中の
硼素の濃度を１×１０18ｃｍ-3としたいとき、Ｇｅ組成
率が２０％のＳｉＧｅ混晶の場合には、Ｂ2 Ｈ6 の設定
値が０．５程度でよく、Ｇｅ組成率が１０％のＳｉＧｅ
混晶にＢ2 Ｈ6 をドープする際の設定値０．９５に比べ
て１／２程度にすることができる。このことにより、ド
ーパントガスを結晶成長装置から排出するために要する
時間を短縮することができる。
【００６０】次に、スペーサー層５の上にＳｉからなる
ｎチャネル層６を成長させ、さらにその上にＳｉＧｅか
らなるｐチャネル層７を成長させる。このｎチャネル層
６およびその上のｐチャネル層７中の不純物濃度をでき
る限り低減するのがデバイス特性向上の重要な要点であ
る。本実施形態の製造方法の場合、上述のように、スペ
ーサー層５の不純物濃度を低くすることができるので、
スペーサー層５の厚みが変わらないとすると、ｎチャネ
ル層６を形成する際における不純物のソースガスの分圧
が低くなり、ｎチャネル層６にドープされる不純物の濃
度が従来のドーピング法を用いた場合よりも低くなる。
また、後述するように、ｎチャネル層６、ｐチャネル層
７共に膜厚を５ｎｍ程度まで薄くすることができる。
ｎチャネル層６を成長させ、さらにその上にＳｉＧｅか
らなるｐチャネル層７を成長させる。このｎチャネル層
６およびその上のｐチャネル層７中の不純物濃度をでき
る限り低減するのがデバイス特性向上の重要な要点であ
る。本実施形態の製造方法の場合、上述のように、スペ
ーサー層５の不純物濃度を低くすることができるので、
スペーサー層５の厚みが変わらないとすると、ｎチャネ
ル層６を形成する際における不純物のソースガスの分圧
が低くなり、ｎチャネル層６にドープされる不純物の濃
度が従来のドーピング法を用いた場合よりも低くなる。
また、後述するように、ｎチャネル層６、ｐチャネル層
７共に膜厚を５ｎｍ程度まで薄くすることができる。
【００６１】次に、ｐチャネル層７の上にＳｉキャップ
層８を成長させ、エピタキシャル成長プロセスは完了す
る。最後に成長させるＳｉキャップ層８は、その下のＳ
ｉＧｅからなるｐチャネル層７とヘテロ界面を形成する
ためのものであるが、同時にゲート絶縁膜となるＳｉ酸
化膜を熱酸化により形成するためにも用いられる。この
Ｓｉキャップ層８の厚みは、ゲート酸化後に１ｎｍの厚
みが残る程度であればよい。
層８を成長させ、エピタキシャル成長プロセスは完了す
る。最後に成長させるＳｉキャップ層８は、その下のＳ
ｉＧｅからなるｐチャネル層７とヘテロ界面を形成する
ためのものであるが、同時にゲート絶縁膜となるＳｉ酸
化膜を熱酸化により形成するためにも用いられる。この
Ｓｉキャップ層８の厚みは、ゲート酸化後に１ｎｍの厚
みが残る程度であればよい。
【００６２】以上のエピタキシャル成長プロセス以降に
おいては、通常のＳｉＣＭＯＳプロセスとほぼ同様の手
順を行なうことで、ＨＣＭＯＳを作成することができ
る。つまり、エピタキシャル成長が完了した基板の表面
（Ｓｉキャップ層８の表面）を酸化してゲート絶縁膜９
を形成し、基板上にポリシリコン膜を堆積した後、パタ
ーニングしてゲート電極１３，１８を形成する。その
後、ｐ−ＨＭＯＳ形成領域を覆うレジスト膜及びゲート
電極１３をマスクとしてｎ型不純物（リン）イオンを基
板内に注入することにより、ｎ−ＨＭＯＳのソース領域
１０及びドレイン領域１１を形成する。さらに、ｎ−Ｈ
ＭＯＳ形成領域を覆うレジスト膜及びゲート電極１８を
マスクとしてｐ型不純物（ボロン）イオンを基板内に注
入することにより、ｐ−ＨＭＯＳのソース領域１５及び
ドレイン領域１６を形成する。
おいては、通常のＳｉＣＭＯＳプロセスとほぼ同様の手
順を行なうことで、ＨＣＭＯＳを作成することができ
る。つまり、エピタキシャル成長が完了した基板の表面
（Ｓｉキャップ層８の表面）を酸化してゲート絶縁膜９
を形成し、基板上にポリシリコン膜を堆積した後、パタ
ーニングしてゲート電極１３，１８を形成する。その
後、ｐ−ＨＭＯＳ形成領域を覆うレジスト膜及びゲート
電極１３をマスクとしてｎ型不純物（リン）イオンを基
板内に注入することにより、ｎ−ＨＭＯＳのソース領域
１０及びドレイン領域１１を形成する。さらに、ｎ−Ｈ
ＭＯＳ形成領域を覆うレジスト膜及びゲート電極１８を
マスクとしてｐ型不純物（ボロン）イオンを基板内に注
入することにより、ｐ−ＨＭＯＳのソース領域１５及び
ドレイン領域１６を形成する。
【００６３】以上の工程により、図１に示すＨＣＭＯＳ
の構造を容易に得ることができる。
の構造を容易に得ることができる。
【００６４】（第２の実施形態）次に、第２の実施形態
に係るＨＣＭＯＳについて説明する。本実施形態では、
スペーサー層としてＳｉ層を用いたＳｉ1-y Ｃy −Ｓｉ
系ヘテロ電界効果トランジスタについて説明する。Ｓｉ
層は不純物の取り込み効率が低いために、スペーサー層
を構成する材料として適している。
に係るＨＣＭＯＳについて説明する。本実施形態では、
スペーサー層としてＳｉ層を用いたＳｉ1-y Ｃy −Ｓｉ
系ヘテロ電界効果トランジスタについて説明する。Ｓｉ
層は不純物の取り込み効率が低いために、スペーサー層
を構成する材料として適している。
【００６５】ここで、Ｓｉからなるスペーサー層を有す
るヘテロ電界効果トランジスタの例として、Ｓｉ基板に
面内の格子定数が一致したＣ濃度の低いＳｉ1-y Ｃy を
設けて形成されるヘテロ接合を有する電界効果トランジ
スタがある。例えば、Ｓｉ0.98Ｃ0.02層をＳｉ基板上に
成長させた場合、図４に示すように、Ｓｉと伝導帯側に
バンド段差を発生させるために、２つのＳｉ層によって
Ｓｉ0.98Ｃ0.02層を挟み込んだ構造を採ると、Ｓｉ0.98
Ｃ0.02層に２次元電子ガスを形成することが可能とな
る。本実施形態に係るｎ−ＨＭＯＳは、２次元電子ガス
を利用して高速動作を行なわせるものである。
るヘテロ電界効果トランジスタの例として、Ｓｉ基板に
面内の格子定数が一致したＣ濃度の低いＳｉ1-y Ｃy を
設けて形成されるヘテロ接合を有する電界効果トランジ
スタがある。例えば、Ｓｉ0.98Ｃ0.02層をＳｉ基板上に
成長させた場合、図４に示すように、Ｓｉと伝導帯側に
バンド段差を発生させるために、２つのＳｉ層によって
Ｓｉ0.98Ｃ0.02層を挟み込んだ構造を採ると、Ｓｉ0.98
Ｃ0.02層に２次元電子ガスを形成することが可能とな
る。本実施形態に係るｎ−ＨＭＯＳは、２次元電子ガス
を利用して高速動作を行なわせるものである。
【００６６】図３は、本実施形態に係るヘテロ電界効果
トランジスタの断面図である。同図に示すように、Ｓｉ
基板２１１の上には、ｎ型高濃度ドープＳｉＧｅ層２２
と、Ｓｉスペーサー層２３と、Ｓｉ0.98Ｃ0.02ｎチャネ
ル層２４と、Ｓｉキャップ層２５と、ゲート絶縁膜２６
とが下方から純に形成されている。基板上には、ｎチャ
ネル型電界効果トランジスタのゲート電極２７が設けら
れている。また、ゲート電極２７の両側方に位置するＳ
ｉ基板２１，ｎ型高濃度ドープＳｉＧｅ層２２，Ｓｉス
ペーサー層２３，Ｓｉ0.98Ｃ0.02ｎチャネル層２４及び
Ｓｉキャップ層２５の各部分領域にはｎ型不純物が導入
されて、ｎ−ＨＭＯＳのソース領域２９及びドレイン領
域３０が形成されている。
トランジスタの断面図である。同図に示すように、Ｓｉ
基板２１１の上には、ｎ型高濃度ドープＳｉＧｅ層２２
と、Ｓｉスペーサー層２３と、Ｓｉ0.98Ｃ0.02ｎチャネ
ル層２４と、Ｓｉキャップ層２５と、ゲート絶縁膜２６
とが下方から純に形成されている。基板上には、ｎチャ
ネル型電界効果トランジスタのゲート電極２７が設けら
れている。また、ゲート電極２７の両側方に位置するＳ
ｉ基板２１，ｎ型高濃度ドープＳｉＧｅ層２２，Ｓｉス
ペーサー層２３，Ｓｉ0.98Ｃ0.02ｎチャネル層２４及び
Ｓｉキャップ層２５の各部分領域にはｎ型不純物が導入
されて、ｎ−ＨＭＯＳのソース領域２９及びドレイン領
域３０が形成されている。
【００６７】上記ｎ型高濃度ドープＳｉＧｅ層２２は、
Ｓｉ0.98Ｃ0.02ｎチャネル層２４にキャリアを供給する
ための層であり、Ｓｉスペーサー層２３はｎ型高濃度ド
ープＳｉＧｅ層２２内のイオン化した不純物がＳｉ0.98
Ｃ0.02ｎチャネル層２４に侵入してキャリアが散乱を受
けるのを防ぐ目的で、両者を空間的に分離すべく設けら
れたものである。上記Ｓｉスペーサー層２３はＳｉによ
り構成されている。一方、上記ｎ型高濃度ドープＳｉＧ
ｅ層２２はＧｅ組成率が２０％のＳｉＧｅにより構成さ
れている。
Ｓｉ0.98Ｃ0.02ｎチャネル層２４にキャリアを供給する
ための層であり、Ｓｉスペーサー層２３はｎ型高濃度ド
ープＳｉＧｅ層２２内のイオン化した不純物がＳｉ0.98
Ｃ0.02ｎチャネル層２４に侵入してキャリアが散乱を受
けるのを防ぐ目的で、両者を空間的に分離すべく設けら
れたものである。上記Ｓｉスペーサー層２３はＳｉによ
り構成されている。一方、上記ｎ型高濃度ドープＳｉＧ
ｅ層２２はＧｅ組成率が２０％のＳｉＧｅにより構成さ
れている。
【００６８】また、Ｓｉ0.98Ｃ0.02ｎチャネル層２４
は、ｎ−ＨＭＯＳにおいて電子が走行する層である。Ｓ
ｉキャップ層２５は、Ｓｉ0.98Ｃ0.02ｎチャネル層２４
の上端にもヘテロ界面を形成するように、、Ｓｉ0.98Ｃ
0.02ｎチャネル層２４を上下のＳｉ層で挟み込んで、２
次元電子ガスが走行するチャネル領域を形成するために
設けられている。
は、ｎ−ＨＭＯＳにおいて電子が走行する層である。Ｓ
ｉキャップ層２５は、Ｓｉ0.98Ｃ0.02ｎチャネル層２４
の上端にもヘテロ界面を形成するように、、Ｓｉ0.98Ｃ
0.02ｎチャネル層２４を上下のＳｉ層で挟み込んで、２
次元電子ガスが走行するチャネル領域を形成するために
設けられている。
【００６９】ここで、本実施形態に係るｎ−ＨＭＯＳの
特徴は、Ｓｉにより構成されるＳｉスペーサー層２３の
下方にｎ型高濃度ドープＳｉＧｅ層２２を設けている点
である。その場合、Ｓｉはドーパントの取り込み効率が
ＳｉＧｅよりも低いため、高濃度ドープ層をＳｉＧｅに
より構成し、スペーサー層をＳｉにより構成することに
より、上記第１の実施形態と同様の効果を発揮すること
ができる。
特徴は、Ｓｉにより構成されるＳｉスペーサー層２３の
下方にｎ型高濃度ドープＳｉＧｅ層２２を設けている点
である。その場合、Ｓｉはドーパントの取り込み効率が
ＳｉＧｅよりも低いため、高濃度ドープ層をＳｉＧｅに
より構成し、スペーサー層をＳｉにより構成することに
より、上記第１の実施形態と同様の効果を発揮すること
ができる。
【００７０】すなわち、高濃度ドープ層をＳｉＧｅによ
り構成し、スペーサー層をＳｉにより構成すると、次に
述べる製造工程の特性上、高濃度ドープ層をスペーサー
層と同じＳｉにより構成する場合に比べ、スペーサー層
中の不純物濃度を低減するか、あるいはスペーサー層の
厚みを低減することができるために、上記第１の実施形
態と同様にトランジスタの動作特性の改善を図ることが
できる。
り構成し、スペーサー層をＳｉにより構成すると、次に
述べる製造工程の特性上、高濃度ドープ層をスペーサー
層と同じＳｉにより構成する場合に比べ、スペーサー層
中の不純物濃度を低減するか、あるいはスペーサー層の
厚みを低減することができるために、上記第１の実施形
態と同様にトランジスタの動作特性の改善を図ることが
できる。
【００７１】次に、図３に示す構造を実現するための製
造工程について説明する。
造工程について説明する。
【００７２】まず、第１の実施形態で説明したのと同じ
手順により、基板の清浄化などの処理を行ない、結晶成
長を開始する。
手順により、基板の清浄化などの処理を行ない、結晶成
長を開始する。
【００７３】最初に、Ｓｉ基板２１の上に、キャリア供
給領域となるｎ型高濃度ドープＳｉＧｅ層２２を成長さ
せる。ｎ型ドーパントとしてはＡｓやＰを用いることが
でき、それぞれのソースとしてＡｓＨ3 やＰＨ3 などを
用いることができる。ここで、ＳｉＧｅ層はＳｉ層より
もＡｓやＰといった不純物の取り込み効率が高いため
に、Ｓｉにより高濃度ドープ層を形成する場合に比べ、
結晶成長装置に導入しなければならない不純物ソースの
量を低減することができる。
給領域となるｎ型高濃度ドープＳｉＧｅ層２２を成長さ
せる。ｎ型ドーパントとしてはＡｓやＰを用いることが
でき、それぞれのソースとしてＡｓＨ3 やＰＨ3 などを
用いることができる。ここで、ＳｉＧｅ層はＳｉ層より
もＡｓやＰといった不純物の取り込み効率が高いため
に、Ｓｉにより高濃度ドープ層を形成する場合に比べ、
結晶成長装置に導入しなければならない不純物ソースの
量を低減することができる。
【００７４】次に、ｎ型高濃度ドープＳｉＧｅ層２２の
成長が完了すると、結晶成長装置への不純物ソースの供
給を停止して、Ｓｉスペーサー層２３を成長させる。こ
のとき、スペーサー層を不純物の取り込み効率がＳｉＧ
ｅよりも低いＳｉにより構成しているために、スペーサ
ー層を高濃度ドープ層と同じＳｉＧｅにより構成する場
合に比べ、スペーサー層中の不純物濃度が低減し、トラ
ンジスタの動作特性が改善される。
成長が完了すると、結晶成長装置への不純物ソースの供
給を停止して、Ｓｉスペーサー層２３を成長させる。こ
のとき、スペーサー層を不純物の取り込み効率がＳｉＧ
ｅよりも低いＳｉにより構成しているために、スペーサ
ー層を高濃度ドープ層と同じＳｉＧｅにより構成する場
合に比べ、スペーサー層中の不純物濃度が低減し、トラ
ンジスタの動作特性が改善される。
【００７５】次に、Ｓｉスペーサー層２３の成長後、Ｓ
ｉ0.98Ｃ0.02ｎチャネル層２４を成長させる。Ｓｉ1-y
Ｃy 層の形成は、Ｓｉのソースと同時にＣのソースを結
晶成長装置内に導入することにより行なうことができ
る。Ｃのソースとしては、モノメチルシランのような有
機シラン類やアセチレンのような炭化水素類を用いるこ
とができる。
ｉ0.98Ｃ0.02ｎチャネル層２４を成長させる。Ｓｉ1-y
Ｃy 層の形成は、Ｓｉのソースと同時にＣのソースを結
晶成長装置内に導入することにより行なうことができ
る。Ｃのソースとしては、モノメチルシランのような有
機シラン類やアセチレンのような炭化水素類を用いるこ
とができる。
【００７６】次に、Ｓｉ0.98Ｃ0.02ｎチャネル層２４の
成長後に、Ｓｉキャップ層２５を成長させると、一連の
結晶成長処理が終了する。
成長後に、Ｓｉキャップ層２５を成長させると、一連の
結晶成長処理が終了する。
【００７７】この結晶成長が終了した基板の上に、熱酸
化などを行なってゲート絶縁膜２６を形成し、さらに、
その上にポリシリコン膜を堆積した後、イオン注入工
程、エッチング工程などを行なって、ゲート電極２７，
ソース領域２９，ドレイン領域３０を形成する。さら
に、ソース領域２９の上にソース電極２６を、ドレイン
領域３０の上にドレイン電極２８をそれぞれ形成する。
化などを行なってゲート絶縁膜２６を形成し、さらに、
その上にポリシリコン膜を堆積した後、イオン注入工
程、エッチング工程などを行なって、ゲート電極２７，
ソース領域２９，ドレイン領域３０を形成する。さら
に、ソース領域２９の上にソース電極２６を、ドレイン
領域３０の上にドレイン電極２８をそれぞれ形成する。
【００７８】以上の一連の工程により、図３に示すｎ−
ＨＭＯＳトランジスタの構造が容易に形成される。
ＨＭＯＳトランジスタの構造が容易に形成される。
【００７９】以上の工程おいて、結晶成長の開始時点に
おける基板の清浄度、平坦度等に問題がある場合には、
ｎ型高濃度ドープＳｉＧｅ層２２の成長前に、必要に応
じてＳｉ単結晶からなるバッファ層を成長させてもよ
い。
おける基板の清浄度、平坦度等に問題がある場合には、
ｎ型高濃度ドープＳｉＧｅ層２２の成長前に、必要に応
じてＳｉ単結晶からなるバッファ層を成長させてもよ
い。
【００８０】なお、スペーサー層をＳｉにより構成した
例として、ｐチャネル層をＳｉＧｅにより構成したｐチ
ャネル型電界効果トランジスタや、チャネル層をＳｉＧ
ｅＣにより構成した電界効果トランジスタがある。ただ
し、ＳｉＧｅＣを用いる場合には、ｐチャネル層とする
かｎチャネル層とするかは、組成率に異存する。なお、
ｎチャネル層の場合は、高濃度ドープ層にｎ型不純物を
ドープし、ｐチャネル層の場合は高濃度ドープ層にｐ型
不純物をドープする。
例として、ｐチャネル層をＳｉＧｅにより構成したｐチ
ャネル型電界効果トランジスタや、チャネル層をＳｉＧ
ｅＣにより構成した電界効果トランジスタがある。ただ
し、ＳｉＧｅＣを用いる場合には、ｐチャネル層とする
かｎチャネル層とするかは、組成率に異存する。なお、
ｎチャネル層の場合は、高濃度ドープ層にｎ型不純物を
ドープし、ｐチャネル層の場合は高濃度ドープ層にｐ型
不純物をドープする。
【００８１】（その他の実施形態）なお、本発明は、電
界効果トランジスタ以外のデバイスに適用しても、同様
の効果を発揮することができる。例えば、半導体レーザ
ーの場合、レーザー発振を行なわせる活性層（キャリア
蓄積領域）にはキャリアを蓄積する必要があるが、多量
の不純物が存在する場合、効率が低下してしまうので、
活性層中の不純物濃度は低減しなければならない。した
がって、本発明を半導体レーザーに適用することによ
り、特性の向上を図ることができる。
界効果トランジスタ以外のデバイスに適用しても、同様
の効果を発揮することができる。例えば、半導体レーザ
ーの場合、レーザー発振を行なわせる活性層（キャリア
蓄積領域）にはキャリアを蓄積する必要があるが、多量
の不純物が存在する場合、効率が低下してしまうので、
活性層中の不純物濃度は低減しなければならない。した
がって、本発明を半導体レーザーに適用することによ
り、特性の向上を図ることができる。
【００８２】なお、上記各実施形態においては、Ｓｉ，
ＳｉＧｅ系についてのみ触れたが、本発明はかかる材料
系に限定されるものではなく、不純物元素の取り込み効
率の差がある材料系であれば、他の組合せでも実施可能
であることは明らかである。
ＳｉＧｅ系についてのみ触れたが、本発明はかかる材料
系に限定されるものではなく、不純物元素の取り込み効
率の差がある材料系であれば、他の組合せでも実施可能
であることは明らかである。
【００８３】
【発明の効果】本発明のin-situ ドーピング技術を利用
すれば、高濃度ドープ層の成長後における次の結晶層中
の不純物濃度を低くすることが可能になり、素子の動作
特性を向上させることが可能となる。
すれば、高濃度ドープ層の成長後における次の結晶層中
の不純物濃度を低くすることが可能になり、素子の動作
特性を向上させることが可能となる。
【図１】本発明の第１の実施形態に係るＨＣＭＯＳの断
面図である。
面図である。
【図２】本発明の過程で求められたＳｉＧｅ混晶中のＢ
濃度のＢ2 Ｈ6 圧力依存性を示すデータである。
濃度のＢ2 Ｈ6 圧力依存性を示すデータである。
【図３】本発明の第２の実施形態に係るｎ−ＨＭＯＳの
断面図である。
断面図である。
【図４】本発明の第２の実施形態に係るｎ−ＨＭＯＳの
バンド図である。
バンド図である。
【図５】Sadekらの報告による従来のＨＣＭＯＳの断面
図である。
図である。
【図６】ｐeopleらが報告した従来の各種ＳｉＧｅチャ
ネル構造を示す断面図である。
ネル構造を示す断面図である。
【図７】ｐeopleらの報告によるＳｉＧｅチャネル移動
度のドーピングプロファイル依存性を示すデータであ
る。
度のドーピングプロファイル依存性を示すデータであ
る。
【図８】ｐeopleらの報告によるＳｉＧｅチャネルキャ
リア密度のドーピングプロファイル依存性を示すデータ
である。
リア密度のドーピングプロファイル依存性を示すデータ
である。
１ Ｓｉ基板 ２ ＳｉＧｅバッファ層 ３ ＳｉＧｅ緩和バッファ層 ４ 高濃度ドープ層 ５ スペーサー層 ６ ｎチャネル層 ７ ｐチャネル層 ８ Ｓｉキャップ層 ９ ゲート絶縁膜 １０ ソース領域 １１ ドレイン領域 １２ ソース電極 １３ゲート電極 １４ ドレイン電極 １５ ソース電極 １６ ドレイン領域 １７ ソース電極 １８ ゲート電極 １９ ドレイン電極 ２１ Ｓｉ基板 ２２ ｎ型高濃度ドープＳｉＧｅ層 ２３ Ｓｉスペーサー層 ２４ Ｓｉ0.98Ｃ0.02ｎチャネル層 ２５ Ｓｉキャップ層 ２６ ゲート絶縁膜 ２７ ゲート電極 ２８ ドレイン電極 ２９ ソース領域 ３０ ドレイン領域
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812 (72)発明者 齋藤 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F045 AA11 AB02 AB05 AB06 AB32 AC01 AD13 AE02 AF03 BB04 CA05 CA12 CB02 DA52 DA58 DC56 DC57 5F048 AA07 AC03 BA04 BB05 BD05 BD09 BF03 5F102 GA05 GB01 GC01 GD10 GJ03 GK02 GK08 GL02 GL08 GM02 GQ02 GR07 GR10 GT10 HA02 HC01 HC09
Claims (11)
- 【請求項１】 基板上に、キャリアが蓄積されるキャリ
ア蓄積領域と、該キャリア蓄積領域にキャリアを供給す
るためのキャリア供給領域と、上記キャリア蓄積領域と
上記キャリア蓄積領域との間に設けられたスペーサー層
とを備えた半導体装置の製造方法であって、 キャリア生成用不純物を含む第１の気体を供給して、上
記キャリア供給領域用の第１の結晶層を基板上に成長さ
せる第１のステップと、 第２の気体を供給して、上記第１の結晶層の上に、上記
キャリア生成用不純物の取り込み効率が第１の結晶層よ
りも小さい材料からなり、上記スペーサー層用の第２の
結晶層を成長させる第２のステップと、 第３の気体を供給して、上記第２の結晶層の上に、上記
キャリア蓄積領域用の第３の結晶層を成長させる第３の
ステップとを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記第２及び第３のステップでは、上記キャリア生成用
不純物を実質的に含まない上記第２及び第３の気体を供
給することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 上記第１の結晶層はＧｅを含み、 上記第２の結晶層がＳｉにより構成されていることを特
徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、 上記第１及び第２の結晶層がＳｉ1-x Ｇｅx （０≦ｘ≦
１）により構成されており、かつ、上記第２の結晶層の
Ｇｅ組成率が上記第１の結晶層のＧｅ組成率よりも大き
いことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項３又は４記載の半導体装置の製造
方法において、 上記第１及び第２の結晶層の成長には、Ｇｅの水素化物
とＳｉの水素化物とを用いることを特徴とする半導体装
置の製造方法。 - 【請求項６】 基板と、 上記基板上に設けられ、キャリアが供給されるキャリア
蓄積領域と、 キャリア生成用不純物を含み、上記キャリア蓄積領域に
キャリアを供給するためのキャリア供給領域と、 上記キャリア蓄積領域と上記キャリア蓄積領域との間に
設けられ、上記キャリア生成用不純物の取り込み効率が
上記キャリア供給領域よりも小さい材料により構成され
るスペーサー層とを備えていることを特徴とする半導体
装置。 - 【請求項７】 請求項６記載の半導体装置において、 上記スペーサー層及び上記キャリア蓄積領域は上記キャ
リア生成用不純物を実質的に含まないことを特徴とする
半導体装置。 - 【請求項８】 請求項６記載の半導体装置において、 上記キャリア供給領域はＧｅを含み、 上記スペーサー層がＳｉにより構成されていることを特
徴とする半導体装置。 - 【請求項９】 請求項６記載の半導体装置において、 上記キャリア供給領域及び上記スペーサー層がＳｉ1-x
Ｇｅx （０≦ｘ≦１）により構成されており、かつ、上
記スペーサー層のＧｅ組成率が上記キャリア供給領域の
Ｇｅ組成率よりも大きいことを特徴とする半導体装置。 - 【請求項１０】 請求項８又は９記載の半導体装置にお
いて、 上記キャリア蓄積領域は、上記キャリア供給領域内のキ
ャリア生成用不純物と同一極性のキャリアを走行させる
チャネル領域として機能することを特徴とする半導体装
置。 - 【請求項１１】 請求項１０記載の半導体装置におい
て、 上記スペーサー層及び上記キャリア蓄積領域は上記キャ
リア生成用不純物を実質的に含んでいないことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170781A JP2000012703A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170781A JP2000012703A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012703A true JP2000012703A (ja) | 2000-01-14 |
Family
ID=15911262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170781A Withdrawn JP2000012703A (ja) | 1998-06-18 | 1998-06-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076326A1 (ja) * | 2004-02-10 | 2005-08-18 | Renesas Technology Corp. | 半導体装置の製造方法 |
| JP2006501637A (ja) * | 2002-07-09 | 2006-01-12 | アドバンスト テクノロジー マテリアルズ，インコーポレイテッド | シリコン−ゲルマニウム合金及びシリコン−カーボン合金を用いるヘテロ接合電界効果トランジスタ |
-
1998
- 1998-06-18 JP JP10170781A patent/JP2000012703A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006501637A (ja) * | 2002-07-09 | 2006-01-12 | アドバンスト テクノロジー マテリアルズ，インコーポレイテッド | シリコン−ゲルマニウム合金及びシリコン−カーボン合金を用いるヘテロ接合電界効果トランジスタ |
| WO2005076326A1 (ja) * | 2004-02-10 | 2005-08-18 | Renesas Technology Corp. | 半導体装置の製造方法 |
| US7655528B2 (en) | 2004-02-10 | 2010-02-02 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| US8134159B2 (en) | Semiconductor device including a p-type transistor having extension regions in sours and drain regions and method of fabricating the same | |
| JP5173582B2 (ja) | 半導体装置 | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
| US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
| JP2008034650A (ja) | 半導体装置及びその製造方法 | |
| US7303966B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20090130826A1 (en) | Method of Forming a Semiconductor Device Having a Strained Silicon Layer on a Silicon-Germanium Layer | |
| JPH1022500A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3875040B2 (ja) | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 | |
| JP2004103805A (ja) | 半導体基板の製造方法、半導体基板及び半導体装置 | |
| US7863162B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3488914B2 (ja) | 半導体装置製造方法 | |
| JPH10214906A (ja) | 半導体装置及びその製造方法 | |
| JP3549408B2 (ja) | バイポーラトランジスタ | |
| JPH1116840A (ja) | ＳｉＣ半導体装置とその製造方法 | |
| US7202142B2 (en) | Method for producing low defect density strained -Si channel MOSFETS | |
| JP2004055943A (ja) | 半導体装置とその製造方法 | |
| KR100593747B1 (ko) | 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법 | |
| JP2000012703A (ja) | 半導体装置及びその製造方法 | |
| JP3300339B1 (ja) | 半導体装置 | |
| JP2004014878A (ja) | 半導体基板の製造方法及び半導体装置 | |
| US6987072B2 (en) | Method of producing semiconductor crystal | |
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |