JP2576574B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2576574B2 JP2576574B2 JP5773988A JP5773988A JP2576574B2 JP 2576574 B2 JP2576574 B2 JP 2576574B2 JP 5773988 A JP5773988 A JP 5773988A JP 5773988 A JP5773988 A JP 5773988A JP 2576574 B2 JP2576574 B2 JP 2576574B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- collector
- sixge
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ヘテロ接合を有するバイポーラトランジスタの構造に
関し、 結晶欠陥を減少させた構造とすることを目的とし、 一導電型Si（シリコン）よりなるエミッタ領域上に、
反対導電型SixGe1-x（シリコンゲルマニウム）混晶より
なるベース領域が設けられ、該ベース領域に不純物を拡
散または注入した一導電型コレクタ領域を有し、且つ、
前記SixGe1-xよりなるベース領域のｘ値がエミッタ側か
らコレクタ側に向つて１から次第に減少する混晶組成を
有することを特徴とする。
関し、 結晶欠陥を減少させた構造とすることを目的とし、 一導電型Si（シリコン）よりなるエミッタ領域上に、
反対導電型SixGe1-x（シリコンゲルマニウム）混晶より
なるベース領域が設けられ、該ベース領域に不純物を拡
散または注入した一導電型コレクタ領域を有し、且つ、
前記SixGe1-xよりなるベース領域のｘ値がエミッタ側か
らコレクタ側に向つて１から次第に減少する混晶組成を
有することを特徴とする。
本発明はヘテロ接合を有するバイポーラトランジスタ
の構造に関する。
の構造に関する。
今後の高速LSI（大規模集積回路）として、ヘテロ接
合バイポーラトランジスタ（HBT）が注目されて、検討
されている。
合バイポーラトランジスタ（HBT）が注目されて、検討
されている。
さて、ヘテロ接合バイポーラトランジスタのうち、Si
Ge（シリコンゲルマニウム）混晶よりなるベースを設け
たヘテロ接合バイポーラトランジスタが知られており、
第３図はその従来のヘテロ接合バイポーラトランジスタ
の断面概要図を示している。図中の１はn+−Siコレクタ
領域,2はｐ−SixGe xベース領域,3はn+−SixGe xエミッ
タ領域,4は絶縁膜,5は多結晶シリコン膜,1Eはコレクタ
電極,2Eはベース電極,3Eはエミッタ電極で、この構造の
形成にはコレクタ領域１にｐ−SiGe1-x（例えば、ｘ値
が0.7から１に増加する）ベース領域２（グレーデッド
ベース）をヘテロエピタキシャル成長し、そのベース領
域に不純物を拡散または注入してミエッタ領域３を形成
する方法が用いられる。
Ge（シリコンゲルマニウム）混晶よりなるベースを設け
たヘテロ接合バイポーラトランジスタが知られており、
第３図はその従来のヘテロ接合バイポーラトランジスタ
の断面概要図を示している。図中の１はn+−Siコレクタ
領域,2はｐ−SixGe xベース領域,3はn+−SixGe xエミッ
タ領域,4は絶縁膜,5は多結晶シリコン膜,1Eはコレクタ
電極,2Eはベース電極,3Eはエミッタ電極で、この構造の
形成にはコレクタ領域１にｐ−SiGe1-x（例えば、ｘ値
が0.7から１に増加する）ベース領域２（グレーデッド
ベース）をヘテロエピタキシャル成長し、そのベース領
域に不純物を拡散または注入してミエッタ領域３を形成
する方法が用いられる。
そのうち、ベース領域はグレーデッドベース領域であ
り、SixGe1-x混晶のｘ値をコレクタ側からエミッタ側に
向かつて増加させており、従って、エネルギーバンドギ
ャップEgはエミッタ側からコレクタ側に向かつて小さく
なつて内臓電界が形成されており、そのため、小数キャ
リアのベース走行時間が短縮されて、トランジスタが高
速化できる構造である。
り、SixGe1-x混晶のｘ値をコレクタ側からエミッタ側に
向かつて増加させており、従って、エネルギーバンドギ
ャップEgはエミッタ側からコレクタ側に向かつて小さく
なつて内臓電界が形成されており、そのため、小数キャ
リアのベース走行時間が短縮されて、トランジスタが高
速化できる構造である。
ところが、上記構造の従来のヘテロ接合バイポーラト
ランジスタにおいては、コレクタ領域に接したベース領
域の接合部のSi量が少なく、例えば、ｘ値が0.5〜0.7程
度と小さくて、他のGe量が多いためにコレクタ領域とベ
ース領域との格子定数の相違が大きく、良好なエピタキ
シャル成長層がえられずに、ベース領域に多数の結晶欠
陥を生じるという欠点がある。このような欠陥はトラン
ジスタ特性を劣化させる原因となる。
ランジスタにおいては、コレクタ領域に接したベース領
域の接合部のSi量が少なく、例えば、ｘ値が0.5〜0.7程
度と小さくて、他のGe量が多いためにコレクタ領域とベ
ース領域との格子定数の相違が大きく、良好なエピタキ
シャル成長層がえられずに、ベース領域に多数の結晶欠
陥を生じるという欠点がある。このような欠陥はトラン
ジスタ特性を劣化させる原因となる。
本発明はこのような結晶欠陥を減少させた構造構造の
バイポーラトランジスタを提案するものである。
バイポーラトランジスタを提案するものである。
その目的は、一導電型Siよりなるエミッタ領域上に、
反対導電型SixGe1-x混晶よりなるベース領域が設けら
れ、該ベース領域に不純物を拡散または注入した一導電
型コレクタ領域を有し、且つ、前記SixGe1-xよりなりベ
ース領域のｘ値がエミッタ側からコレクタ側に向つて１
から次第に減少する混晶組成を有するバイポーラトラン
ジスタによつて達成される。
反対導電型SixGe1-x混晶よりなるベース領域が設けら
れ、該ベース領域に不純物を拡散または注入した一導電
型コレクタ領域を有し、且つ、前記SixGe1-xよりなりベ
ース領域のｘ値がエミッタ側からコレクタ側に向つて１
から次第に減少する混晶組成を有するバイポーラトラン
ジスタによつて達成される。
即ち、本発明は、従来構造のコレクタとエミッタとを
逆にした構造とするもので、エミッタ領域に接するベー
ス領域の接合部のSi量を多くして、例えば、ｘ値を１と
して格子定数を等しくし、コレクタ側に進むに従つてGe
量を多くして格子定数を変化させる構造にする。そうす
ると、欠陥の少ない結晶品質の良いエピタキシャル成長
層が形成され、ベース領域の結晶欠陥が減少して、トラ
ンジスタ特性を向上させることができる。
逆にした構造とするもので、エミッタ領域に接するベー
ス領域の接合部のSi量を多くして、例えば、ｘ値を１と
して格子定数を等しくし、コレクタ側に進むに従つてGe
量を多くして格子定数を変化させる構造にする。そうす
ると、欠陥の少ない結晶品質の良いエピタキシャル成長
層が形成され、ベース領域の結晶欠陥が減少して、トラ
ンジスタ特性を向上させることができる。
以下、図面を参照して実施例により詳細に説明する。
第１図は本発明にかかるヘテロ接合バイポーラトラン
ジスタの断面概要図を示し、11はn+−SixGe xコレクタ
領域,12はｐ−SixGe xベース領域,13はn+−Siエミッタ
領域,14は絶縁膜,15は多結晶シリコン層,1Eはコレクタ
電極,2Eはベース電極,3Eはエミッタ電極である。
ジスタの断面概要図を示し、11はn+−SixGe xコレクタ
領域,12はｐ−SixGe xベース領域,13はn+−Siエミッタ
領域,14は絶縁膜,15は多結晶シリコン層,1Eはコレクタ
電極,2Eはベース電極,3Eはエミッタ電極である。
この構造はエミッタ領域13にｐ−SixGe1-x（ｘ値が１
から0.7に減少する）ベース領域12をヘテロエピタキシ
ャル成長し、そのベース領域に不純物を拡散または注入
してコレクタ領域11を形成しており、従って、従来と同
様に、ベース領域12はSixGe1-x混晶のｘ値がエミッタ側
からコレクタ側に向かつて減少して、エネルギーバンド
ギャップEgをエミッタ側からコレクタ側に向かつて小さ
くして内蔵電界を形成させている。そのため、第３図に
示す従来の構造と同様にベース走行時間が短くなつて、
トランジスタは高速化される。
から0.7に減少する）ベース領域12をヘテロエピタキシ
ャル成長し、そのベース領域に不純物を拡散または注入
してコレクタ領域11を形成しており、従って、従来と同
様に、ベース領域12はSixGe1-x混晶のｘ値がエミッタ側
からコレクタ側に向かつて減少して、エネルギーバンド
ギャップEgをエミッタ側からコレクタ側に向かつて小さ
くして内蔵電界を形成させている。そのため、第３図に
示す従来の構造と同様にベース走行時間が短くなつて、
トランジスタは高速化される。
且つ、エミッタ領域13をn+−Si基板にして、その上に
結晶成長してｐ−SixGe1-x（ｘ値は１から0.7に減少す
る）ベース領域12（グレーデッドベース）をヘテロエピ
タキシャル成長するために、エミッタ領域に接するベー
ス領域の格子定数が等しく、コレクタ側に進むに従って
格子定数は徐々に差が出てくる構造となり、従来のよう
な急激な格子定数の変化はなく、従って、結晶欠陥の少
ないベース領域が形成されて、トランジスタ特性が改善
される。
結晶成長してｐ−SixGe1-x（ｘ値は１から0.7に減少す
る）ベース領域12（グレーデッドベース）をヘテロエピ
タキシャル成長するために、エミッタ領域に接するベー
ス領域の格子定数が等しく、コレクタ側に進むに従って
格子定数は徐々に差が出てくる構造となり、従来のよう
な急激な格子定数の変化はなく、従って、結晶欠陥の少
ないベース領域が形成されて、トランジスタ特性が改善
される。
次に、第２図（ａ）〜（ｅ）はそのトランジスタの形
成工程順断面図を示している。
成工程順断面図を示している。
第２図（ａ）参照；蒸着法またはMBE法によつてn+−S
i基板13（ρ＝0.001 Ωcm）上にｐ−SixGe1-x（ｘ＝１
〜0.7）ベース領域12（膜厚 100nm）をエピタキシャル
成長する。この時、蒸着法によるエピタキシャル成長を
おこなう場合は、蒸着装置の真空度を10-9Torr以下に
し、基板13を加熱して基板面の自然酸化膜を除去した
後、基板温度を650℃とし、Ｅ型電子銃によつてSiソー
スとGeソースとを別々に加熱し蒸発させて、その蒸着量
をモニターしながらＸ値を１から0.7に徐々に変化させ
る。また、ドーパントとしてGaソースを添加して1019/c
m3程度含有させつｐ型にする。
i基板13（ρ＝0.001 Ωcm）上にｐ−SixGe1-x（ｘ＝１
〜0.7）ベース領域12（膜厚 100nm）をエピタキシャル
成長する。この時、蒸着法によるエピタキシャル成長を
おこなう場合は、蒸着装置の真空度を10-9Torr以下に
し、基板13を加熱して基板面の自然酸化膜を除去した
後、基板温度を650℃とし、Ｅ型電子銃によつてSiソー
スとGeソースとを別々に加熱し蒸発させて、その蒸着量
をモニターしながらＸ値を１から0.7に徐々に変化させ
る。また、ドーパントとしてGaソースを添加して1019/c
m3程度含有させつｐ型にする。
第２図（ｂ）参照；次いで、リソグラフィ技術を用
い、レジスト膜マスク（図示せず）をベース領域に被覆
し、反応性イオンエッチングによつてエッチングしてベ
ース領域以外の部分を除去する。
い、レジスト膜マスク（図示せず）をベース領域に被覆
し、反応性イオンエッチングによつてエッチングしてベ
ース領域以外の部分を除去する。
第２図（ｃ）参照；次いで、化学気相成長（CVD）法
によつてSiO2膜からなる絶縁膜14（膜厚400nm）を堆積
した後、リソグラフィ技術を用いてコレクタ領域部分の
絶縁膜14を選択的に除去して、コレクタ領域を露出させ
る。
によつてSiO2膜からなる絶縁膜14（膜厚400nm）を堆積
した後、リソグラフィ技術を用いてコレクタ領域部分の
絶縁膜14を選択的に除去して、コレクタ領域を露出させ
る。
第２図（ｄ）参照；次いで、CVD法によつてn+型の多
結晶シリコン膜15を堆積し、950℃,20分間の熱処理して
n+SixGe1-xコレクタ領域11を形成する。
結晶シリコン膜15を堆積し、950℃,20分間の熱処理して
n+SixGe1-xコレクタ領域11を形成する。
第２図（ｅ）参照；次いで、コレクタ領域以外の多結
晶シリコン膜15をリソグラフィ技術を用いて除去し、次
に、再度のリソグラフィ技術を用いてリング状ベース電
極形成部分を絶縁膜14を除去する。
晶シリコン膜15をリソグラフィ技術を用いて除去し、次
に、再度のリソグラフィ技術を用いてリング状ベース電
極形成部分を絶縁膜14を除去する。
しかる後、図示していないが、アルミニウムを被着
し、パターンニングして表面にコレクタ電極1E,リング
状ベース電極2E,基板裏面にエミッタ電極3Eを設けて、
第１図に示すように完成させる。
し、パターンニングして表面にコレクタ電極1E,リング
状ベース電極2E,基板裏面にエミッタ電極3Eを設けて、
第１図に示すように完成させる。
上記が本発明にかかる一実施例の構造と形成方法であ
るが、この実施例によればベース領域中の欠陥数が3.5
×1017/m3から約１×1017/m3程度に減少し、その欠陥に
よる再結合電流が少なくなつて、電流利得が約3.5倍に
増大する効果が得られた。
るが、この実施例によればベース領域中の欠陥数が3.5
×1017/m3から約１×1017/m3程度に減少し、その欠陥に
よる再結合電流が少なくなつて、電流利得が約3.5倍に
増大する効果が得られた。
なお、本実施例はnpn型トランジスタで説明したが、p
np型トランジスタにも適用できることは当然である。
np型トランジスタにも適用できることは当然である。
以上の説明から明らかなように、本発明にかかるバイ
ポーラトランジスタはベース領域に内蔵電界を形成し
て、キャリアのベース走行時間を速くし、且つ、グレー
デッドベースが結晶欠陥の少ない構造となるから、この
ようなトランジスタによつてLSIを構成すれば、その性
能向上が図れるものである。
ポーラトランジスタはベース領域に内蔵電界を形成し
て、キャリアのベース走行時間を速くし、且つ、グレー
デッドベースが結晶欠陥の少ない構造となるから、この
ようなトランジスタによつてLSIを構成すれば、その性
能向上が図れるものである。
第１図は本発明にかかるヘテロ接合バイポーラトランジ
スタの断面概要図、 第２図（ａ）〜（ｅ）は本発明にかかるトランジスタの
形成工程順断面図、 第３図は従来のヘテロ接合バイポータトランジスタの断
面概要図である。 図において、 11はn+−SixGe1-xコレクタ領域、 12はｐ−SixGe1-x（ｘ＝１〜0.7）ベース領域、 13はn+−Siエミッタ領域、又は、n+−Si基板、 14は絶縁膜、 15は多結晶シリコン膜、 1Eはコレクタ電極、 2Eはベース電極、 3Eはエミッタ電極 を示している。
スタの断面概要図、 第２図（ａ）〜（ｅ）は本発明にかかるトランジスタの
形成工程順断面図、 第３図は従来のヘテロ接合バイポータトランジスタの断
面概要図である。 図において、 11はn+−SixGe1-xコレクタ領域、 12はｐ−SixGe1-x（ｘ＝１〜0.7）ベース領域、 13はn+−Siエミッタ領域、又は、n+−Si基板、 14は絶縁膜、 15は多結晶シリコン膜、 1Eはコレクタ電極、 2Eはベース電極、 3Eはエミッタ電極 を示している。
Claims (1)
- 【請求項１】一導電Si（シリコン）よりなるエミッタ領
域上に、反対導電型SixGe1-x（シリコンゲルマニウム）
混晶よりなるベース領域が設けられ、該ベース領域に不
純物を拡散または注入した一導電型コレクタ領域を有
し、且つ、前記SixGe1-xよりなるベース領域のｘ値がエ
ミッタ側からコレクタ側に向つて１から次第に減少する
混晶組成を有することを特徴とするバイポーラトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5773988A JP2576574B2 (ja) | 1988-03-10 | 1988-03-10 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5773988A JP2576574B2 (ja) | 1988-03-10 | 1988-03-10 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231372A JPH01231372A (ja) | 1989-09-14 |
| JP2576574B2 true JP2576574B2 (ja) | 1997-01-29 |
Family
ID=13064283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5773988A Expired - Lifetime JP2576574B2 (ja) | 1988-03-10 | 1988-03-10 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576574B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7541454B2 (ja) * | 2020-09-03 | 2024-08-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1988
- 1988-03-10 JP JP5773988A patent/JP2576574B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01231372A (ja) | 1989-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| EP0334682B1 (en) | Method for forming P-type germanium layer on a gallium arsenide body | |
| JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
| JP3549408B2 (ja) | バイポーラトランジスタ | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2576574B2 (ja) | バイポーラトランジスタ | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| JP2576573B2 (ja) | バイポーラトランジスタ | |
| Vook et al. | Double-diffused graded SiGe-base bipolar transistors | |
| JPS63116465A (ja) | バイポ−ラトランジスタ | |
| US9935186B1 (en) | Method of manufacturing SOI lateral Si-emitter SiGe base HBT | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3505892B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3320175B2 (ja) | 半導体装置およびその製造方法 | |
| JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0529332A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP2679336B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH0422329B2 (ja) | ||
| JPS61224365A (ja) | 半導体装置 |