JPH01231372A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （４Ｐ１　　要〕 ペテロ接合を有するバイポーラトランジスタの構造に関
し、 結晶欠陥を減少させた構造とすることを目的とし、 一導電型Ｓｔ　（シリコン）よりなるエミッタ領域上に
、反対導電型ＳｉｘＧｅ１−ｘ　（シリコンゲルマニウ
ム）混晶よりなるベース領域が設けられ、該ベース領域
に不純物を拡散または注入した一導電型コレクタ領域を
有し、且つ、前記ＳｉｘＧｅ１−ｘよりなるベース領域
のＸ値がエミッタ側からコレクタ側に向って１から次第
に減少する混晶組成を有することを特徴とする。

〔産業上の利用分野〕

本発明はへテロ接合を有するバイポーラトランジスタの
構造に関する。

今後の高速ＬＳＩ（大規模集積回路）として、ヘテロ接
合バイポーラトランジスタ（ＨＢＴ）が注目されて、検
討されている。

〔従来の技術〕

さて、ヘテロ接合バイポーラトランジスタのうち、５ｉ
Ｇｅ　（シリコンゲルマニウム）混晶よりなるベースを
設けたベテロ接合パイボーラトランジス夕が知られてお
り、第３図はその従来のへテロ接合バイポーラトランジ
スタの断面概要図を示している。図中の１はｎ＋−５ｉ
コレクタ領域、２はｐ−５ｉｘＧｅ　　ｘベース領域、
３はｎ＋−３ｉｘＧｅ　　ｘエミッタ領域、４は絶縁膜
、５は多結晶シリコン膜。

ＩＥはコレクタ電極、　２Ｅはベース電極、３Ｅはエミ
ッタ電極で、この構造の形成にはコレクタ領域１にｐ　
−５ｉｘＧｅｌ−Ｘ　（例えば、Ｘ値が０．７から１に
増加する）ベース領域２　（グレーデッドベース）をヘ
テロエピタキシャル成長し、そのベース領域に不純物を
拡散または注入してエミッタ領域３を形成する方法が用
いられる。

そのうち、ベース領域はグレーデッドベース領域であり
、ＳｉｘＧｅ１−ｘ混晶のＸ値をコレクタ側からエミッ
タ側に向かって増加させており、従って、エネルギーバ
ンドギャップＥｇはエミッタ側からコレクタ側に向かっ
て小さくなって内蔵電界が形成されており、そのため、
小数キャリアのベース走行時間が短縮されて、トランジ
スタが高速化できる構造である。

〔発明が解決しようとする課題〕

ところが、上記構造の従来のへテロ接合バイポーラトラ
ンジスタにおいては、コレクタ領域に接したベース領域
の接合部の５ｉｆＪが少なく、例えば、Ｘ値が０．５〜
０．７程度と小さくて、他のＧｅ量が多いためにコレク
タ領域とベース領域との格子定数の相違が大きく、良好
なエピタキシャル成長層かえられずに、ベース領域に多
数の結晶欠陥を生じるという欠点がある。このような欠
陥はトランジスタ特性を劣化させる原因となる。

本発明はこのような結晶欠陥を減少させた構造　　　。

構造のバイポーラトランジスタを提案するものである。

〔課題を解決するための手段〕

その目的は、−導電型Ｓｉよりなるエミッタ領域上に、
反対導電型ＳｉｘＧｅ１−ｘ混晶よりなるベース領域が
設けられ、該ベース領域に不純物を拡散または注入した
−４電型コレクタ領域を有し、且つ、前記ＳｉｘＧｅ１
−ｘよりなるベース領域のＸ値がエミッタ側からコレク
タ側に向って１から次第に減少する混晶組成を有するバ
イポーラトランジスタによって達成される。

［作　用］ 即ち、本発明は、従来構造のコレクタとエミッタとを逆
にした構造とするもので、エミッタ領域に接するベース
領域の接合部のＳｉ量を多くして、例えば、Ｘ値を１と
して格子定数を等しくし、コレクタ側に進むに従ってＧ
ｅ量を多くして格子定数を変化させる構造にする。そう
すると、欠陥の少ない結晶品質の良いエピタキシャル成
長層が形成され、ベース領域の結晶欠陥が減少して、ト
ランジスタ特性を向上させることができる。

〔実施例〕

以下、図面を参照して実施例により詳細に説明する。

第１図は本発明にかかるヘテロ接合バイポーラトランジ
スタの断面概要図を示し、１１はｎ＋−３ｉｘＧｅ　　
Ｘコレクタ領域、１２はｐ　−５ｉｘＧｅ　　ｘベース
領域、　１３はｎ＋−５ｉエミッタ領域、　１４は絶縁
膜、１５は多結晶シリコン層、　ＩＥはコレクタ電極、
　２Ｅはベース電極、　３Ｅはエミッタ電極である。

この構造はエミッタ領域１３にｐ　−５ｉｘＧｅＩ−ｘ
　（ｘ値が１から０．７に減少する）ベース領域１２を
ヘテロエピタキシャル成長し、そのベース領域に不純物
を拡散または注入してコレクタ領域１１を形成しており
、従って、従来と同様に、ベース領域１２はＳｉｘＧｅ
１−ｘ混晶のＸ値がエミッタ側からコレクタ側に向かっ
て減少して、エネルギーハンドギャップＥｇをエミッタ
側からコレクタ側に向かって小さくして内蔵電界を形成
させている。そのため、第３図に示す従来の構造と同様
にベース走行時間が短くなって、トランジスタは高速化
される。

且つ、エミッタ領域１３をｎ”　−５ｉ基板にして、そ
の上に結晶成長してｐ　−３ｉｘＧｅ＋−ｘ　（ｘ値は
１から０．７に減少する）ベース領域１２　（グレーデ
ッドベース）をヘテロエピタキシャル成長するために、
エミッタ領域に接するベース領域の格子定数が等しく、
コレクタ側に進むに従って格子定数は徐々に差が出てく
る構造となり、従来のような急激な格子定数の変化はな
く、従って、結晶欠陥の少ないベース領域が形成されて
、トランジスタ特性が改善される。

次に、第２図ｆａ）〜（ｅ）はそのトランジスタの形成
工程順断面図を示している。

第２図（ａｌ参照；蒸着法またはＭＢＥ法によってｎ”
　−３ｉ基板１３　（ｐ　＝０．００１ΩＣＩＴＩ）上
にＩ）　　５ｉｘＧｅＩ−ｘ　（ｘ　＝　１〜０．１　
＞　ベース領域１２（膜厚１０１００ｎをエピタキシャ
ル成長する。この時、蒸着法によるエピタキシャル成長
をおこなう場合は、蒸着装置の真空度を１０　　Ｔｏｒ
ｒ以下にし、基板１３を加熱して基板面の自然酸化膜を
除去した後、基板温度を６５０°Ｃとし、Ｅ型電子銃に
よってＳｉソースとＧｅソースとを別々に加熱し蒸発さ
せて、その蒸着量をモニターしながらＸ値を１から０．
７に徐々に変化させる。また、ドーパントとしてＧａソ
ースを添加して１０　”／ｃＪ程度含有させてｐ型にす
る。

第２図ｆｂ）参照；次いで、リソグラフィ技術を用い、
レジスト膜マスク　（図示せず）をベース領域に被覆し
、反応性イオンエツチングによってエツチングしてベー
ス領域以外の部分を除去する。

第２図（Ｃ）参照；次いで、化学気相成長（ＣＶＤ）法
によって５ｉ０２膜からなる絶縁膜１４（膜厚４００ｎ
ｍ）を堆積した後、リソグラフィ技術を用いてコレクタ
領域部分の絶縁膜１４を選択的に除去して、コレクタ領
域を露出させる。

第２図（ｄ）参照；次いで、ＣＶＤ法によってｎ＋型の
多結晶シリコン膜１５を堆積し、９５０’Ｃ，２０分間
の熱処理してｎ　’　−５ｉｘＧｅ１−ｘコレクタ領域
１１を形成する。

第２図（ｅｌ参照：次いで、コレクタ領域以外の多結晶
シリコン膜１５をリソグラフィ技術を用いて除去し、次
に、再度のりソグラフィ技術を用いてリング状ベース電
極形成部分を絶縁膜１４を除去する。

しかる後、図示していないが、アルミニウムを被着し、
パターンニングして表面にコレクタ電極ＩＥ、　　リン
グ状ベース電極２Ｅ、　ｉ板裏面にエミッタ電極３Ｅを
設けて、第１図に示すように完成させる。

上記が本発明にがかる一実施例の構造と形成方法である
が、この実施例によればベース領域中の欠陥数が３．５
ｘｌＯ’Ｖｇから約ｌＸ１０’７／ｎ？程度に減少し、
その欠陥による再結合電流が少なくなって、電流利得が
約３．５倍に増大する効果が得られた。

なお、本実施例はｎｐｎ型トランジスタで説明したが、
ｐｎｐ型トランジスタにも適用できることは当然である
。

（発明の効果） 以上の説明から明らかなように、本発明にかかるバイポ
ーラトランジスタはベース領域に内蔵電界を形成して、
キャリアのベース走行時間を速くし、且つ、グレーデッ
ドベースが結晶欠陥の少ない構造となるから、このよう
なトランジスタによってＬＳＩを構成すれば、その性能
向上が図れるものである。

【図面の簡単な説明】

第１図は本発明にがかるヘテロ接合バイポーラトランジ
スタの断面概要図、 第２図（ａｌ〜（ｅｌは本発明にかかるトランジスタの
形成工程順断面図、 第３図は従来のへテロ接合バイポーラトランジスタの断
面概要図である。 図において、 １１はｎ　”　−３ｉｘＧｅ＋−ｘコレクタ領域、１２
はｐ　−ＳｉｘＧｅ１−ｘ　（ｘ　＝　１〜０．７）ベ
ース領域、１３はｎ”−５ｉエミツタ領域、又は、ｎ”
　−５ｉｉ板、１４は絶縁膜、 １５は多結晶シリコン膜、 ＩＥはコレクタ電極、 ２Ｅはベース電極、 ３Ｅはエミッタ電極 を示している。

Claims (1)

【特許請求の範囲】
1. 　一導電型Ｓｉ（シリコン）よりなるエミッタ領域上に
   、反対導電型Ｓｉ＿ｘＧｅ＿１＿−＿ｘ（シリコンゲル
   マニウム）混晶よりなるベース領域が設けられ、該ベー
   ス領域に不純物を拡散または注入した一導電型コレクタ
   領域を有し、且つ、前記Ｓｉ＿ｘＧｅ＿１＿−＿ｘより
   なるベース領域のｘ値がエミッタ側からコレクタ側に向
   つて１から次第に減少する混晶組成を有することを特徴
   とするバイポーラトランジスタ。