DE102005047221B4 - Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung - Google Patents

Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102005047221B4
DE102005047221B4 DE102005047221.4A DE102005047221A DE102005047221B4 DE 102005047221 B4 DE102005047221 B4 DE 102005047221B4 DE 102005047221 A DE102005047221 A DE 102005047221A DE 102005047221 B4 DE102005047221 B4 DE 102005047221B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer structure
structure according
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005047221.4A
Other languages
English (en)
Other versions
DE102005047221A1 (de
Inventor
Dr. Schüppen Andreas Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dechamps & Sreball GbR (vertretungsberechtigte De
Original Assignee
APSOL GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APSOL GmbH filed Critical APSOL GmbH
Priority to DE102005047221.4A priority Critical patent/DE102005047221B4/de
Publication of DE102005047221A1 publication Critical patent/DE102005047221A1/de
Application granted granted Critical
Publication of DE102005047221B4 publication Critical patent/DE102005047221B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys

Abstract

Eine Halbleiterschichtstruktur aus mindestes fünf verschiedenen Schichten auf einem Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, bei welcher Halbleiterschichtstruktur a) die erste Schicht mindestens aus Silizium und Kohlenstoff, b) die zweite Schicht aus undotiertem oder teilweise dotiertem Silizium-Germanium, c) die dritte Schicht aus dotiertem Silizium-Germanium, d) die vierte Schicht mindestens aus Silizium und Kohlenstoff und e) die fünfte Schicht aus dotiertem Silizium besteht, wobei die erste, zweite und vierte Schicht je eine Dicke von 1 bis 10 nm aufweisen.

Description

  • Stand der Technik
  • Zur Zeit wird versucht die Grenzfrequenz von Silizium basierten Bauelementen immer weiter nach oben zu schrauben. Man hat Grenzfrequenzen von 350 GHz mittels Einführung einer Silizium Germanium Basis in so genannten Hetero-Bipolar-Transistoren (HBT) erreicht. Die Basis von HBTs ist aus Silizium-Germanium, Emitter und Kollektor werden aus reinem Silizium hergestellt. Es wurde immer wieder versucht das Germaniumprofil zu variieren, um die Bauelementeeigenschaften zu verbessern. Die Basis ist häufig p-dotiert. Beim HBT verhindert die Silizium Germanium (SiGe) Basis durch den energetischen Bandsprung, der fast ausschließlich im Valenzband stattfindet, die Diffusion von positiven Ladungen, Löchern, aus der Basis.
  • Gleichzeitig wird die Barriere durch den verringerten Bandabstand des Silizium Germaniums für die Elektronen im Leitungsband reduziert, so dass eine erhöhte Stromverstärkung entsteht. Bei der Herstellung von SiGe-HBTs ist das Temperaturbudget ein großes Problem für die Erhaltung der Bauelementeeigenschaften, da das Bor in der Basis tendiert auszudiffundieren und für niederohmige Kontakte in der Bauelementetechnologie oft die Notwendigkeit von Hochtemperaturschritten von über 1000°C besteht. In [1, 2, 3] wurde vorgeschlagen Kohlenstoff in die SiGe-Basis einzuführen, um die Borausdiffusion bei Hochtemperaturschritten, die in der Silizium-IC-Fertigung gefordert sind zu unterdrücken. In [4, 5] wurde vorgeschlagen den Kollektor mit Kohlenstoff zu dotieren, um die Durchbruchfeldstärke von HBTs zu erhöhen. In [6] wurde ein modulationsdotierter Feldeffekttransistor vorgeschlagen, der einen intrinsischen SiC-Kanal umgeben von SiGe-Schichten auf einem SiGe-Buffer besitzt. Darüber hinaus sind aus der IIIV-Technik Doppel-Hetero-Tunneltransistoren bekannt [7]. Auch in SiGe wurden bereits Si-SiGe resonante Interband-Tunneldioden mit negativ differentiellem Widerstand veröffentlicht, um Tri-Stage Logik zu demonstrieren [8].
  • Die DE 101 60 511 A1 betrifft einen SiGe-Hetero-Bipolartransistor, bei dem zwischen Emitter und Kollektor ein Schichtstapel mit einer SiGe-Schicht als Basis vorgesehen ist. Bei einer Ausführungsform ist die SiGe-Basis zwischen zwei C-Si-Schichten angeordnet, die als Diffusionsbarriere einer Diffusion der Dotierstoffe vorbeugen sollen. Die JP 2000-077425 A und die US 2002/0020851 A1 offenbaren ähnliche Schichtsysteme mit C-Si-Barriereschichten.
  • Die EP 1 692 720 B1 betrifft eine Bipolar-Halbleitervorrichtung mit einer Folge aus Si-Schichten und einer eingeschlossenen Emitterschicht; allerdings hat die erste Schicht eine Dicke zwischen 20 nm und 150 nm, wobei 30 nm bis 100 nm bevorzugt sind.
  • Die US 2005/0208740 A1 zeigt ebenfalls ein Bipolar-Bauelement mit einer Si/SiGe-Schichtfolge, es werden jedoch keine Schichtdicken beschrieben.
  • Aufgabenstellung
  • Aufgabe der Erfindung
  • Die Aufgabe der vorliegenden Erfindung ist es, eine Schichtfolge im Silizium-Germanium-Kohlenstoff System vorzuschlagen, welches einen stoßfreien Ladungsträgertransport ermöglicht und den Bau eines siliziumbasierten Doppel-Hetero-Tunneltransistors und anderer elektrischer und elektro-optischer Bauelemente erlaubt.
  • Beschreibung der Erfindung
  • Erfindungsgemäß wird diese Aufgabe gelöst von den Vorrichtungen und dem Verfahren nach den unabhängigen Patentansprüchen.
  • Im Gegensatz zum Stand der Technik wird in der vorliegenden Erfindung ein Dotierungs- (1) und Bandprofil (2) wie in Doppel-Hetero-Tunneltransistoren gewählt. Diese Struktur hat den Vorteil der Diffusionsunterdrückung von Ladungsträgern. In dieser Struktur können z. B. Elektronen nur in Richtung des elektrischen Felds bewegt werden, da sie sonst eine Barriere sehen, die ohne Feld nicht zu überwinden ist. Dieser Vorteil führt dazu, dass man nun in der Lage ist ein nahezu perfektes Bauelement zu designen, denn neben der Löcherrückdiffusion aus der Basis durch den Bandkantensprung zwischen Silizium und Germanium kann man nun auch die Rückdiffusion von Elektronen im Leitungsband unterdrücken. Diese Struktur kann demnach als schneller Transistor, als Solarzelle oder als Ausgangsstruktur für einen Laser eingesetzt werden.
  • Das Ausgangsmaterial kann üblicherweise ein Siliziumwafer sein. Es kann für diese Struktur, ein vorstrukturierter Wafer Verwendung finden, wobei mit Metal, Nitrid oder Oxid bedeckte Bereiche lateral neben freien Halbleiteroberflächen liegen. Durch diese Art der Epitaxie wird gewährleistet, dass Versetzungen, die zwangsläufig durch die Gitterfehlanpassung entstehen lateral abgebaut werden. Die Abscheidungsmethoden können vorzugsweise CVD sein. Aber auch andere ganzflächige oder selektive Abscheidungsmethoden, wie z. B. MBE, PLO oder PECVD könnten zum Einsatz kommen.
  • Im Folgenden wird eine Variante zur Herstellung einer Tunnel-Schichtfolge für das Silizium-Germanium-Kohlenstoff System im Detail beschrieben: Man startet üblicherweise mit einer dünnen Silizium Startschicht (S0), die im Bereich von ca. 5–20 nm liegt. Auf diese wird eine um 1–7 nm Dicke Si-Schicht (S1), die mit Kohlenstoff im Bereich von 1–100 × 1019 cm–3 dotiert ist, abgeschieden. Diese Schicht kann auch in einer Variante des Prozesses aus SiGe:C bestehen. Darauf folgt eine wenige Nanometer starke undotierte Zwischenschicht aus Si1-xGex (S2). Es folgt eine Bor dotierte Si1-xGeX-Basisschicht (S3), mit x zwischen 0–0,5 und einer Dotierung oberhalb der Entartung für p-dotiertes Silizium, > 4 × 1018 cm–3 sowie einer Schichtdicke von einigen Nanometern bis zu 20 nm. Die Dicke muss der entsprechenden Germaniumkonzentration angepasst werden und die Tunnelbedingungen erfüllen. Die Theorie hierzu ist z. B. in [7] beschrieben. Diese Schicht wird bedeckt von einer Kohlenstoff dotierten SiGeoder Si-Schicht, dabei liegt die Kohlenstoffdotierung üblicherweise zwischen –10 1019cm–3 (S4). Als Deckschicht wird eine wenige Nanometer (20–80 nm) dicke Siliziumschicht (S5) aufgebracht. Diese Schicht ist mit Arsen oder einem anderen Dotanten > 0,1 × 1018 cm3 n-dotiert. Innerhalb der Bauelementprozessierung wird häufig auch eine weitere Schicht mit amorphem Silizium oder amorphen SiGe (S6) aufgebracht, die üblicherweise mit über 10 × 1019 cm–3 n-dotiert ist. Die gesamte Schichtfolge ist 3a und b zu finden. Durch das wiederholte Abscheiden der Schichten S1 bis S5 kann eine Übergitterstruktur, ein so genanntes Multiquantumwell (MQW), erzeugt werden, dessen Schichtfolge in 4 schematisch dargestellt ist.
  • Es stellt sich eine Bandstruktur ein, wie sie beispielhaft in 2 dargestellt ist. Dabei sind die verschiedenen Bereiche wie folgt in Bezug auf die Bauelementefunktion zu beschreiben: Der Bereich ➀ ist ein hoch n-dotierter Bereich, bei dem das Leitungsband EL unterhalb des Ferminiveaus liegt und aus den Schicht S5 und/oder S6 gebildet wird. Der Bereich ➁ ist der Bereich der Schicht S4 in der Flachbandzustand erreicht wird, wohingegen der Bereich ➂ die emitterseitige Raumladungszone der Bauelementestruktur beschreibt. Die Bereiche ➃ und sind mit Kohlenstoff versetzt – Schichten S1 und S4 und es entsteht eine höhere Bandlücke als im reinen Silizium oder im Silizium Germanium. Der Bereich ➄ dient als Basis der Struktur und beinhaltet Schicht S2 und Schicht S3. Der Bereich ➆ beschreibt die kollektorseitige Raumladungszone, die durch eine hohe n-Dotierung dieser Gebiete nur einige nm weit sein kann. Das Gebiet ➇ ist eine mit Donatoren versehene Siliziumschicht, die z. B. durch Diffusion oder Implantation im Substrat erzeugt wurde. Der nicht explizit dargestellte Bereich ➈ ist in Analogie zu Bereich ➀ zu sehen und könnte aus einem hoch dotiertem buried layer oder einem vergrabenen Silizid oder Metall bestehen.
  • Die Bandstruktur der Schichtfolge in 1 zeichnet sich dadurch aus, dass sich im Bereich ➄ der 2 so genannte Subbander als Lösung der Schrödingergleichung ergeben, die in der Literatur üblicherweise mit X-Band-Energieniveaus bezeichnet werden. Diese liegen energetisch in der Größenordnung von 0,1 Elektronvolt oberhalb der Leitungsbandkante, die mit EL in 2 bezeichnet wurde. Die lokale Lage der sich einstellenden X-Bandniveaus im reziproken Gitter kann dazu führen, dass aus dem indirekten SiGe ein direkter Halbleiter wird. Dies gilt vor allem für den Fall von Übergittern, bzw. Multiquantumwells.
  • Legt man nun eine positive Spannung an den Kollektor an und z. B. das Potential Null an den Emitter können Elektronen durch die wenige Nanometer dicken Energiebarrieren ➃ und tunneln und direkt an der Leitungsbandkante oder über die X-Niveaus zum Kollektorbereich gelangen. Über eine Spannung an der Basis kann dieser Prozess gesteuert werden und damit ein Doppelheterotunneltransistor erzeugt werden.
  • Da dieser Prozess stoßfrei geschieht, kann davon ausgegangen werden, dass das Bauelement sehr schnell schalten kann. Es werden aufgrund der Erfahrung mit SiGe-HBTs Grenzfrequenzen im Terahertz Bereich erwartet.
  • Vorteile und Besonderheiten:
  • Die vorgeschlagene Struktur zeichnet sich dadurch aus, dass mit ihr verschiedene Arten von Bauelementen erzeugt werden können. Zum einen kann der oben beschriebene DHT hergestellt werden. Dabei dienen die beiden Kohlenstoffschichten zum einen als Diffusionsbarriere für Ge und B und gleichzeitig als Tunnelbarrieren für die Elektronen und die Löcher.
  • Die Basis-Emitter-Diode kann als hocheffiziente Solarzelle verwendet werden. Dabei koppelt das Licht aufgrund der Bandstruktur in die Basis ein und erzeugt damit um ein vielfaches mehr Elektron-Loch-Paare als herkömmliche Solarzellen, da die Rekombination von Elektron-Loch-Paaren fast vollständig unterdrückt wird. Eine besondere Variante einer solchen Solarzelle wäre die Abscheidung einer solchen Struktur an einem Siliziumdraht, der in Scheiben geschnitten werden kann.
  • Die Struktur kann als Wellenleiter dienen, da die SiGeC- bzw. SiC Schichten einen höheren Brechungsindex besitzen als die SiGe-Basis.
  • Die Basis kann als Kanal für modulationsdotierte Feldeffekttransistoren genutzt werden, da die Ladungsträger durch die Energiebarrieren einen vertikal genau definierten Kanal besitzen. Die vorgeschlagene Bauelementestruktur kann als hochempfindlicher Infrarot-Sensor genutzt werden.
  • Darüber hinaus kann bei genauer Anpassung der Basis sowie der lateralen Abmessungen der Struktur ein Siliziumlaser hergestellt werden.
  • Das Substrat kann auch auf einem elektrisch isolierenden Ausgangsmaterial vorgesehen sein (Silicon on Isolator).
  • Beschreibung der Abbildungen:
  • 1: Schematischer beispielhafter Dotierungsverlauf der Bauelementeschichtfolge
  • 2: Energiebandverlauf mit Leitungsbandkante EC, Valenzbandkante EV und Ferminiveau EF
  • 3: Schichtfolge der Erfindung: S0-Si, S1 Si:C, S2 SiGe undotiert oder SiGe:C, S3 SiGe p-dotiert, S4 Si:C oder SiGe:C, S5 Si n-dotiert und S6 Si n-dotiert auf einem Siliziumsubstrat
  • 4: Schnitt durch eine rotationssymmetrische Heterotunnelstruktur an einem Draht D
  • 5: Vielschichtstruktur, z. B. zur Erzeugung eines Übergitters auf einem Substrat S
  • Literatur

Claims (20)

  1. Eine Halbleiterschichtstruktur aus mindestes fünf verschiedenen Schichten auf einem Silizium-, Siliziumoxid-Substrat oder einem anderen siliziumhaltigen Substrat, bei welcher Halbleiterschichtstruktur a) die erste Schicht mindestens aus Silizium und Kohlenstoff, b) die zweite Schicht aus undotiertem oder teilweise dotiertem Silizium-Germanium, c) die dritte Schicht aus dotiertem Silizium-Germanium, d) die vierte Schicht mindestens aus Silizium und Kohlenstoff und e) die fünfte Schicht aus dotiertem Silizium besteht, wobei die erste, zweite und vierte Schicht je eine Dicke von 1 bis 10 nm aufweisen.
  2. Halbleiterschichtstruktur nach Anspruch 1, bei welcher die zweite und dritte Schicht ganz oder teilweise p-dotiert sind und deren Germaniumgehalt zwischen 0 und 50% liegt.
  3. Halbleiterschichtstruktur nach Anspruch 1 oder 2, bei welcher die fünfte Schicht konstant oder graduiert mit 1–10 × 1018 cm–3 n-dotiert ist.
  4. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche mit einer sechsten Schicht, wobei die dritte Schicht mit Bor oder Aluminium dotiert ist und die fünfte und sechste Schicht mit Arsen oder Antimon dotiert sind.
  5. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher vor der ersten Schicht eine Siliziumstartschicht abgeschieden ist.
  6. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher die dritte Schicht mit Kohlenstoff dotiert ist.
  7. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche mit einer sechsten Schicht, die aus einer amorphen hoch n-dotierten Silizium oder Silizium-Germanium-Schicht besteht.
  8. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher die zweite Schicht ebenfalls teilweise mit Kohlenstoff dotiert ist.
  9. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher ein Energiebandverlauf mit Subbändern im Bereich der zweiten und dritten Schicht vorliegt.
  10. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, wobei eine Schichtfolge erste, zweite, dritte, vierte und fünfte Schicht ganz oder teilweise mehrmals wiederholt hintereinander abgeschieden ist.
  11. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher die Oberfläche des Substrats aus lateral strukturiertem Silizium und Siliziumdioxid oder Siliziumnitrid oder Metall oder Silizid oder einem leitenden lichtdurchlässigen Oxid besteht.
  12. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher das Substrat auf einem elektrisch isolierenden Ausgangsmaterial vorgesehen ist.
  13. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher als Ausgangsmaterial ein Draht, eine Röhre oder ein Stab vorgesehen ist und die Schichtenfolge konzentrisch abgeschieden ist.
  14. Halbleiterschichtstruktur nach Anspruch 13, bei welcher das Ausgangsmaterial zusätzlich mit einem Metall beschichtet wird.
  15. Halbleiterschichtstruktur nach einem der vorhergehenden Ansprüche, bei welcher ein Teil der Schichtenfolge, insbesondere die erste, zweite und dritte Schicht, strukturiert ist.
  16. Halbleiterschichtstruktur-Scheiben, hergestellt durch Zerlegen einer Halbleiterschichtstruktur, die eine fertige Bauelementstruktur ist, nach Anspruch 13 und 14 in Scheiben.
  17. Elektrisches Bauelement mit einer Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 15.
  18. Opto-elektrisches Bauelement mit einer Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 15.
  19. Verfahren zum Herstellen einer Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 15, bei welchem die Schichten nach dem Abscheiden Temperatur behandelt werden.
  20. Verfahren zum Herstellen einer Halbleiterschichtstruktur nach einem der Ansprüche 1 bis 15, bei welchem die Schichten mittels MBE oder einem CVD Verfahren hergestellt werden.
DE102005047221.4A 2005-10-01 2005-10-01 Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung Expired - Fee Related DE102005047221B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005047221.4A DE102005047221B4 (de) 2005-10-01 2005-10-01 Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047221.4A DE102005047221B4 (de) 2005-10-01 2005-10-01 Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102005047221A1 DE102005047221A1 (de) 2007-04-05
DE102005047221B4 true DE102005047221B4 (de) 2015-08-06

Family

ID=37852742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005047221.4A Expired - Fee Related DE102005047221B4 (de) 2005-10-01 2005-10-01 Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102005047221B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442036A1 (de) 2017-08-09 2019-02-13 AE 111 Autarke Energie GmbH Optoelektronisches halbleiterbauelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT2469608T (pt) 2010-12-24 2018-12-06 Dechamps & Sreball Gbr Díodo bipolar com absorvedor ótico de estrutura quântica
EP3503211B1 (de) * 2017-12-21 2023-03-22 AE 111 Autarke Energie GmbH Halbleiter-bauelement mit einem hochdotierten quantenstruktur-emitter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077425A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
US20020020851A1 (en) * 2000-08-16 2002-02-21 Fujitsu Limited Heterobipolar transistor and a method of forming a SiGeC mixed crystal layer
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
US20050208740A1 (en) * 2001-02-12 2005-09-22 Todd Michael A Process for deposition of semiconductor films
EP1692720B1 (de) * 2003-12-05 2010-11-24 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Komplement re bipolar-halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077425A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
US20020020851A1 (en) * 2000-08-16 2002-02-21 Fujitsu Limited Heterobipolar transistor and a method of forming a SiGeC mixed crystal layer
US20050208740A1 (en) * 2001-02-12 2005-09-22 Todd Michael A Process for deposition of semiconductor films
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
EP1692720B1 (de) * 2003-12-05 2010-11-24 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Komplement re bipolar-halbleitervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442036A1 (de) 2017-08-09 2019-02-13 AE 111 Autarke Energie GmbH Optoelektronisches halbleiterbauelement
WO2019029861A1 (de) * 2017-08-09 2019-02-14 Ae 111 Autarke Energie Gmbh Optoelektronisches halbleiterbauelement

Also Published As

Publication number Publication date
DE102005047221A1 (de) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102010037736B4 (de) Tunnel-Feldeffekttransistoren
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE60131811T2 (de) Heteroübergangsbipolartransistor
DE3542482A1 (de) Modulationsdotierter feldeffekttransistor
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE102014018382A1 (de) Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102012212184B4 (de) Verfahren zur Herstellung von Photovoltaikelementen mit Gruppe-III/V-Halbleitern
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE102014109643B4 (de) Bipolartransistor und verfahren zum herstellen eines bipolartransistors
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102016100277A1 (de) Leistungs-mosfets und verfahren zu ihrer herstellung
DE102005047221B4 (de) Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung
DE112021004603T5 (de) Halbleitervorrichtung
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE3830102A1 (de) Si/sige-halbleiterkoerper
DE19943390A1 (de) Halbleiterbauelement
WO2018234159A1 (de) Halbleiterkörper und verfahren zur herstellung eines halbleiterkörpers
DE112021004621T5 (de) Halbleitervorrichtung
DE102020003722A1 (de) Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad
DE3709302C2 (de) Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung
EP3369116B1 (de) Leistungs-mosfet

Legal Events

Date Code Title Description
8122 Nonbinding interest in granting licences declared
8139 Disposal/non-payment of the annual fee
8170 Reinstatement of the former position
R074 Re-establishment allowed

Effective date: 20110214

R081 Change of applicant/patentee

Owner name: DECHAMPS & SREBALL GBR (VERTRETUNGSBERECHTIGTE, DE

Free format text: FORMER OWNER: CONSULTING COACHING INNOVATIONSMANAGEMENT DR. ANDREAS PAUL SCHUEPPEN, 52511 GEILENKIRCHEN, DE

Effective date: 20111222

Owner name: APSOL GMBH, DE

Free format text: FORMER OWNER: CONSULTING COACHING INNOVATIONSMANAGEMENT DR. ANDREAS PAUL SCHUEPPEN, 52511 GEILENKIRCHEN, DE

Effective date: 20111222

R012 Request for examination validly filed

Effective date: 20120926

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029737000

Ipc: H01L0029161000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029737000

Ipc: H01L0029161000

Effective date: 20150421

R081 Change of applicant/patentee

Owner name: DECHAMPS & SREBALL GBR (VERTRETUNGSBERECHTIGTE, DE

Free format text: FORMER OWNER: APSOL GMBH, 52066 AACHEN, DE

R082 Change of representative

Representative=s name: KOENIG SZYNKA TILMANN VON RENESSE PATENTANWAEL, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee