JP2639376B2 - Ｉｉｉ −ｖ族化合物半導体の成長方法 - Google Patents
Ｉｉｉ −ｖ族化合物半導体の成長方法Info
- Publication number
- JP2639376B2 JP2639376B2 JP14004195A JP14004195A JP2639376B2 JP 2639376 B2 JP2639376 B2 JP 2639376B2 JP 14004195 A JP14004195 A JP 14004195A JP 14004195 A JP14004195 A JP 14004195A JP 2639376 B2 JP2639376 B2 JP 2639376B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxygen
- growing
- oxide film
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はIII −Ｖ族化合物半導体
の成長方法に関し、特に成長界面に不純物が存在されず
にｎ型半導体層上にｎ型半導体層を再成長する方法に関
する。
の成長方法に関し、特に成長界面に不純物が存在されず
にｎ型半導体層上にｎ型半導体層を再成長する方法に関
する。
【０００２】
【従来の技術】一般に、ＧａＡｓ、ＩｎＰ等のIII −Ｖ
族化合物半導体は、電子移動度がＳｉよりも数倍速いこ
と、バンド構造が直接遷移型であること、半絶縁性基板
が容易に得られること、等の物理的性質により次世代の
デバイス材料として脚光を浴びており、実際に、高速デ
バイス、低雑音デバイス、光デバイス、高速論理素子等
に応用されている。そして、デバイスの高性能化に伴っ
て、エピタキシャル成長技術、微細加工技術等のプロセ
ス技術も高度化されている。その一つに、有機金属気相
成長法（ＭＯＶＰＥ）や有機金属分子線エピタキシー法
（ＭＯＭＢＥ）を用いて、絶縁膜によりマスクされた基
板上の半導体層のみに半導体層を選択成長する選択成長
法がある。この方法では、例えば選択成長される半導体
層を例えばＦＥＴのコンタクト層に適用すれば、ソース
抵抗を低減することができる等、新規な構造が実現可能
となる。
族化合物半導体は、電子移動度がＳｉよりも数倍速いこ
と、バンド構造が直接遷移型であること、半絶縁性基板
が容易に得られること、等の物理的性質により次世代の
デバイス材料として脚光を浴びており、実際に、高速デ
バイス、低雑音デバイス、光デバイス、高速論理素子等
に応用されている。そして、デバイスの高性能化に伴っ
て、エピタキシャル成長技術、微細加工技術等のプロセ
ス技術も高度化されている。その一つに、有機金属気相
成長法（ＭＯＶＰＥ）や有機金属分子線エピタキシー法
（ＭＯＭＢＥ）を用いて、絶縁膜によりマスクされた基
板上の半導体層のみに半導体層を選択成長する選択成長
法がある。この方法では、例えば選択成長される半導体
層を例えばＦＥＴのコンタクト層に適用すれば、ソース
抵抗を低減することができる等、新規な構造が実現可能
となる。
【０００３】しかしながら、この選択成長法による半導
体層の再成長プロセスでは、界面にカーボン（Ｃ）や酸
素（Ｏ）等の不純物が残留し、特にｎ型半導体の場合に
は、この不純物が電子のキラーセンターとなり、界面に
おけるキャリア空乏化を引き起こすことになる。そのた
め、界面での接触抵抗が増大し、コンタクト抵抗の増加
やデハイス特性の劣化を生じるという問題が生じる。こ
のような不純物は通常の半導体層の成長前の６００℃程
度の熱処理では除去することはできない。
体層の再成長プロセスでは、界面にカーボン（Ｃ）や酸
素（Ｏ）等の不純物が残留し、特にｎ型半導体の場合に
は、この不純物が電子のキラーセンターとなり、界面に
おけるキャリア空乏化を引き起こすことになる。そのた
め、界面での接触抵抗が増大し、コンタクト抵抗の増加
やデハイス特性の劣化を生じるという問題が生じる。こ
のような不純物は通常の半導体層の成長前の６００℃程
度の熱処理では除去することはできない。
【０００４】このため、このような不純物を除去するた
めの種々の方法が提案されている。例えば、斉藤らが
「ジャパン・ジャーナル・オブ・アプライド・フィジッ
クス（Japan Journal of Applied Physics），Ｖｏｌ・
２５，ｐｐ１２１６−１２２０，１９８６」に発表して
いる方法では、真空容器中でＧａＡｓ基板を７００℃以
上に加熱して表面の結晶を熱により蒸発させて界面の不
純物を除去している（サーマルエッチング法と称す
る）。あるいは、「ジャーナル・オブ・バキューム・サ
イエンス・テクノロジー（Journal of Vacuum Science
Technolgy ）Ａ４巻，ｐｐ６７７−６８０，１９８６」
に報告されている水素ラジカルを基板表面に照射する方
法や、「ジャーナル・オブ・アプライド・フィジックス
（Journal of Applied Physics），Ｖｏｌ・６７，ｐｐ
６２７４−６２８０，１９９０」に報告されている反応
性ガスにより基板表面をエッチングする方法がある。
めの種々の方法が提案されている。例えば、斉藤らが
「ジャパン・ジャーナル・オブ・アプライド・フィジッ
クス（Japan Journal of Applied Physics），Ｖｏｌ・
２５，ｐｐ１２１６−１２２０，１９８６」に発表して
いる方法では、真空容器中でＧａＡｓ基板を７００℃以
上に加熱して表面の結晶を熱により蒸発させて界面の不
純物を除去している（サーマルエッチング法と称す
る）。あるいは、「ジャーナル・オブ・バキューム・サ
イエンス・テクノロジー（Journal of Vacuum Science
Technolgy ）Ａ４巻，ｐｐ６７７−６８０，１９８６」
に報告されている水素ラジカルを基板表面に照射する方
法や、「ジャーナル・オブ・アプライド・フィジックス
（Journal of Applied Physics），Ｖｏｌ・６７，ｐｐ
６２７４−６２８０，１９９０」に報告されている反応
性ガスにより基板表面をエッチングする方法がある。
【０００５】この他に、「ジャーナル・オブ・アプライ
ド・フィジックス（Journal of Applied Physics），Ｖ
ｏｌ・７２，ｐｐ３０３−３０５，１９９２」で報告さ
れているように、基板を酸素雰囲気中に曝して紫外光を
照射し、オゾンを発生させて基板表面に酸化膜を形成し
た後、成長室内で熱処理により酸化膜除去を行うと、表
面の炭素が低減されるという方法（ＵＶオゾン法）もあ
る。
ド・フィジックス（Journal of Applied Physics），Ｖ
ｏｌ・７２，ｐｐ３０３−３０５，１９９２」で報告さ
れているように、基板を酸素雰囲気中に曝して紫外光を
照射し、オゾンを発生させて基板表面に酸化膜を形成し
た後、成長室内で熱処理により酸化膜除去を行うと、表
面の炭素が低減されるという方法（ＵＶオゾン法）もあ
る。
【０００６】さらに、特開平２−２６０４３３号公報で
は、硫化アンモニウム溶液〔（ＮＨ4 ）2 Ｓx 〕がＧａ
Ａｓ表面の酸化膜を除去する効果があることを利用し
て、基板を硫化アンモニウム溶液に浸した後、成長炉内
で表面の硫黄を蒸発させて表面酸化膜を除去してから再
成長を行って界面での不純物、特に酸素を除去する方法
が提案されている。
は、硫化アンモニウム溶液〔（ＮＨ4 ）2 Ｓx 〕がＧａ
Ａｓ表面の酸化膜を除去する効果があることを利用し
て、基板を硫化アンモニウム溶液に浸した後、成長炉内
で表面の硫黄を蒸発させて表面酸化膜を除去してから再
成長を行って界面での不純物、特に酸素を除去する方法
が提案されている。
【０００７】
【発明が解決しようとする課題】ところで、半導体層の
再成長プロセスでは、基板前処理温度や再成長温度が低
温であることが最も重要であり、最高でも６００℃まで
の温度が求められる。これは、デバイス構造を作成した
基板を用いる場合、６００℃以上で前処理或いは再成長
を行うと、その温度によってデバイス構造が破壊された
り、チャネルの不純物の拡散を促進してデバイス特性が
劣化されるという問題が生じるためである。
再成長プロセスでは、基板前処理温度や再成長温度が低
温であることが最も重要であり、最高でも６００℃まで
の温度が求められる。これは、デバイス構造を作成した
基板を用いる場合、６００℃以上で前処理或いは再成長
を行うと、その温度によってデバイス構造が破壊された
り、チャネルの不純物の拡散を促進してデバイス特性が
劣化されるという問題が生じるためである。
【０００８】この観点から前記した従来の再成長プロセ
スをみると、サーマルエッチング法やＵＶオゾン法は、
表面をエッチングしたり酸化膜を除去するために基板を
６００℃以上に加熱することが必要であり、前記した理
由によって再成長プロセスに適用することはできない。
また、水素ラジカルや反応性ガスを用いる方法では、基
板温度は３００−５００℃と低温にできるが、両者とも
完全に不純物、特に酸素と炭素を除去することが難しい
上に、水素ラジカル法では基板に及ぼすダメージが懸念
され、反応性ガスによる方法では基板をエッチングした
くない場合には適用することができない。さらに、前記
公開公報に記載された方法では、表面の酸素を除去する
上では有効であるが、炭素を除去することはできず、再
成長界面に残存してしまう。
スをみると、サーマルエッチング法やＵＶオゾン法は、
表面をエッチングしたり酸化膜を除去するために基板を
６００℃以上に加熱することが必要であり、前記した理
由によって再成長プロセスに適用することはできない。
また、水素ラジカルや反応性ガスを用いる方法では、基
板温度は３００−５００℃と低温にできるが、両者とも
完全に不純物、特に酸素と炭素を除去することが難しい
上に、水素ラジカル法では基板に及ぼすダメージが懸念
され、反応性ガスによる方法では基板をエッチングした
くない場合には適用することができない。さらに、前記
公開公報に記載された方法では、表面の酸素を除去する
上では有効であるが、炭素を除去することはできず、再
成長界面に残存してしまう。
【０００９】
【発明の目的】本発明の目的は、低温処理によって界面
の不純物を全て除去し、コンタクト抵抗を低減してデバ
イス特性の改善を可能にした半導体の成長方法を提供す
ることにある。
の不純物を全て除去し、コンタクト抵抗を低減してデバ
イス特性の改善を可能にした半導体の成長方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明の再成長方法は、
表面にｎ型半導体層を有する基板の表面を活性化した酸
素と反応させて酸化膜を形成する工程と、前記基板を硫
化アンモニア溶液で処理して前記酸化膜を除去するとと
もにその表面を硫黄により被覆する工程と、前記基板の
表面に低温でｎ型半導体層を成長する工程を含むことを
特徴とする。
表面にｎ型半導体層を有する基板の表面を活性化した酸
素と反応させて酸化膜を形成する工程と、前記基板を硫
化アンモニア溶液で処理して前記酸化膜を除去するとと
もにその表面を硫黄により被覆する工程と、前記基板の
表面に低温でｎ型半導体層を成長する工程を含むことを
特徴とする。
【００１１】ここで、ｎ型半導体層を成長する温度を５
５０℃以下とすることが肝要である。また、酸素を活性
化する方法として、紫外線を照射して酸素を活性化する
方法、或いは酸素を高周波もくしはマイクロ波励起電子
スピン共鳴法により活性化する方法が採用できる。
５０℃以下とすることが肝要である。また、酸素を活性
化する方法として、紫外線を照射して酸素を活性化する
方法、或いは酸素を高周波もくしはマイクロ波励起電子
スピン共鳴法により活性化する方法が採用できる。
【００１２】
【作用】本発明においては、基板を硫化アンモニウム溶
液に浸す前に活性化した酸素で処理を行うため、表面の
炭素を除去することができる。また、この酸素処理で形
成される酸化膜は硫化アンモニウム溶液で除去できるた
め、基板を高温に加熱する必要はなく、低温処理が可能
となり、このとき酸化膜の除去と共に酸素も除去され
る。一方、再成長を５５０℃以下の温度で行うことによ
り、硫化アンモニウム処理により半導体表面に被着した
硫黄を界面に残したまま再成長できる。この硫黄はIII
−Ｖ族化合物半導体ではｎ型のドーパントとなるため、
硫黄を界面にプレーナードープしたと同じ効果が得ら
れ、再成長界面で極めて高いキャリア濃度が得られ、コ
ンタクト抵抗を低減する上で有利となる。
液に浸す前に活性化した酸素で処理を行うため、表面の
炭素を除去することができる。また、この酸素処理で形
成される酸化膜は硫化アンモニウム溶液で除去できるた
め、基板を高温に加熱する必要はなく、低温処理が可能
となり、このとき酸化膜の除去と共に酸素も除去され
る。一方、再成長を５５０℃以下の温度で行うことによ
り、硫化アンモニウム処理により半導体表面に被着した
硫黄を界面に残したまま再成長できる。この硫黄はIII
−Ｖ族化合物半導体ではｎ型のドーパントとなるため、
硫黄を界面にプレーナードープしたと同じ効果が得ら
れ、再成長界面で極めて高いキャリア濃度が得られ、コ
ンタクト抵抗を低減する上で有利となる。
【００１３】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の第１実施例のプロセス工程図であ
る。先ず、図１（ａ）において、基板１１として１×１
０18ｃｍ-3のｎ型ＧａＡｓ基板を用い、分子線エピタキ
シー法（ＭＢＥ）を用いて基板１１上にＳｉドーピング
により１×１０17ｃｍ-3のｎ−ＧａＡｓ膜１２を５００
０Å成長する。次に、図１（ｂ）において、前記基板１
１をＭＢＥ装置から大気中に取りだし、適当な反応管２
１にいれて酸素雰囲気にした後、光源２２から射出され
るＵＶ光を基板に照射しオゾンを発生させ、基板表面で
十分に反応させる。このとき、基板は室温に保つ。
する。図１は本発明の第１実施例のプロセス工程図であ
る。先ず、図１（ａ）において、基板１１として１×１
０18ｃｍ-3のｎ型ＧａＡｓ基板を用い、分子線エピタキ
シー法（ＭＢＥ）を用いて基板１１上にＳｉドーピング
により１×１０17ｃｍ-3のｎ−ＧａＡｓ膜１２を５００
０Å成長する。次に、図１（ｂ）において、前記基板１
１をＭＢＥ装置から大気中に取りだし、適当な反応管２
１にいれて酸素雰囲気にした後、光源２２から射出され
るＵＶ光を基板に照射しオゾンを発生させ、基板表面で
十分に反応させる。このとき、基板は室温に保つ。
【００１４】この結果、図１（ｃ）のように、基板にＧ
ａＡｓの酸化膜１３が形成される。次いで、図１（ｄ）
のように、この基板を硫化アンモニウム溶液２３に浸漬
する。溶液の温度は室温であり、浸漬時間は１時間であ
る。この工程により、図１（ｅ）のように、前記ＧａＡ
ｓ酸化膜１３は除去され、ＧａＡｓ基板１１の表面が硫
黄（Ｓ）１４で覆われる。このため、ＧａＡｓ基板１１
を大気中に保持しても基板表面に他の不純物が付着する
ことはない。また、前記酸化膜１３と共に表面の酸化膜
が除去される。
ａＡｓの酸化膜１３が形成される。次いで、図１（ｄ）
のように、この基板を硫化アンモニウム溶液２３に浸漬
する。溶液の温度は室温であり、浸漬時間は１時間であ
る。この工程により、図１（ｅ）のように、前記ＧａＡ
ｓ酸化膜１３は除去され、ＧａＡｓ基板１１の表面が硫
黄（Ｓ）１４で覆われる。このため、ＧａＡｓ基板１１
を大気中に保持しても基板表面に他の不純物が付着する
ことはない。また、前記酸化膜１３と共に表面の酸化膜
が除去される。
【００１５】最後に、図１（ｆ）のように、ＧａＡｓ基
板１１を再びＭＢＥ装置に設置し、基板温度５００℃
で、１×１０17ｃｍ-3のｎ−ＧａＡｓ膜１５を２０００
Å成長することにより、ｎ−ＧａＡｓ膜の再成長が完了
される。
板１１を再びＭＢＥ装置に設置し、基板温度５００℃
で、１×１０17ｃｍ-3のｎ−ＧａＡｓ膜１５を２０００
Å成長することにより、ｎ−ＧａＡｓ膜の再成長が完了
される。
【００１６】このようにして再成長されたｎ−ＧａＡｓ
膜について、Ｃ−Ｖ測定により再結晶界面の電気的特性
を測定した結果を図２に示す。なお、同図には従来の６
００℃の熱処理により再成長する方法で得たｎ−ＧａＡ
ｓ膜についの測定結果をも示している。この結果から、
従来方法のものでは再成長界面においてキャリア濃度が
減少しているのに対し、本発明方法ではキャリア濃度は
界面にて増加し、硫黄がドナーとして作用していること
が判る。
膜について、Ｃ−Ｖ測定により再結晶界面の電気的特性
を測定した結果を図２に示す。なお、同図には従来の６
００℃の熱処理により再成長する方法で得たｎ−ＧａＡ
ｓ膜についの測定結果をも示している。この結果から、
従来方法のものでは再成長界面においてキャリア濃度が
減少しているのに対し、本発明方法ではキャリア濃度は
界面にて増加し、硫黄がドナーとして作用していること
が判る。
【００１７】なお、この実施例では、ＧａＡｓ基板の表
面を活性化した酸素と反応させる工程では、酸素に紫外
線を照射するＵＶオゾン法を用いているが、酸素を高周
波またはマイクロ波励起電子スピン共鳴法（ＥＣＲ：El
ectron Cyclotron Resonance）により活性化させたＧａ
Ａｓ基板に照射する方法も有効である。
面を活性化した酸素と反応させる工程では、酸素に紫外
線を照射するＵＶオゾン法を用いているが、酸素を高周
波またはマイクロ波励起電子スピン共鳴法（ＥＣＲ：El
ectron Cyclotron Resonance）により活性化させたＧａ
Ａｓ基板に照射する方法も有効である。
【００１８】図３は本発明を選択成長構造を有する電界
効果トランジスタ（ＦＥＴ）を作製する場合に適用した
場合の製造方法を工程順に示す図である。先ず、図３
（ａ）において、半絶縁性ＧａＡｓ基板３１上にＭＢＥ
法により５０００ÅのノンドープＧａＡｓバッファ層３
２と、２０００ÅのＩｎＧａＡｓチャネル層３３、更に
５００ÅのＳｉをドープした２×１０18ｃｍ-3のｎ型Ａ
ｌＧａＡｓ層３４を順次形成する。
効果トランジスタ（ＦＥＴ）を作製する場合に適用した
場合の製造方法を工程順に示す図である。先ず、図３
（ａ）において、半絶縁性ＧａＡｓ基板３１上にＭＢＥ
法により５０００ÅのノンドープＧａＡｓバッファ層３
２と、２０００ÅのＩｎＧａＡｓチャネル層３３、更に
５００ÅのＳｉをドープした２×１０18ｃｍ-3のｎ型Ａ
ｌＧａＡｓ層３４を順次形成する。
【００１９】次いで、図３（ｂ）において、前記基板を
ＭＢＥ装置から取り出し、ＷＳｉによりゲート３５を作
製し、その上にＳｉＯ2 マスク３６を設けてソース・ド
レイン領域を開口し、硫酸系のエッチャントにより前記
各層のソース・ドレイン領域をバッファ層３２に達する
まででエッチングする。この場合、エッチャントは硫酸
系に限られず、ＧａＡｓと反応するものならば他のもの
でもよい。
ＭＢＥ装置から取り出し、ＷＳｉによりゲート３５を作
製し、その上にＳｉＯ2 マスク３６を設けてソース・ド
レイン領域を開口し、硫酸系のエッチャントにより前記
各層のソース・ドレイン領域をバッファ層３２に達する
まででエッチングする。この場合、エッチャントは硫酸
系に限られず、ＧａＡｓと反応するものならば他のもの
でもよい。
【００２０】次いで、図３（ｃ）のように、前記基板３
１を有機洗浄した後、ＥＣＲドライエッチング層に設置
して酸素ラジカルと反応させ、酸化膜３７を形成する。
このときの酸素流量は１０ＳＣＣＭ、処理時間１０分と
する。基板は常温でよい。続いて、図３（ｄ）のよう
に、基板をＥＣＲ装置から取り出した後、硫黄を過剰に
溶融させた硫化アンモニウム溶液２３に入れて室温で１
時間放置する。
１を有機洗浄した後、ＥＣＲドライエッチング層に設置
して酸素ラジカルと反応させ、酸化膜３７を形成する。
このときの酸素流量は１０ＳＣＣＭ、処理時間１０分と
する。基板は常温でよい。続いて、図３（ｄ）のよう
に、基板をＥＣＲ装置から取り出した後、硫黄を過剰に
溶融させた硫化アンモニウム溶液２３に入れて室温で１
時間放置する。
【００２１】その後、図３（ｅ）において、基板３１を
水洗、乾燥し、有機金属分子線エピタキシー装置（ＭＯ
ＭＢＥ）に設置し、基板温度を５００℃まで上昇させ
る。この段階で硫化アンモニウム中の硫黄はソース・ド
レイン領域の表面に１層のみ硫黄層３８として配列され
る。さらに、図３（ｆ）において、基板温度５００℃に
て開口部にＳｉを５×１０18ｃｍ-3ドープした高濃度ｎ
型ＧａＡｓ層３９をＭＯＭＢＥ法により選択成長する。
原料はトリエチルガリウムとアルシンを用いる。
水洗、乾燥し、有機金属分子線エピタキシー装置（ＭＯ
ＭＢＥ）に設置し、基板温度を５００℃まで上昇させ
る。この段階で硫化アンモニウム中の硫黄はソース・ド
レイン領域の表面に１層のみ硫黄層３８として配列され
る。さらに、図３（ｆ）において、基板温度５００℃に
て開口部にＳｉを５×１０18ｃｍ-3ドープした高濃度ｎ
型ＧａＡｓ層３９をＭＯＭＢＥ法により選択成長する。
原料はトリエチルガリウムとアルシンを用いる。
【００２２】最後に図３（ｇ）において、前記高濃度ｎ
型ＧａＡｓ層３９上にＡｕＧｅＮｅ系のオーミック金属
４０を蒸着し、図４に示すようなＦＥＴを完成する。な
お、この図４ではＦＥＴの微細化を図るためにゲートを
Ｔ字構成にした例を示している。
型ＧａＡｓ層３９上にＡｕＧｅＮｅ系のオーミック金属
４０を蒸着し、図４に示すようなＦＥＴを完成する。な
お、この図４ではＦＥＴの微細化を図るためにゲートを
Ｔ字構成にした例を示している。
【００２３】このように作製したＦＥＴのソース抵抗
（Ｒｓ）を測定したところ、ＡｌＧａＡｓ上に直接オー
ミック金属を蒸着した構造では、Ｒｓ＝０．５〜１．０
Ωｍｍ程度の値を示していたが、この実施例では０．２
Ωｍｍ以下となり、コンタクト抵抗が大幅に低下された
ことが確認された。
（Ｒｓ）を測定したところ、ＡｌＧａＡｓ上に直接オー
ミック金属を蒸着した構造では、Ｒｓ＝０．５〜１．０
Ωｍｍ程度の値を示していたが、この実施例では０．２
Ωｍｍ以下となり、コンタクト抵抗が大幅に低下された
ことが確認された。
【００２４】ここで、前記各実施例では本発明をIII −
Ｖ族化合物半導体としてＧａＡｓを例にとって説明した
が、他の化合物半導体もくしはその混晶についても本発
明を同様に適用することができる。また、第２実施例に
示したＦＥＴに限られず、選択成長構造を有する他の化
合物半導体装置を作製する場合においても同様に本発明
を提要することができる。また、この場合、ゲート金属
やオーミック金属、絶縁膜の材料にも他の材料を用いる
てもよい。
Ｖ族化合物半導体としてＧａＡｓを例にとって説明した
が、他の化合物半導体もくしはその混晶についても本発
明を同様に適用することができる。また、第２実施例に
示したＦＥＴに限られず、選択成長構造を有する他の化
合物半導体装置を作製する場合においても同様に本発明
を提要することができる。また、この場合、ゲート金属
やオーミック金属、絶縁膜の材料にも他の材料を用いる
てもよい。
【００２５】
【発明の効果】以上説明したように本発明は、基板の表
面を活性化した酸素と反応させて酸化膜を形成し、その
後硫化アンモニア溶液で処理して酸化膜を除去しかつ表
面を硫黄により被覆し、その上で基板の表面に低温でｎ
型半導体層を成長しているので、活性化した酸素により
表面の炭素を除去することができ、かつこの酸素処理で
形成される酸化膜は硫化アンモニウム溶液で除去できる
ため、基板を高温に加熱する必要はなく、低温処理が可
能となり、このとき酸化膜の除去と共に酸素も除去され
るため不純物を確実に除去することが可能となる。
面を活性化した酸素と反応させて酸化膜を形成し、その
後硫化アンモニア溶液で処理して酸化膜を除去しかつ表
面を硫黄により被覆し、その上で基板の表面に低温でｎ
型半導体層を成長しているので、活性化した酸素により
表面の炭素を除去することができ、かつこの酸素処理で
形成される酸化膜は硫化アンモニウム溶液で除去できる
ため、基板を高温に加熱する必要はなく、低温処理が可
能となり、このとき酸化膜の除去と共に酸素も除去され
るため不純物を確実に除去することが可能となる。
【００２６】ここで、ｎ型半導体層を成長する温度を５
５０℃以下とすることで、硫化アンモニウム処理により
半導体表面に被着した硫黄を界面に残したまま再成長で
き、この硫黄が再成長される半導体のドナーとして機能
されるため、再成長界面でのキャリア空乏化を抑制し、
界面でのコンタクト抵抗を大幅に低減でき、デバイス特
性を向上することができる。
５０℃以下とすることで、硫化アンモニウム処理により
半導体表面に被着した硫黄を界面に残したまま再成長で
き、この硫黄が再成長される半導体のドナーとして機能
されるため、再成長界面でのキャリア空乏化を抑制し、
界面でのコンタクト抵抗を大幅に低減でき、デバイス特
性を向上することができる。
【００２７】また、酸素を活性化する方法として、紫外
線を照射して酸素を活性化する方法、或いは酸素を高周
波もくしはマイクロ波励起電子スピン共鳴法により活性
化する方法を採用することで、低温での酸化膜の形成と
炭素の除去が可能とされる。
線を照射して酸素を活性化する方法、或いは酸素を高周
波もくしはマイクロ波励起電子スピン共鳴法により活性
化する方法を採用することで、低温での酸化膜の形成と
炭素の除去が可能とされる。
【図１】本発明の第１実施例の製造方法を示す工程図で
ある。
ある。
【図２】第１実施例で再成長した半導体層におけるキャ
リア濃度分布図である。
リア濃度分布図である。
【図３】本発明の第２実施例の製造方法を示す工程図で
ある。
ある。
【図４】第２実施例で作製されたＦＥＴの要部の拡大断
面図である。
面図である。
１１ 基板 １２ ｎ−ＧａＡｓ膜 １３ 酸化膜 １４ 硫黄 １５ ｎ−ＧａＡｓ膜 ３１ 半絶縁性ＧａＡｓ基板 ３２ ＧａＡｓバッファ層 ３３ ＧａＡｓチャネル層 ３４ ＡｌＧａＡｓ層 ３５ ＷＳｉゲート ３７ 酸化膜 ３８ 硫黄 ３９ ｎ−ＧａＡｓ層 ４０ オーミック金属
Claims (4)
- 【請求項１】 III −Ｖ族化合物半導体の成長方法にお
いて、表面にｎ型半導体層を有する基板の表面上にｎ型
半導体層を再成長するに際し、前記基板の表面を活性化
した酸素と反応させて酸化膜を形成する工程と、前記基
板を硫化アンモニア溶液で処理して前記酸化膜を除去す
るとともにその表面を硫黄により被覆する工程と、前記
基板の表面に低温でｎ型半導体層を成長する工程を含む
ことを特徴とするIII −Ｖ族化合物半導体の成長方法。 - 【請求項２】 ｎ型半導体層を成長する温度が５５０℃
以下である請求項１のIII −Ｖ族化合物半導体の成長方
法。 - 【請求項３】 酸素に紫外線を照射して酸素を活性化す
る請求項１または２のIII −Ｖ族化合物半導体の成長方
法。 - 【請求項４】 酸素を高周波もくしはマイクロ波励起電
子スピン共鳴法により活性化する請求項１または２のII
I −Ｖ族化合物半導体の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14004195A JP2639376B2 (ja) | 1995-05-15 | 1995-05-15 | Ｉｉｉ −ｖ族化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14004195A JP2639376B2 (ja) | 1995-05-15 | 1995-05-15 | Ｉｉｉ −ｖ族化合物半導体の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316142A JPH08316142A (ja) | 1996-11-29 |
| JP2639376B2 true JP2639376B2 (ja) | 1997-08-13 |
Family
ID=15259602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14004195A Expired - Lifetime JP2639376B2 (ja) | 1995-05-15 | 1995-05-15 | Ｉｉｉ −ｖ族化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639376B2 (ja) |
-
1995
- 1995-05-15 JP JP14004195A patent/JP2639376B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316142A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JPH06232100A (ja) | Ｉｉｉ−ｖ族半導体素子の表面不純物除去方法 | |
| US7105449B1 (en) | Method for cleaning substrate and method for producing semiconductor device | |
| KR940002735B1 (ko) | 반도체 장치의 제조방법 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JP2699928B2 (ja) | 化合物半導体基板の前処理方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JP2775117B2 (ja) | 保護膜形成方法 | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| JP2906794B2 (ja) | 絶縁膜付きウェハの製造方法及び絶縁膜付きウェハ | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JP3240847B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JP2596027B2 (ja) | 化合物半導体結晶成長方法及び結晶成長装置 | |
| JP2917900B2 (ja) | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JPH06244409A (ja) | 化合物半導体基板の前処理方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JPH04181731A (ja) | 化合物半導体結晶の表面処理方法 | |
| JPH07312345A (ja) | 化合物半導体結晶の成長方法 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 | |
| JPH10284512A (ja) | Ｉｉ−ｖｉ族化合物半導体単結晶ウェハの製造方法およびｉｉ−ｖｉ族化合物半導体単結晶ウェハ | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5994815A (ja) | 半導体装置の製造方法 | |
| JPH0283916A (ja) | 結晶成長方法および結晶成長装置 | |
| JPH1012553A (ja) | 化合物半導体ウェハ及びその製造方法 |